JPS6333348B2 - - Google Patents
Info
- Publication number
- JPS6333348B2 JPS6333348B2 JP57020868A JP2086882A JPS6333348B2 JP S6333348 B2 JPS6333348 B2 JP S6333348B2 JP 57020868 A JP57020868 A JP 57020868A JP 2086882 A JP2086882 A JP 2086882A JP S6333348 B2 JPS6333348 B2 JP S6333348B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- register
- bits
- rotation
- degrees
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000009466 transformation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Character Input (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Editing Of Facsimile Originals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は、一定の画素数からなる単位の画信号
を左または右に90゜回転させることができる、画
信号回転装置に関するものである。
を左または右に90゜回転させることができる、画
信号回転装置に関するものである。
フアクス等においては、画面を構成する文字は
縦ｎビツト×横ｍビツトからなる画信号によつて
あらわされ、このような単位の画信号の配列によ
つて、全体の画面が形成される。従つて、第１図
に示された画面構成において、ａに示す横書きの
場合と、ｂに示す縦書きの場合とでは、画信号の
走査方向、順序が定まつているため横書きから縦
書きに、または逆に縦書きから横書きに変換しよ
うとする場合は、単位の画信号ごとにその向きを
変換しなければならない。
縦ｎビツト×横ｍビツトからなる画信号によつて
あらわされ、このような単位の画信号の配列によ
つて、全体の画面が形成される。従つて、第１図
に示された画面構成において、ａに示す横書きの
場合と、ｂに示す縦書きの場合とでは、画信号の
走査方向、順序が定まつているため横書きから縦
書きに、または逆に縦書きから横書きに変換しよ
うとする場合は、単位の画信号ごとにその向きを
変換しなければならない。
第２図は画信号の回転を説明している。同図に
おいて、ａはｎ＝ｍ＝６ビツトからなる画信号を
レジスタ上において左90゜回転させる場合を示し、
１は回転前の画信号、２は回転後の画信号であ
る。ｂはｎ＝７ビツト、ｍ＝６ビツトからなる画
信号を左90゜回転させる場合を示し、１は回転前
の画信号、２は回転後の画信号であつて、破線で
示された部分Ａは無効レジスタの内容を示してい
る。
おいて、ａはｎ＝ｍ＝６ビツトからなる画信号を
レジスタ上において左90゜回転させる場合を示し、
１は回転前の画信号、２は回転後の画信号であ
る。ｂはｎ＝７ビツト、ｍ＝６ビツトからなる画
信号を左90゜回転させる場合を示し、１は回転前
の画信号、２は回転後の画信号であつて、破線で
示された部分Ａは無効レジスタの内容を示してい
る。
このような画信号の回転は、画面を構成するそ
れぞれの画素の座標変換によつて行なうことがで
きる。第３図は、左90゜回転を行なう場合の座標
変換を説明している。同図はｎ×ｎビツトからな
るレジスタを示し、ｘおよびｙ方向に座標０、１
…、（ｎ−１）に対応してそれぞれビツト20、21、
…、2n-1が配列されることが示されている。ここ
で行を構成するレジスタをｙ座標の０から（ｎ−
１）に向つて順に、レジスタ１０、レジスタ２
０，…、レジスタｎ０と名付け、各レジスタを構
成するそれぞれの１ビツトのレジスタのｙ方向の
列を、ｘ座標の０から（ｎ−１）に向つて順に１
ビツトレジスタ列１１、１ビツトレジスタ列２
１，…、１ビツトレジスタ列ｎ１と名付けること
とする。
れぞれの画素の座標変換によつて行なうことがで
きる。第３図は、左90゜回転を行なう場合の座標
変換を説明している。同図はｎ×ｎビツトからな
るレジスタを示し、ｘおよびｙ方向に座標０、１
…、（ｎ−１）に対応してそれぞれビツト20、21、
…、2n-1が配列されることが示されている。ここ
で行を構成するレジスタをｙ座標の０から（ｎ−
１）に向つて順に、レジスタ１０、レジスタ２
０，…、レジスタｎ０と名付け、各レジスタを構
成するそれぞれの１ビツトのレジスタのｙ方向の
列を、ｘ座標の０から（ｎ−１）に向つて順に１
ビツトレジスタ列１１、１ビツトレジスタ列２
１，…、１ビツトレジスタ列ｎ１と名付けること
とする。
今、第３図においてレジスタ上の各点を左へ
90゜回転させた場合、回転前の位置を（x1、x2）
とすると回転後の位置（x2、y2）は次式によつて
あらわされることは明らかである。
90゜回転させた場合、回転前の位置を（x1、x2）
とすると回転後の位置（x2、y2）は次式によつて
あらわされることは明らかである。
x2＝（ｎ−１）−y1 (1)
y2＝x1 (2)
第３図において、Ａ，Ｂ，Ｃ，…，Ｘは回転前
の位置を示し、A′，B′，C′…，X′は(1)式に従つ
て座標変換を行なつた後の位置を示している。
の位置を示し、A′，B′，C′…，X′は(1)式に従つ
て座標変換を行なつた後の位置を示している。
従来、画信号の回転を行なう場合は、上述の法
則に従つて、第３図に示された回転の論理をプロ
グラムによつて実行していた。従つてこの場合の
処理は１ビツト単位にその座標を変換することに
よつて行なわねばならず、膨大な処理量を必要と
した。
則に従つて、第３図に示された回転の論理をプロ
グラムによつて実行していた。従つてこの場合の
処理は１ビツト単位にその座標を変換することに
よつて行なわねばならず、膨大な処理量を必要と
した。
本発明はこのような従来技術の欠点を除去しよ
うとするものであつて、その目的は、座標回転用
のレジスタを設け、このレジスタへの書き込みと
読み出しの処理を行なうことによつて、画信号の
回転を行なうことができ、従つて処理量を大幅に
減少することが可能な装置を提供することにあ
る。
うとするものであつて、その目的は、座標回転用
のレジスタを設け、このレジスタへの書き込みと
読み出しの処理を行なうことによつて、画信号の
回転を行なうことができ、従つて処理量を大幅に
減少することが可能な装置を提供することにあ
る。
以下、実施例について本発明を詳細に説明す
る。
る。
第４図は本発明の画信号回転装置の一実施例の
構成を示している。同図において１０，２０，
…，ｎ０は、第３図に示されたレジスタ１０、レ
ジスタ２０，…、レジスタｎ０を構成するレジス
タであつて、縦方向に対応するビツトごとに、そ
れぞれのレジスタに対する書き込み制御信号１，
２，…，ｎによつて書き込まれる。Ｄはデコーダ
であつて、読み出しレジスタ指示信号をデコード
して、レジスタ１０，２０，…，ｎ０の各ビツト
を縦方向に分割した列からなる第３図に示された
１ビツトレジスタ列１１，２１，…，ｎ１をそれ
ぞれ制御する信号を発生する。ゲート１１指定信
号はゲート１１―１，１１―２，…，１１―ｎに
それぞれ接続され、同様にしてゲートｎ１指定信
号はゲートｎ１―１，ｎ１―２，…，ｎ１―ｎに
それぞれ接続されて、各１ビツトレジスタ列から
の信号の出力を制御する。他のゲート指定信号と
それぞれに属するゲートとの関係も同様である。
Ｏ―１，Ｏ―２，…，Ｏ―ｎはそれぞれオア回路
であつて、オア回路Ｏ―１はレジスタ１０に属す
るゲート１１―１，２１―１，…，ｎ１―１の出
力信号のオアをとつて出力し、オア回路Ｏ―ｎは
レジスタｎ０に属するゲート１１―ｎ，２１―
ｎ，…，ｎ１―ｎの出力のオアをとつて出力す
る。他のオア回路と対応するレジスタに属する各
ゲートの出力信号との関係もすべて同様である。
オア回路Ｏ―１，Ｏ―２，…，Ｏ―ｎの出力は読
み出しデータであつて、ｙ方向のビツト20、21、
…、2n-1にそれぞれ対応している。
構成を示している。同図において１０，２０，
…，ｎ０は、第３図に示されたレジスタ１０、レ
ジスタ２０，…、レジスタｎ０を構成するレジス
タであつて、縦方向に対応するビツトごとに、そ
れぞれのレジスタに対する書き込み制御信号１，
２，…，ｎによつて書き込まれる。Ｄはデコーダ
であつて、読み出しレジスタ指示信号をデコード
して、レジスタ１０，２０，…，ｎ０の各ビツト
を縦方向に分割した列からなる第３図に示された
１ビツトレジスタ列１１，２１，…，ｎ１をそれ
ぞれ制御する信号を発生する。ゲート１１指定信
号はゲート１１―１，１１―２，…，１１―ｎに
それぞれ接続され、同様にしてゲートｎ１指定信
号はゲートｎ１―１，ｎ１―２，…，ｎ１―ｎに
それぞれ接続されて、各１ビツトレジスタ列から
の信号の出力を制御する。他のゲート指定信号と
それぞれに属するゲートとの関係も同様である。
Ｏ―１，Ｏ―２，…，Ｏ―ｎはそれぞれオア回路
であつて、オア回路Ｏ―１はレジスタ１０に属す
るゲート１１―１，２１―１，…，ｎ１―１の出
力信号のオアをとつて出力し、オア回路Ｏ―ｎは
レジスタｎ０に属するゲート１１―ｎ，２１―
ｎ，…，ｎ１―ｎの出力のオアをとつて出力す
る。他のオア回路と対応するレジスタに属する各
ゲートの出力信号との関係もすべて同様である。
オア回路Ｏ―１，Ｏ―２，…，Ｏ―ｎの出力は読
み出しデータであつて、ｙ方向のビツト20、21、
…、2n-1にそれぞれ対応している。
第５図は第４図に示された実施例における画信
号回転の操作を説明するフローチヤートである。
同図において、Ａはレジスタ群に対する内容設定
の手順を示し、Ｂは左90゜回転した画信号を図示
されないメモリ上に退避する手順を示している。
号回転の操作を説明するフローチヤートである。
同図において、Ａはレジスタ群に対する内容設定
の手順を示し、Ｂは左90゜回転した画信号を図示
されないメモリ上に退避する手順を示している。
ｎ×ｎ群からなる画信号書き込みデータは、ま
ず書き込み制御信号１によつて第１行の画信号が
横方向のレジスタ１０に書き込まれる。次に書き
込み制御信号２によつて、第２行の画信号がレジ
スタ２０に書き込まれる。以下同様にして各行の
画信号が順次対応するレジスタに書き込まれ、最
後に書き込み制御信号ｎによつて、第ｎ行の画信
号がレジスタｎ０に書き込まれる。
ず書き込み制御信号１によつて第１行の画信号が
横方向のレジスタ１０に書き込まれる。次に書き
込み制御信号２によつて、第２行の画信号がレジ
スタ２０に書き込まれる。以下同様にして各行の
画信号が順次対応するレジスタに書き込まれ、最
後に書き込み制御信号ｎによつて、第ｎ行の画信
号がレジスタｎ０に書き込まれる。
次にデコーダＤのゲート１１指定信号に応じ
て、縦方向の１ビツトレジスタ列１１の内容が読
み出されて読み出しデータとして出力され、図示
されないｎ×ｎ群からなる退避用メモリの横方向
の第１行に書き込まれる。この際メモリのｘ方向
のアドレスは、第３図におけるｘ座標の方向と反
対の方向に配列されていて、これによつて前述の
(1)式の座標変換が行なわれる。次にゲート２１指
定信号に応じて１ビツトレジスタ列２１の内容が
読み出されて、同様にして座標変換されて退避用
メモリの第２行に書き込まれる。以下同様にし
て、順次１ビツトレジスタ列からの読み出しとメ
モリへの書き込みが行われ、最後にゲートｎ１指
定信号に応じて１ビツトレジスタ列ｎ１の内容が
読み出されてメモリの第ｎ行に書き込まれる。
て、縦方向の１ビツトレジスタ列１１の内容が読
み出されて読み出しデータとして出力され、図示
されないｎ×ｎ群からなる退避用メモリの横方向
の第１行に書き込まれる。この際メモリのｘ方向
のアドレスは、第３図におけるｘ座標の方向と反
対の方向に配列されていて、これによつて前述の
(1)式の座標変換が行なわれる。次にゲート２１指
定信号に応じて１ビツトレジスタ列２１の内容が
読み出されて、同様にして座標変換されて退避用
メモリの第２行に書き込まれる。以下同様にし
て、順次１ビツトレジスタ列からの読み出しとメ
モリへの書き込みが行われ、最後にゲートｎ１指
定信号に応じて１ビツトレジスタ列ｎ１の内容が
読み出されてメモリの第ｎ行に書き込まれる。
このようにして、ｎ×ｎ群のレジスタに書き込
まれた画信号は、90゜左回転した状態でメモリに
格納され、所要の画信号回転が行なわれる。なお
右に90゜回転させようとする場合は、左方向90゜回
転を３回繰り返えして行なうことによつて実行で
きる。また画信号が縦方向のビツト数と横方向の
ビツト数が等しくない場合、例えば一方の方向が
ｎより小さいｍビツトである場合は、ｎ×ｎ群の
レジスタ上において、（ｎ−ｍ）ビツト分を無効
レジスタとすることによつて、全く同様にして回
転の処理を行なうことができる。
まれた画信号は、90゜左回転した状態でメモリに
格納され、所要の画信号回転が行なわれる。なお
右に90゜回転させようとする場合は、左方向90゜回
転を３回繰り返えして行なうことによつて実行で
きる。また画信号が縦方向のビツト数と横方向の
ビツト数が等しくない場合、例えば一方の方向が
ｎより小さいｍビツトである場合は、ｎ×ｎ群の
レジスタ上において、（ｎ−ｍ）ビツト分を無効
レジスタとすることによつて、全く同様にして回
転の処理を行なうことができる。
以上説明したように、本発明の画信号回転装置
によれば、座標回転用のレジスタを設け、このレ
ジスタへの書き込みと読み出しの処理を行なうこ
とによつて単位の画信号ごとに左または右に90゜
回転させることができるので、１ビツトずつ処理
を行なつて回転させる場合に比べて処理量を大幅
に減少させることができ、甚だ効果的である。
によれば、座標回転用のレジスタを設け、このレ
ジスタへの書き込みと読み出しの処理を行なうこ
とによつて単位の画信号ごとに左または右に90゜
回転させることができるので、１ビツトずつ処理
を行なつて回転させる場合に比べて処理量を大幅
に減少させることができ、甚だ効果的である。
第１図は横書きと縦書きの画面構成を示す図、
第２図は画信号の回転を示す説明図、第３図は左
90゜回転を行なう場合の座標変換を示す説明図、
第４図は本発明の画信号回転装置の一実施例の構
成を示すブロツク図、第５図は第４図の実施例に
おける画信号回転の操作を示すフローチヤートで
ある。 １０，２０，…，ｎ０，１１，２１，…，ｎ
１：レジスタ、１１―１，１１―２，…，１１―
ｎ，…，ｎ１―１，ｎ１―２，…，ｎ１―ｎ：ゲ
ート、Ｏ―１，Ｏ―２，…，Ｏ―ｎ：オア回路、
Ｄ：デコーダ。
第２図は画信号の回転を示す説明図、第３図は左
90゜回転を行なう場合の座標変換を示す説明図、
第４図は本発明の画信号回転装置の一実施例の構
成を示すブロツク図、第５図は第４図の実施例に
おける画信号回転の操作を示すフローチヤートで
ある。 １０，２０，…，ｎ０，１１，２１，…，ｎ
１：レジスタ、１１―１，１１―２，…，１１―
ｎ，…，ｎ１―１，ｎ１―２，…，ｎ１―ｎ：ゲ
ート、Ｏ―１，Ｏ―２，…，Ｏ―ｎ：オア回路、
Ｄ：デコーダ。
Claims (1)
- １ ｘ方向およびｙ方向にそれぞれｎビツト以内
で構成された画信号を左または右に90゜回転させ
る装置において、ｘ座標方向およびｙ座標方向に
それぞれｎビツトで構成されたレジスタ群と、前
記レジスタ群へ同一座標のｎビツトごとに画信号
を書き込む手段と、前記レジスタ群から読み出し
位置をデコードして同一座標のｎビツトごとにそ
の内容を読み出すゲート手段とを具え、前記書き
込み手段により前記レジスタ群へ書き込まれた画
信号を前記ゲート手段を介して同一ｘ座標のｎビ
ツトごとに読み出すことにより画信号を左へ90゜
回転させることを特徴とする画信号回転装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57020868A JPS58138163A (ja) | 1982-02-12 | 1982-02-12 | 画信号回転装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57020868A JPS58138163A (ja) | 1982-02-12 | 1982-02-12 | 画信号回転装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58138163A JPS58138163A (ja) | 1983-08-16 |
| JPS6333348B2 true JPS6333348B2 (ja) | 1988-07-05 |
Family
ID=12039132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57020868A Granted JPS58138163A (ja) | 1982-02-12 | 1982-02-12 | 画信号回転装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58138163A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60169893A (ja) * | 1984-02-15 | 1985-09-03 | シチズン時計株式会社 | ビツトパタ−ン変換装置 |
| JPS62144467A (ja) * | 1985-12-19 | 1987-06-27 | Matsushita Electric Ind Co Ltd | 画像読取装置 |
| JP2557630B2 (ja) * | 1986-08-18 | 1996-11-27 | 松下電器産業株式会社 | 画像縮小装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137214A (en) * | 1976-05-12 | 1977-11-16 | Hitachi Ltd | Conversion system of character pattern |
| JPS537102A (en) * | 1976-07-09 | 1978-01-23 | Mitsubishi Electric Corp | Channel selector |
| JPS58133077A (ja) * | 1982-02-02 | 1983-08-08 | Matsushita Electric Ind Co Ltd | 画信号変換方法 |
-
1982
- 1982-02-12 JP JP57020868A patent/JPS58138163A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137214A (en) * | 1976-05-12 | 1977-11-16 | Hitachi Ltd | Conversion system of character pattern |
| JPS537102A (en) * | 1976-07-09 | 1978-01-23 | Mitsubishi Electric Corp | Channel selector |
| JPS58133077A (ja) * | 1982-02-02 | 1983-08-08 | Matsushita Electric Ind Co Ltd | 画信号変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58138163A (ja) | 1983-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0197412B1 (en) | Variable access frame buffer memory | |
| JPS6325672B2 (ja) | ||
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| JPH01134495A (ja) | 画像データ回転処理装置及びその方法 | |
| US5461680A (en) | Method and apparatus for converting image data between bit-plane and multi-bit pixel data formats | |
| JPS60153088A (ja) | メモリ・デ−タ・シフト装置 | |
| US5095422A (en) | Information transferring method and apparatus for transferring information from one memory area to another memory area | |
| JPS6333348B2 (ja) | ||
| EP0456394A2 (en) | Video memory array having random and serial ports | |
| JPS6076790A (ja) | メモリ装置 | |
| US5910794A (en) | Method and apparatus for storing and rotating bit patterns | |
| JPS647393Y2 (ja) | ||
| JP2643533B2 (ja) | 画像情報回転装置 | |
| JPS648335B2 (ja) | ||
| JP3082458B2 (ja) | 画像修整装置 | |
| JPS62239193A (ja) | 文字パタ−ン発生器 | |
| JPS6219726A (ja) | 色コ−ド検出回路 | |
| JPH0520450A (ja) | 画像処理装置 | |
| JPS58207170A (ja) | 画像処理システム | |
| JPH0346833B2 (ja) | ||
| JPH04296983A (ja) | 画像処理装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPH0831276B2 (ja) | 半導体メモリ | |
| JPH0312752A (ja) | 画像データアクセス方式 | |
| JPH07220065A (ja) | 画像処理方法とその装置 |