JPS63316145A - デ−タプロセッサの再スタ−ト制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータプロセッサのプログラムの実行状態を監
視し異常経路を実行する暴走が検出された場合強制的に
プログラムの先頭から実行を開始させ装置の動作を正常
に復旧させるデータプロセッサの再スタート制御方式の
改良に関するものである。

〔従来の技術〕

第２図は従来の再スタート制御方式を示す。この図にお
いて、ｌはデータプロセッサ、２はＯＲ回路、３は監視
タイマである。装置の電源をＯＮにするとデータプロセ
ッサ１にはリセット信号２．１がＯＲ回路２を経由して
加えられる。データプロセッサ１はハードウェア的に初
期状態に設定されるとともにプログラムが先頭から実行
を開始しプログラムによる各種初期設定が行なわれ装置
は正常動作を開始する。プログラムによる各種初期設定
には監視タイマ３の初期リセットが含まれておリ、それ
以後はプロセッサ１より定期的に監視タイマ３をリセッ
トする信号１．２を出力する。もしプロセッサ１が異常
経路を実行する暴走を開始した場合、リセット信号１．
２の出力ができなくなり監視タイマ３はタイムアツプし
リセット信号３．１を出力し、プロセッサｌには電源Ｏ
Ｎの場合と同様にりセント信号が加えられ正常動作に戻
ることができる。監視タイ−２３のタイムアツプ値は装
置の性格により任意の値に設定され、リセット信号１．
２はこのタイムアップ値に対し十分短い間隔で出力され
リセット信号３１が不要に出力されないようにする。

〔発明が解決しようとする問題点〕

前述の従来技術によりプロセッサ１の暴走を監視する場
合、監ネｙタイマ３のリセット信号３．１をプログラム
のどの階層でどんな頻度で出力するかが問題となるが、
タイムアツプ値を装置の基本動作を制御する速さに比べ
十分短く設定するため。

高速で定期的に実行される高い階層のプログラムに配置
されろことになる。しかし、高い階層での実行は正常で
あるが、装置の基本動作を制御する低い階層に異常があ
る場合には監視タイマ３からリセット信号３１が得られ
ないという欠点がある。

これはハードウェアの永久障害による場合より。

電源の瞬断等の外乱によりＲＡＭエリア内のフラグが変
わるような場合発生し得るもので本発明はこの欠点を解
決することを目的とする。

〔問題点を解決するための手段〕

本発明は上記の目的を達成するため、第１図に示すよう
に、装置の基本動作を制御する低い階層のプログラムか
らカウンタ４にカウントアツプ信号１．３を出力し、こ
のカウンタ４が更新されたかどうかをカウンタ４の前回
値を記憶するレジスタ５においてタイマ６０間隔でチェ
ックしカウンタ４の更新がない場合プログラムの実行が
異常と判定し、プログラムの先頭から再スタートさせる
機能を追加したものである。

〔作用〕

その結果、高速で実行される高い階層のプログラムと低
速で実行される低い階層の基本動作な制御するプログラ
ム双方において、プログラムの異常実行状態を監視でき
、プログラムの暴走に対する装置の自動後口能力を大幅
に向上することができる。

〔実施例〕

以下この発明の一実施例を第１図により説明する。■（
・まプロセッサ、２はＯＲ回路、３は監視タイマ、４は
カウンタ、５はレジスタ、６はタイマである。装置の電
のをＯＮにするとプロセッサ１にはりセント信号２．１
がＯＲ回路２を経由して加えられる。プロ七°゛レサ１
はハードウェア的に初期状態に設定されるとともにプロ
グラムが先頭から実行を開始しプログラムによる各種初
期設定が行なわれ装置は正常動作を開始する。プログラ
ムによる初期設定信号１．１により監視タイマ３．カウ
ンタ４．レジスタ５．タイマ６はリセットされる。

監柳タイマ３はプロセッサｌとは独立のクロックにより
更新されており、プログラムの実行が正常であれば定期
的にリセット信号１．２によりリセットされる。リセッ
ト信号１．２の出力が停止するとタイムアツプしリセッ
ト信号３．１を出力する。このリセット信号３．１は電
源ＯＮによるリセット信号２，１と同等の機能を持ち、
ＯＲ回路２経由プロセツサ１をリセットする。これが基
本的なプログラム暴走監視タイマによる再スタート動作
である。

装置の異常を速やかに検出し復旧させるため監視タイマ
３のタイムアツプ値は十分短い値に設定するとともに、
正常動作中のタイムアツプを防ぐためリセット信号１２
は高速で繰り返し実行される高い階層のプログラムによ
り出力する。カウンタ４をカウントアツプするための信
号１．３は低速で実行される。

低い階層のプログラムにより出力する。タイマ６は監視
タイマ３をリセットする信号１，２が入力する毎にタイ
マ値をチェックしタイマ６がタイムアツプした場合、レ
ジスタ５に検定起動信号６．１を出力する。この起動信
号６，１によりレジスタ５はカウンタ４の値４．１を入
力し、直前の起動信号６．１で入力した前回の値と比較
する。この比較の結果不一致であればプロセッサ１より
出力する信号１．３が正常に出力されたと見なし、一致
していれば信号１．３の出力が異常すなわち低い階層の
プログラム実行が異常とし再スタート信号５．１をプロ
セッサ１に出力する。この信号はプロセッサ１のプログ
ラムを先頭から再スタートさせる機能を持ち装置動作を
後口させる。これにより高い階層での繰り返し動作が正
常で低い階層での動作が異常な場合の再スタート動作を
可能とし装置の自己復旧機能を向上できる。

低い階層の動作はプログラムにおいて、モニタ。

割込動作、タイマ起動動作と対比して基本動作に分類さ
れ、基本動作は動作の種類によりタスク等の名称で分割
されている。カウンタ４．レジスタ５、タイマ６からな
る構成をこのタスク毎に適宜備えることにより装置に要
求される信頼性に応じた再スタート制御方式を構成でき
る。

〔発明の効果〕

本発明によれば、データプロセッサのプログラムの暴走
を高速で繰り返し動作を行なう病い階層。

の動きにより監視し速やかに装置動作を復旧させること
かできるのに加え、高（・階層での動作が正常での動作
が異常というプログラムの暴走に対しても低い階層の動
作を監視し確実に装置動作を復旧させることができる。

これら二重の監祈再スタート機能の組合せにより電源の
瞬断、高圧ノイズ印加等による外乱に対し復旧能力が極
めて高く信頼性の高い装置を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図であり、第
２図は従来の方式を示すブロック図である。 ｌ：プロセッサ、２：ＯＲ回路、３：監視タイマ、４：
カウンタ、５：レジスタ、６：タイマである。

Claims (1)

【特許請求の範囲】
1. データプロセッサのプログラム制御により高速で定期的
   にリセットされる監視タイマと、同様にこのプロセッサ
   が低速で出力する信号により更新するカウンタと、前記
   高速のリセット信号を出力する毎にタイムアップか否か
   をチェックしタイムアップした場合レジスタに対し検定
   起動信号を出力するタイマと、この検定起動信号により
   前記カウンタの内容を入力し前回値との相違を検定し相
   違していなければプロセッサを先頭からスタートさせる
   ようなリスタート信号を出力するレジスタにより構成し
   、前記監視タイマがタイムアップした場合のリセット信
   号と前記レジスタ入力が相違していないことを検出した
   ときのリスタート信号の二重の異常監視によりデータプ
   ロセッサにリスタート信号を印加することを特徴とする
   データプロセッサの再スタート制御方式。