JPH02294220A - マイコン制御におけるｃｐｕ自動リセット回路 - Google Patents
マイコン制御におけるｃｐｕ自動リセット回路Info
- Publication number
- JPH02294220A JPH02294220A JP11480389A JP11480389A JPH02294220A JP H02294220 A JPH02294220 A JP H02294220A JP 11480389 A JP11480389 A JP 11480389A JP 11480389 A JP11480389 A JP 11480389A JP H02294220 A JPH02294220 A JP H02294220A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- microcomputer
- signal
- control system
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 19
- 230000005856 abnormality Effects 0.000 abstract description 16
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインハータによる電動機可変速制御系等の自動
制御系に用いられる制御用マイコンのＣＰＵにおける暴
走等の異常動作時の該ｃｐｕの自動リセット回路に関す
る。
制御系に用いられる制御用マイコンのＣＰＵにおける暴
走等の異常動作時の該ｃｐｕの自動リセット回路に関す
る。
従来のこの種マイコンのＣＰＵに対する自動リセット回
路としては、電源瞬停時において或いは前記ｃｐｕの暴
走等の異常発生時においで該ＣＰ［］の自動リセノトを
行うと共に前記異常状態の検出信号を外部に送出する前
記マイコンに内蔵された状態監視回路が知られている。
路としては、電源瞬停時において或いは前記ｃｐｕの暴
走等の異常発生時においで該ＣＰ［］の自動リセノトを
行うと共に前記異常状態の検出信号を外部に送出する前
記マイコンに内蔵された状態監視回路が知られている。
〔発明が解決しようとする課題］
しかしながら上記の如き従来方式の状態監視回路による
ＣＰＵの自動リセノト操作によっては、周辺ノイズ等一
過性偶発外乱によるＣＰＵ暴走等の異常状態発生時、初
回のｃｐｕ自動リセット後における前記異常状態継続の
有無確認による自動的なリセット釈放操作は無く、従っ
て前記の如きマイコン制御の自動制御系は一過性偶発外
乱を受ける度毎にその運転を停止し早急な再起動が困難
であった。
ＣＰＵの自動リセノト操作によっては、周辺ノイズ等一
過性偶発外乱によるＣＰＵ暴走等の異常状態発生時、初
回のｃｐｕ自動リセット後における前記異常状態継続の
有無確認による自動的なリセット釈放操作は無く、従っ
て前記の如きマイコン制御の自動制御系は一過性偶発外
乱を受ける度毎にその運転を停止し早急な再起動が困難
であった。
以上に鑑み本発明は前記の如き一過性外乱によるＣＰＵ
異常発生時、該Ｃ Ｐ’Ｕに対する強制リセットと異常
状態継続確認後のリセット釈放操作とを自動的に行うＣ
ＰＵ自動リセット回路の提供を目的とするものである。
異常発生時、該Ｃ Ｐ’Ｕに対する強制リセットと異常
状態継続確認後のリセット釈放操作とを自動的に行うＣ
ＰＵ自動リセット回路の提供を目的とするものである。
上記目的を達成するために、本発明のマイコン制御にお
けるＣＰＵ自動リセット回路は、インバータによる電動
機可変速制御系等における制御用マイコンのＣＰＵが暴
走等の異常動作を行った場合の該ｃｐｕに対する自動リ
セット回路であって、ＣＰＵ異常信号を受けるとただち
に前記ＣＰＵに対する強制リセット信号を発すると共に
前記制御系のマイコンによる制御の中断指令を発し、更
に前記信号によるＣＰＵ強制リセットの釈放と同時また
は適当な時間後に再度前記ＣＰＵの異常動作状態″ｍ続
の有無を確認し、もし該異常状態が継続中であれば前記
制御系のマイコンによる制御の強制停止指令を発し、ま
たもし前記異常状態が消滅していれば前記制御系のマイ
コンによる制御の再開指令を発する手段を設けたもので
ある。
けるＣＰＵ自動リセット回路は、インバータによる電動
機可変速制御系等における制御用マイコンのＣＰＵが暴
走等の異常動作を行った場合の該ｃｐｕに対する自動リ
セット回路であって、ＣＰＵ異常信号を受けるとただち
に前記ＣＰＵに対する強制リセット信号を発すると共に
前記制御系のマイコンによる制御の中断指令を発し、更
に前記信号によるＣＰＵ強制リセットの釈放と同時また
は適当な時間後に再度前記ＣＰＵの異常動作状態″ｍ続
の有無を確認し、もし該異常状態が継続中であれば前記
制御系のマイコンによる制御の強制停止指令を発し、ま
たもし前記異常状態が消滅していれば前記制御系のマイ
コンによる制御の再開指令を発する手段を設けたもので
ある。
前記ＣＰＵにおける暴走等異常状態の発生は大半が周辺
ノイズ等の一過性且つ偶発的外乱によるものであり、前
記ＣＰＵを含むマイコン自体の何らかの重大な内的故障
による場合は極めて少ない。
ノイズ等の一過性且つ偶発的外乱によるものであり、前
記ＣＰＵを含むマイコン自体の何らかの重大な内的故障
による場合は極めて少ない。
従って前記ＣＰＵの異常発生時、該ＣＰＵの強制リセッ
トと該強制リセット釈放後の前記異常継続の確認と該確
認結果によるマイコン制御自動制御系の再起動との諸操
作を該制御系の時定数に比して極めて短い時間内に行う
ことにより、前記ＣＰＵ異常発生時の大半の場合に対し
、前記制御系の運転を事実上停止させることな＜ｍｕす
ることが可能となる。
トと該強制リセット釈放後の前記異常継続の確認と該確
認結果によるマイコン制御自動制御系の再起動との諸操
作を該制御系の時定数に比して極めて短い時間内に行う
ことにより、前記ＣＰＵ異常発生時の大半の場合に対し
、前記制御系の運転を事実上停止させることな＜ｍｕす
ることが可能となる。
本発明は前記ＣＰＵの異常検出信号を入力とし前記諸操
作に対する諸演算と諸指令とを発するＣＰＵ自動リセッ
ト回路を設けたものである。
作に対する諸演算と諸指令とを発するＣＰＵ自動リセッ
ト回路を設けたものである。
以下この発明の実施例を図面により説明する。
第１図はこの発明の実施例を示す回路図でありマイコン
制御のインバータによる交流電動機の可変速制御系を示
す。
制御のインバータによる交流電動機の可変速制御系を示
す。
第１図において、１はＣＰＵとその異常動作状態を検出
するウオソチドソグタイマ等を含むマイコン制御部、２
は該制御部ｌに対する諸指令演算を行うロジック制御部
、３はインバータ、４は交流電動機、５はチェック部で
あり、該両要素２と５とを以って前記ＣＰＵの自動リセ
ット回路を構成する。
するウオソチドソグタイマ等を含むマイコン制御部、２
は該制御部ｌに対する諸指令演算を行うロジック制御部
、３はインバータ、４は交流電動機、５はチェック部で
あり、該両要素２と５とを以って前記ＣＰＵの自動リセ
ット回路を構成する。
マイコン制御部１より速度指令信号Ｓ，を発してインバ
ータ３による交流電動機４の可変速運転中、前記ＣＰＵ
が暴走等の異常状態となれば、前記マイコン制御部１は
そのウオッチドッグタイマにより検出したＣＰＵ異常信
号Ｓｆをロジック制御部２へ与えると共に前記信号Ｓ，
の出力を停止し、また前記ロジック制御部２は前記信号
Ｓｆを受けると直ちにリセット信号Ｓ，．を前記マイコ
ン制御部１へ与えてこれを強制リセットする。
ータ３による交流電動機４の可変速運転中、前記ＣＰＵ
が暴走等の異常状態となれば、前記マイコン制御部１は
そのウオッチドッグタイマにより検出したＣＰＵ異常信
号Ｓｆをロジック制御部２へ与えると共に前記信号Ｓ，
の出力を停止し、また前記ロジック制御部２は前記信号
Ｓｆを受けると直ちにリセット信号Ｓ，．を前記マイコ
ン制御部１へ与えてこれを強制リセットする。
次に前記信号Ｓ，．による強制リセットを釈放し、該釈
放と同時または適当な時間後に前記ロジック制御部２よ
り適当巾のワンパルス信号ｓ９を出力して前記チェック
部５のＡＮＤゲートに加え、該ＡＮＤゲートにおいて前
記信号Ｓ，の出力時点における前記ｃｐｕ異常信号Ｓ，
の再出力の有無を判定し、もし前記信号Ｓｆと８２との
ＡＮＤ条件が成り立てば前記ＣＰＵ自体が故障状態にあ
るものとし強制停止指令信号ＳＬにより前記可変速制御
系のマイコン制御を強制停止させ、またもし前記ＡＮＤ
条件が不成立ならば前記ＣＰＵ異常は一過性外乱による
ものとして前記速度指令信号ｓ４を再出力して前記制御
系のマイコン制御を再開させる。
放と同時または適当な時間後に前記ロジック制御部２よ
り適当巾のワンパルス信号ｓ９を出力して前記チェック
部５のＡＮＤゲートに加え、該ＡＮＤゲートにおいて前
記信号Ｓ，の出力時点における前記ｃｐｕ異常信号Ｓ，
の再出力の有無を判定し、もし前記信号Ｓｆと８２との
ＡＮＤ条件が成り立てば前記ＣＰＵ自体が故障状態にあ
るものとし強制停止指令信号ＳＬにより前記可変速制御
系のマイコン制御を強制停止させ、またもし前記ＡＮＤ
条件が不成立ならば前記ＣＰＵ異常は一過性外乱による
ものとして前記速度指令信号ｓ４を再出力して前記制御
系のマイコン制御を再開させる。
本発明によれば、マイコン制御の電動機可変速制御系等
において、ＣＰＵ異常発生と共に行う強制リセット操作
と所定短時間内に行う前記異常の継続の有無確認操作と
を併用する前記制御系に対する停止！再起動操作を行う
ことにより、ノイズ等の一過性外乱に基＜ ｃｐｕ異常
動作発生時における前記制御系の運転停止事態を大半の
場合において回避することができる。
において、ＣＰＵ異常発生と共に行う強制リセット操作
と所定短時間内に行う前記異常の継続の有無確認操作と
を併用する前記制御系に対する停止！再起動操作を行う
ことにより、ノイズ等の一過性外乱に基＜ ｃｐｕ異常
動作発生時における前記制御系の運転停止事態を大半の
場合において回避することができる。
Claims (1)
- １）インバータによる電動機可変速制御系等における制
御用マイコンのＣＰＵが暴走等の異常動作を行った場合
の該ＣＰＵに対する自動リセット回路であって、ＣＰＵ
異常信号を受けるとただちに前記ＣＰＵに対する強制リ
セット信号を発すると共に前記制御系のマイコンによる
制御の中断指令を発し、更に前記信号によるＣＰＵ強制
リセットの釈放と同時または適当な時間後に再度前記Ｃ
ＰＵの異常動作状態継続の有無を確認し、もし該異常状
態が継続中であれば前記制御系のマイコンによる制御の
強制停止指令を発し、またもし前記異常状態が消滅して
いれば前記制御系のマイコンによる制御の再開指令を発
することを特徴とするマイコン制御におけるＣＰＵ自動
リセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11480389A JPH02294220A (ja) | 1989-05-08 | 1989-05-08 | マイコン制御におけるｃｐｕ自動リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11480389A JPH02294220A (ja) | 1989-05-08 | 1989-05-08 | マイコン制御におけるｃｐｕ自動リセット回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294220A true JPH02294220A (ja) | 1990-12-05 |
Family
ID=14647083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11480389A Pending JPH02294220A (ja) | 1989-05-08 | 1989-05-08 | マイコン制御におけるｃｐｕ自動リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294220A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6118366A (ja) * | 1984-07-05 | 1986-01-27 | Toshiba Corp | インバ−タ装置の保護回路 |
-
1989
- 1989-05-08 JP JP11480389A patent/JPH02294220A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6118366A (ja) * | 1984-07-05 | 1986-01-27 | Toshiba Corp | インバ−タ装置の保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633092B2 (ja) | マイコン故障監視装置 | |
| US4072852A (en) | Digital computer monitoring and restart circuit | |
| US4635258A (en) | System for detecting a program execution fault | |
| US4903193A (en) | Runaway detecting system for CPU | |
| KR100711850B1 (ko) | 마이크로컴퓨터 감시 금지 기능을 갖는 전자 제어 시스템및 방법 | |
| JPH02294220A (ja) | マイコン制御におけるｃｐｕ自動リセット回路 | |
| JPS61147791A (ja) | 自動位置決め装置の異常監視装置 | |
| JPH08163883A (ja) | モータ制御装置 | |
| JP2737967B2 (ja) | 無人搬送車の暴走検出方法 | |
| JP2656325B2 (ja) | 入出力制御方式 | |
| JPH0268637A (ja) | マイクロコンピュータの監視制御装置 | |
| JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
| JPH03206508A (ja) | ソーラポンプシステムの制御装置 | |
| JPH0679279B2 (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPH03188515A (ja) | ソフト電源オフシステム | |
| JPS60164852A (ja) | プログラム暴走監視方式 | |
| JPH0235537B2 (ja) | ||
| JPH0612294A (ja) | 監視装置 | |
| JP2699761B2 (ja) | マイクロコンピュータ外部出力回路 | |
| JPH0375882B2 (ja) | ||
| JPS63316145A (ja) | デ−タプロセッサの再スタ−ト制御方式 | |
| JPH04367012A (ja) | 計算機の温度異常制御装置 | |
| JP2735353B2 (ja) | エレベータの制御方法 | |
| JPS62166446A (ja) | 制御用コンピュータの異常監視装置 |