JP2735353B2

JP2735353B2 - エレベータの制御方法

Info

Publication number: JP2735353B2
Application number: JP2081214A
Authority: JP
Inventors: 厚飯島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-03-30
Filing date: 1990-03-30
Publication date: 1998-04-02
Anticipated expiration: 2013-04-02
Also published as: JPH03284588A

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、コンピュータを使用しエレベータの制御方
法に関し、更に詳しくは、エレベータのシステム電源の
ダウン時の保護の誤検出を防止するエレベータの制御方
法に関する。

（従来の技術）従来一般に、エレベータ制御装置は第７図に示すよう
な構成をとっており、速度指令発生装置１はかご２の速
度指令信号1aを出力して速度制御増幅器３に与える。こ
の速度制御増幅器３は、かご２を駆動する電動機４に結
合された位置検出器５からの位置信号5aを位置／速度変
換器６により速度に変換された速度信号6aと、前記速度
指令発生装置１からの速度指令信号1aとを比較し、その
差に対応した電流指令3aを出力して電流制御増幅器７に
与える。

電流制御増幅器７は、この電流指令3aと、電動機４の
電流を検出する電流検出器８の電流信号8aとの偏差を演
算すると共に、この偏差分に不平衡トルク指令装置９か
らの荷重信号9aとを加えて、電力制御信号7aを出力す
る。

電力変換装置10は、この電力制御信号7aに基づいて電
動機４への供給電力を制御する。

この場合、かご２及び釣合い錘11が結合された主索12
が綱車13に巻き掛けられており、電動機４はこの綱車13
を回転させる。

また、かご２には、着床装置14が取付けられていて、
エレベータ昇降路の各階床に設けられた着床検出板15A,
15B,…を検出して着床信号14aを速度指令発生装置１に
送り込むと、速度指令発生装置１はこれに基づいて速度
指令信号1aを出力する。

さらに、かご２には、荷重検出器16が設けられてお
り、荷重検出信号16aを不平衡トルク指令装置９に与え
る。

不平衡トルク指令装置９は、釣合い錘11との不平衡ト
ルク分を補正する信号を発生して電流制御増幅器７に与
えるようになっている。

ところで、近年のマイクロコンピュータ技術の発達に
伴い、エレベータの制御にもマイクロコンピュータによ
るデジタル制御が広く採用されつつあり、第７図の従来
のエレベータの制御装置にあっても破線で囲まれた要
素、すなわち速度指令発生装置１、速度制御増幅器３、
位置／速度変換器６、及び電流制御増幅器７を除去し、
マイクロコンピュータ17によりそれらの機能を行なわせ
るようにしたものが出現している。

（発明が解決しようとする課題）上述したようにマイクロコンピュータを使用してエレ
ベータの制御を行っているものにおいて、マイクロコン
ピュータの電源は通常定電圧電源装置（AVR）から供給
されるため、該電源装置の１次側の電源つまり、エレベ
ータを駆動しているシステム電源がダウンしてもマイク
ロコンピュータの動作はすぐに停止しないようになって
いる。しかしながら、入力信号インタフェース回路を介
してマイクロコンピュータに入力される各入力信号の電
源はその信号の電圧レベルによる簡単な整流回路等によ
り供給される場合が多いため、整流回路等の特性にもよ
るが、システム電源ダウン時以降の入力信号は正しい信
号レベルとして保証されないのが通常である。従って、
このようなシステムでは、瞬時停電時のシステム電源の
ダウンが発生した場合、マイクロコンピュータが停止す
るまでに入力信号インタフェース回路を介して誤入力信
号が入力される可能性があり、この結果、保護の誤検出
を招き、エレベータは永久故障の状態になる可能性があ
るという問題がある。

本発明は、上記に鑑みてなされたもので、その目的と
するところは、エレベータのシステム電源のダウン時、
エレベータを即時停止させるとともに、保護の誤検出を
防止し、電源復帰時にはエレベータを常に正常に動作さ
せるエレベータの制御方法を提供することにある。

〔発明の構成〕

（課題を解決するための手段）上記目的を達成するために、本発明のエレベータの制
御方法は、コンピュータを使用したエレベータの制御方
法であって、エレベータのシステム電源のダウンを検出
し、この検出信号によってコンピュータに割り込みをか
け、この割り込みによりコンピュータを介してエレベー
タの動作を停止させるとともにエレベータの保護機能を
停止させ、一定時間ごとに上記の割り込みを解除して前
記システム電源の状態をチェックし、当該システム電源
が復帰していれば前記エレベータの動作を正常復帰し、
当該システム電源がダウン状態ならば再度、前記割り込
みをかけることを要旨とする。

（作用）本発明のエレベータの制御方法では、エレベータのシ
ステム電源のダウンを検出してコンピュータに割り込み
をかけ、この割り込みによりコンピュータを介してエレ
ベータの動作を停止させるとともにエレベータの保護機
能を停止させ、以降、一定時間ごとに上記の割り込みを
解除してシステム電源の状態をチェックし、当該システ
ム電源が復帰していればエレベータの動作を正常復帰
し、またシステム電源のダウン状態が続いているならば
再度、上記の割り込みをかけることにより、エレベータ
のシステム電源のダウン時にエレベータを即時停止させ
るとともに保護機能の誤検出を防止し、後の電源復帰時
にエレベータが常に正常に動作できるようにする。

（実施例）以下、図面を用いて本発明の実施例を説明する。

第１図は本発明の一実施例に係わるエレベータの制御
方法を実施するエレベータの制御装置の構成を示すブロ
ック図である。同図に示すエレベータの制御装置は、第
７図において点線で囲んだ部分をマイクロコンピュータ
で主に構成される制御部20で置き変えたことを除いて、
第７図の装置と同じ構成および作用であり、同じ構成要
素には同じ符号を付して説明を省略する。

第１図のエレベータの制御装置に新たに設けられた制
御部20は、全体の動作を制御するマイクロコンピュータ
22を有し、該マイクロコンピュータ22にはシステム電源
ダウン検出装置21からの出力信号が割り込み信号21aと
して供給され、これにより割り込みがかけられるように
なっている。マイクロコンピュータ22はバスライン27に
接続され、該バスライン27を介してROM23、RAM24、入力
信号インタフェース25および出力信号インタフェース26
が接続されている。ROM23は通常のエレベータの制御お
よび割り込み処理を実行するためのプログラムを格納
し、RAM24は演算処理の内容を一時的に格納する。ま
た、入力信号インタフェース25は入力信号を入力し、出
力信号インタフェース26は出力信号を出力する。

次に、第２図以降に示すフローチャート等を参照して
作用を説明する。

本エレベータの制御装置ではマイクロコンピュータ22
において各種処理を実行するために、電源検出（XNVT）
フラグ、システム確立（SETUP）フラグ、PSFフラグ、SM
フラグを使用しているが、これらの各フラグはマイクロ
コンピュータ22において一定時間毎に第４図（ａ）〜
（ｄ）に示す処理（５）〜（８）、すなわち割り込み処
理によって処理されている。まず、これらの各フラグの
処理について第４図（ａ）〜（ｄ）を参照して説明す
る。

まず、第４図（ａ）の処理（５）における電源検出
（XNVT）フラグの処理について説明する。第４図（ａ）
において、一定時間のオンディレイ時間が経過したこと
を電源検出（XNVT）タイマ値のタイムオーバによってチ
ェックすると（ステップ410）、電源検出（XNVT）フラ
グをオンにする（ステップ420）。また、ステップ410で
タイムオーバでない場合には、電源検出（XNVT）タイマ
値をカウントアップし（ステップ430）、電源検出（XNV
T）フラグをオフにする（ステップ440）。

また、第４図（ｂ）の処理（６）においては、電源検
出（XNVT）フラグがオフか否かチェックし（ステップ51
0）、オフの場合には、PSFフラグをオンにし、電源検出
（XNVT）フラグがオフでなく、オンの場合には、PSFフ
ラグをオフにしている（ステップ530）。

更に、第４図（ｃ）の処理（７）においては、PSFフ
ラグのオフをチェックし（ステップ540）、オフの場合
には、一定時間のオンディレイ時間が経過したことを示
すSMタイマ値のタイムオーバによってSMフラグをオンに
する（ステップ550,560）。また、ステップ550におい
て、タイムオーバでない場合には、SMタイマ値をカウン
トアップし（ステップ570）、SMフラグをオフにする
（ステップ590）。更に、PSFフラグがオフでない場合に
はSMタイマ値をクリアし（ステップ580）、SMフラグを
オフにする（ステップ590）。

第４図（ｄ）の処理（８）においては、電源検出（XN
VT）フラグのオンをチェックし（ステップ610）、オン
の場合には、一定時間のオンディレイ時間が経過したこ
とを示すシステム確立（SETUP）タイマ値のタイムオー
バによってシステム確立（SETUP）フラグをオンする
（ステップ620,630）。ステップ620において、タイムオ
ーバでない場合には、システム確立（SETUP）タイマ値
をカウントアップし（ステップ640）、システム確立（S
ETUP）フラグをオフにする（ステップ660）。また、ス
テップ610のチェックで、電源検出（XNVT）フラグがオ
ンでなく、オフの場合には、システム確立（SETUP）タ
イマ値をクリアし（ステップ650）、システム確立（SET
UP）フラグをオフにする（ステップ660）。なお、処理
（５）、（６）、（７）のオンディレイ計量は各フラグ
に対して専用のタイマカウント値をオンディレイ時間と
比較するという方法によっている。

第４図の各処理の各フラグの関係をシーケンス的にま
とめると、第５図のようなロジック図となる。すなわ
ち、第５図から、電源検出（XNVT）フラグはオンディレ
イ時間の経過でオンとなり、またSPFフラグは電源検出
（XNVT）フラグのオフでオンとなり、更にSMフラグはPS
Fフラグがオフの場合にオンディレイ時間の経過でオン
となり、またシステム確立（SETUP）フラグ電源検出（X
NVT）フラグがオンの場合にオンディレイ時間の経過で
オンとなることがわかる。

次に、エレベータのシステム電源のダウンが発生した
とすると、第１図のシステム電源ダウン検出装置21は、
この電源ダウンを検出して、マイクロコンピュータ22に
割り込み信号（INT0）21aを入力し、これによりマイク
ロコンピュータ22に割り込みをかける。この結果、マイ
クロコンピュータ22は割り込み処理に入り、第２図
（ａ）に示す割り込み内処理を行う。

第２図（ａ）の割り込み内処理においては、まずマイ
クロコンピュータ22はシステム電源ダウン検出装置21か
らの割り込み信号（INT0）21aにより以降の割り込みを
マスクして割り込みを禁止する（ステップ110）。それ
から、電源検出（XNVT）フラグをオフにし（ステップ12
0）、電源検出（XNVT）タイマカウント値をクリアする
（ステップ130）。更に、システム確立（SETUP）フラグ
をオフにし（ステップ140）、システム確立（SETUP）タ
イマカウント値をクリアし（ステップ150）、またSMタ
イマカウント値をクリアする（ステップ160）。

また、マイクロコンピュータ22は、割り込み以外の処
理である割り込み外処理で第３図（ａ）および（ｂ）に
示す処理（３）および（４）を実行している。

すなわち、第３図（ａ）に示す処理（３）では、SMフ
ラグがオンであるか否かチェックし（ステップ310）、S
Mフラグがオンの場合には、エレベータの駆動制御の演
算処理を実施する（ステップ320）。また、SMフラグが
オンでなく、オフの場合には、即時に駆動制御を停止
し、エレベータの動作を停止させるようにしている（ス
テップ330）。

第３図（ｂ）に示す処理（４）では、システム確立
（SETUP）フラグがオンであるか否かチェックし（ステ
ップ350）、システム確立（SETUP）フラグがオンの場合
には、通常の保護機能の処理を実施する（ステップ36
0）。また、システム確立（SETUP）フラグがオフの場合
には、保護機能の演算処理を停止している（ステップ37
0）。

以上説明した処理により、システム電源のダウンが発
生すると、前記処理（１）で電源検出（XNVT）フラグお
よびシステム確立（SETUP）フラグがオフとなり、更に
処理（５）、（６）、（７）でSMフラグがオフになる。
そして、その結果、処理（３）でエレベータは即時に停
止され、更に処理（４）で保護の誤検出による二重故障
および永久故障を防止することができるのである。

なお、第２図（ａ）の処理（１）でマスクされた割り
込み信号（INT0）による割り込みマスクは、第２図
（ｂ）に示す割り込み外処理（２）でマスクが解除され
る（ステップ210）。そして、該処理（２）によるマス
ク解除時にシステム電源のダウンが継続していれば、マ
イクロコンピュータ22には再度システム電源ダウン検出
装置21から割り込み信号（INT0）21aが入力され、これ
により上述した割り込み処理が繰り返され、保護の誤検
出が防止される。また、処理（２）によるマスク解除時
にシステム電源がダウンから立ち直り、確立していれ
ば、割り込みは発生せず、前記処理（３）〜（８）でエ
レベータシステムは正常に立ち上がり、正常の駆動制御
状態に復帰する。

第６図は上述したシステム電源ダウン時および電源復
帰時に関連する各フラグの状態を示すタイムチャートで
ある。第６図においては、上述したと同様に、システム
電源のダウンにより割り込み信号（INT0）21aによって
マイクロコンピュータ22に割り込みがかけられると、電
源検出（XNVT）フラグ、システム確立（SETUP）フラグ
がオフとなり、PSFフラグがオンとなって、SMフラグが
オフとなり、これによりエレベータが停止するととも
に、保護機能を停止する。そして、電源が復帰すると、
割り込み信号（INT0）21aの発生がなくなって、割り込
みがなくなり、これにより一定時間のオンディレイ時間
の経過後に電源検出（XNVT）フラグがオンし、PSFフラ
グがオフし、更にPSFフラグのオフおよび電源検出（XNV
T）フラグのオンからそれぞれ一定時間のオンディレイ
時間の経過後にSMフラグがオンとなり、システム確立
（SETUP）フラグがオンとなるようになっている。

〔発明の効果〕

以上説明したように、本発明によれば、エレベータの
システム電源のダウンを検出してコンピュータに割り込
みをかけ、前記割り込みによりエレベータを停止させる
とともに、保護機能を停止させ、一定時間毎に割り込み
を解除してシステム電源の状態をチェックし、当該シス
テム電源が復帰していればエレベータの動作を正常復帰
し、またシステム電源のダウン状態が続いているならば
再度、上記の割り込みをかけるようにしているので、誤
入力信号を読み取って、保護の誤検出を招いたり、エレ
ベータが永久故障の状態になることもない。また、電源
が復帰した場合には速やかに正常な駆動制御状態に復帰
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるエレベータの制御方
法を実施するエレベータの制御装置の構成を示すブロッ
ク図、第２図〜第４図は第１図のエレベータの制御装置
の作用を示すフローチャート、第５図は第４図の作用を
シーケンス的に示すロジック回路、第６図は第１図のエ
レベータの制御装置の電源ダウン時および復帰時に関す
る各フラグの状態を示すタイムチャート、第７図は従来
のエレベータの制御装置の構成を示すブロック図であ
る。 20……制御部、 21……システム電源ダウン検出装置、 22……マイクロコンピュータ、 23……ROM、 24……RAM、 25……入力信号インタフェース、 26……出力信号インタフェース。

Claims

(57)【特許請求の範囲】

【請求項１】コンピュータを使用したエレベータの制御
方法であって、エレベータのシステム電源のダウンを検出し、この検出信号によってコンピュータに割り込みをかけ、
この割り込みによりコンピュータを介してエレベータの
動作を停止させるとともにエレベータの保護機能を停止
させ、一定時間ごとに上記の割り込みを解除して前記システム
電源の状態をチェックし、当該システム電源が復帰して
いれば前記エレベータの動作を正常復帰し、当該システ
ム電源がダウン状態ならば再度、前記割り込みをかける
ことを特徴とするエレベータの制御方法。