JPS60175156A - コンピユ−タの異常監視方式 - Google Patents
コンピユ−タの異常監視方式Info
- Publication number
- JPS60175156A JPS60175156A JP59029960A JP2996084A JPS60175156A JP S60175156 A JPS60175156 A JP S60175156A JP 59029960 A JP59029960 A JP 59029960A JP 2996084 A JP2996084 A JP 2996084A JP S60175156 A JPS60175156 A JP S60175156A
- Authority
- JP
- Japan
- Prior art keywords
- program
- abnormality
- abnormality monitoring
- highest
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/302—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a software system
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はコンピュータの異常監視回路に関する。
（従来技術と問題点）
コンピュータ異常は、早期の検出をして迅速な保護対策
を施すことが要望され、例えばデュプレックスシステム
等で二系列のコンピュータシステムを組込んだ場合に使
用しているコンピュータの異常を短時間で判断し、特待
コンピュータにシステム処理を継続させ、システムダウ
ンを無くシ。
を施すことが要望され、例えばデュプレックスシステム
等で二系列のコンピュータシステムを組込んだ場合に使
用しているコンピュータの異常を短時間で判断し、特待
コンピュータにシステム処理を継続させ、システムダウ
ンを無くシ。
稼動率も向上させることが望まれる。
従来のコンピュータ異常監視は、第１図に示すように０
ＰＵＩ ｍ メモリ２２周辺Ｍ置３と共に異常監視回路
４をパス５に結合し、＊回路４がソフトウェアと−・−
バラエアの両方のサポートにより異常判断している。異
常監視回路４は第２図に示すようにハードウェアとして
タイマ回路４Ａを設け、ンブトウエアでは最も低い凌先
レベルで動くプログラム実行の１１≦度ドライバ、し７
一バ回路４Ｂを通してタイマ回路４Ａをリセットし、ソ
フトウェア又はハードウェアの異常により該リセットが
なされないときにタイマ回路４Ａのタイムアツプで異′
濱の判定出力を得るようにしている。
ＰＵＩ ｍ メモリ２２周辺Ｍ置３と共に異常監視回路
４をパス５に結合し、＊回路４がソフトウェアと−・−
バラエアの両方のサポートにより異常判断している。異
常監視回路４は第２図に示すようにハードウェアとして
タイマ回路４Ａを設け、ンブトウエアでは最も低い凌先
レベルで動くプログラム実行の１１≦度ドライバ、し７
一バ回路４Ｂを通してタイマ回路４Ａをリセットし、ソ
フトウェア又はハードウェアの異常により該リセットが
なされないときにタイマ回路４Ａのタイムアツプで異′
濱の判定出力を得るようにしている。
この従来方式はタイマ回路４Ａをリセットするプログラ
ムのレベルが低いため、７ステムが大きい場合に該プロ
グラムの実行頻度が極めて低く、タイマ回路４Ａのタイ
ムアツプ時間を非常に長く設定【例えば３０秒）するこ
とになり、実際の異常発生からその判定出力を得るまで
の時間遅れが大きくなる問題があった。なお、タイマ回
路のリセットを最高位のプログラムなど比較的高いレベ
ルのプログラム実行で行なう構成にするときは異常発生
からその判定出力を得るまでの時間短縮をできるが、該
リセット信号を得るプログラムよりも下位のプログラム
の実行に異常があるときにはその判定出力を得ることが
できない。
ムのレベルが低いため、７ステムが大きい場合に該プロ
グラムの実行頻度が極めて低く、タイマ回路４Ａのタイ
ムアツプ時間を非常に長く設定【例えば３０秒）するこ
とになり、実際の異常発生からその判定出力を得るまで
の時間遅れが大きくなる問題があった。なお、タイマ回
路のリセットを最高位のプログラムなど比較的高いレベ
ルのプログラム実行で行なう構成にするときは異常発生
からその判定出力を得るまでの時間短縮をできるが、該
リセット信号を得るプログラムよりも下位のプログラム
の実行に異常があるときにはその判定出力を得ることが
できない。
（発明の目的）
本発明は、上述までの事情に鑑みてなされたもので、最
低位プログラムまでの異常検出を可能にしながら早期の
異常検出ができる異常監視方式を提供することを目的と
する。
低位プログラムまでの異常検出を可能にしながら早期の
異常検出ができる異常監視方式を提供することを目的と
する。
（発明の概要）
本発明は、各後先順位のプログラムに夫々異常監視手段
を設Ｃす、各手段は最高位のものは除いてその優先順位
に応じた周期で起動をかけ、最上位のプログラムの異常
監視手段は下位レベルのグロ路／２−動作させること？
！−特徴をする。
を設Ｃす、各手段は最高位のものは除いてその優先順位
に応じた周期で起動をかけ、最上位のプログラムの異常
監視手段は下位レベルのグロ路／２−動作させること？
！−特徴をする。
（実施例）
第３図は本発明の一実施例を示す要部構成図である。異
常監視回路４は従来と同様にタイマ回路４Ａ、ドライバ
／し７−バ４Ｂを有してバス５に結合され、コンピュー
タ側から与えられる周期的パルスが規定時間（タイマ時
限）以内で継続するか否か監視する。コンピュータ側の
異常監視部６は、各優先順位のプログラムのうち最高位
のプログラムに用意する異常監視手段６Ａは該プログラ
ムの実行の都度（例えば１００ ミＩＪセカンド〜１秒
）下位の全部のプログラムの正常動作を監視しながら異
常監視回路４へのリセットパルスを３ｅ生ずるようにし
ている。最高位のプログラムを除いた各プログラムに対
してはその優先順位に応じた周期で起動させる異常監視
手段６Ｂｏ〜６Ｂｎを設け、該手段は各プログラムが正
常ｖｃ ＭＪ作していることを例えばメモリ２上にその
起動の都度記録する。
常監視回路４は従来と同様にタイマ回路４Ａ、ドライバ
／し７−バ４Ｂを有してバス５に結合され、コンピュー
タ側から与えられる周期的パルスが規定時間（タイマ時
限）以内で継続するか否か監視する。コンピュータ側の
異常監視部６は、各優先順位のプログラムのうち最高位
のプログラムに用意する異常監視手段６Ａは該プログラ
ムの実行の都度（例えば１００ ミＩＪセカンド〜１秒
）下位の全部のプログラムの正常動作を監視しながら異
常監視回路４へのリセットパルスを３ｅ生ずるようにし
ている。最高位のプログラムを除いた各プログラムに対
してはその優先順位に応じた周期で起動させる異常監視
手段６Ｂｏ〜６Ｂｎを設け、該手段は各プログラムが正
常ｖｃ ＭＪ作していることを例えばメモリ２上にその
起動の都度記録する。
即ち、最高位のプログラムの監視手段６Ａは異常監視回
路４に該プログラムの実行の４１Ｓ度リセットパルスを
出すと共に各下位プログラムが定められた周期でメ七り
上に記録を残しているかを調べ、異常があれば回路４へ
の出力を停止し、該回路４か異常判定出力を得る。
路４に該プログラムの実行の４１Ｓ度リセットパルスを
出すと共に各下位プログラムが定められた周期でメ七り
上に記録を残しているかを調べ、異常があれば回路４へ
の出力を停止し、該回路４か異常判定出力を得る。
第３図において、例えば各順位のプログラムを下記表の
ように起動周期Ｔ、及び判定同期Ｔ、を設〆する。
ように起動周期Ｔ、及び判定同期Ｔ、を設〆する。
；：ｏとｈ、し、ベル２〜ｎの各プログラムは周期０．
５〜１秒で起動され、起動されたプログラムの実行で例
えばメモリ上にカウントデータ等を記録する。最品位レ
ベル１のプログラムは０．１秒など判定周期Ｔ！ ＜
０．３秒）よりも十分Ｖ７−短い周期で実行され、その
実行の６６紋下位レベルのプログラムが判定周期１２以
内に全て更新されていることを調べ、更新されていれば
次の実行時に回路４にリセットパルスを出力する。更新
がなければ判定周期０．３秒後に回路４から異常判定出
力を得ることができる。
５〜１秒で起動され、起動されたプログラムの実行で例
えばメモリ上にカウントデータ等を記録する。最品位レ
ベル１のプログラムは０．１秒など判定周期Ｔ！ ＜
０．３秒）よりも十分Ｖ７−短い周期で実行され、その
実行の６６紋下位レベルのプログラムが判定周期１２以
内に全て更新されていることを調べ、更新されていれば
次の実行時に回路４にリセットパルスを出力する。更新
がなければ判定周期０．３秒後に回路４から異常判定出
力を得ることができる。
（発明の効果］
以上のとおり、本発明によれば、最高位のプログラムを
除いたプログラムをその順位に応じた起動周期で起動し
てその異常有無を記録更新しておき、最高位のプログラ
ムの実行の都度各プログラムに異常がないかを各順位に
応じた判定周期を持って判定し、異常があるときに監視
回路をリセットしない方式とするため、最高位のプログ
ラムの実行周期の最大時間内でプログラムレベルに応じ
た早期の異常判定ができしかも下位プログラム全部を含
めて確実な異常判定ができる効果がある。
除いたプログラムをその順位に応じた起動周期で起動し
てその異常有無を記録更新しておき、最高位のプログラ
ムの実行の都度各プログラムに異常がないかを各順位に
応じた判定周期を持って判定し、異常があるときに監視
回路をリセットしない方式とするため、最高位のプログ
ラムの実行周期の最大時間内でプログラムレベルに応じ
た早期の異常判定ができしかも下位プログラム全部を含
めて確実な異常判定ができる効果がある。
第１図は従来のコンピュータ異常監視方式を説明するた
めの構成図、第２図は第１図における異常監視回路構成
図、第３図は本発明の一実施例を示す要部構成図である
。 １・・・ａｐｔｒ、２川メモリ、３・・・周辺装置ｗ、
４・・・異常監視回路、５・・・パス、６・・・異常監
視部、６Ａ・・・最高位のプログラム。 第２図 第３図 １１，６
めの構成図、第２図は第１図における異常監視回路構成
図、第３図は本発明の一実施例を示す要部構成図である
。 １・・・ａｐｔｒ、２川メモリ、３・・・周辺装置ｗ、
４・・・異常監視回路、５・・・パス、６・・・異常監
視部、６Ａ・・・最高位のプログラム。 第２図 第３図 １１，６
Claims (1)
- 夫々優先順位を持つ各プログラムを最高位のプログラム
を除いてその優先順位に応じた起動時間を持って起動し
該プログラムの実行を記録更新させておく第１の異常監
視手段と、最高位のプログラムに設けられその実行の都
度上記第１の異常監視手段の記録更新が当該プログラム
の順位に応じて定めた判定時間内で更新されていること
を判定する第２の異常監視手段と、この第２の！Ｊ４常
監視手段に正常とする判定出力が設定時間内に与えられ
ないときにコンピュータ異常判定出力を得る異常監視回
路とを備えたことを特徴とするコンピュータの異常監視
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029960A JPS60175156A (ja) | 1984-02-20 | 1984-02-20 | コンピユ−タの異常監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029960A JPS60175156A (ja) | 1984-02-20 | 1984-02-20 | コンピユ−タの異常監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175156A true JPS60175156A (ja) | 1985-09-09 |
Family
ID=12290541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59029960A Pending JPS60175156A (ja) | 1984-02-20 | 1984-02-20 | コンピユ−タの異常監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316145A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Denshi Ltd | デ−タプロセッサの再スタ−ト制御方式 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49109783A (ja) * | 1973-02-21 | 1974-10-18 | ||
| JPS5675355A (en) * | 1979-11-21 | 1981-06-22 | Hitachi Ltd | Method of controlling elevator |
| JPS586048A (ja) * | 1981-07-03 | 1983-01-13 | 日本電気株式会社 | 現用、予備電源切換制御回路 |
| JPS5822459A (ja) * | 1981-07-31 | 1983-02-09 | Hitachi Ltd | 割込要求監視方式 |
| JPS5917611A (ja) * | 1982-07-21 | 1984-01-28 | Yokogawa Hokushin Electric Corp | ウオツチドツクタイマの管理方法 |
| JPS59135557A (ja) * | 1983-01-24 | 1984-08-03 | Nec Corp | 情報処理装置 |
| JPS59139462A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | エラ−検出装置 |
-
1984
- 1984-02-20 JP JP59029960A patent/JPS60175156A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49109783A (ja) * | 1973-02-21 | 1974-10-18 | ||
| JPS5675355A (en) * | 1979-11-21 | 1981-06-22 | Hitachi Ltd | Method of controlling elevator |
| JPS586048A (ja) * | 1981-07-03 | 1983-01-13 | 日本電気株式会社 | 現用、予備電源切換制御回路 |
| JPS5822459A (ja) * | 1981-07-31 | 1983-02-09 | Hitachi Ltd | 割込要求監視方式 |
| JPS5917611A (ja) * | 1982-07-21 | 1984-01-28 | Yokogawa Hokushin Electric Corp | ウオツチドツクタイマの管理方法 |
| JPS59135557A (ja) * | 1983-01-24 | 1984-08-03 | Nec Corp | 情報処理装置 |
| JPS59139462A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | エラ−検出装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316145A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Denshi Ltd | デ−タプロセッサの再スタ−ト制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Martin et al. | System response time effects on user productivity | |
| JPH02213950A (ja) | エラー・インジエクシヨン・システム | |
| JPS60175156A (ja) | コンピユ−タの異常監視方式 | |
| US4710928A (en) | Method and apparatus for detecting the uncontrollable operation of a control system | |
| JPH0457246B2 (ja) | ||
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPS59176863A (ja) | タイマ同期化方式 | |
| JPH09322406A (ja) | 電力系統監視制御装置 | |
| JPS62175840A (ja) | マルチレベル・ウオツチドツグ・タイマ−方式 | |
| JPS5983438A (ja) | プログラム異常検出方式 | |
| JPS59128654A (ja) | デ−タ処理システム | |
| JPH0354638A (ja) | 命令再試行処理方式 | |
| JPH09212382A (ja) | パーソナルコンピュータ | |
| JPS63257054A (ja) | 故障診断方式 | |
| JP3405513B2 (ja) | プログラマブルコントローラの二重化制御装置 | |
| JPH05241906A (ja) | プログラマブル制御装置 | |
| JPS58158751A (ja) | コンピユ−タの異常検出方法 | |
| JPS60218139A (ja) | プログラム破壊検出方式 | |
| JPS59229657A (ja) | ウオツチ・ドツグ・タイマ回路 | |
| JPS59214957A (ja) | ウオツチ・ドツグ・タイマ回路 | |
| JPS6083101A (ja) | プロセス制御装置 | |
| JPH0785209B2 (ja) | タイマ監視方式 | |
| JPH03269655A (ja) | 入出力制御プロセッサのエラー回復方式 | |
| JPS61156916A (ja) | 集積回路 | |
| JPH04366472A (ja) | ディスク装置とそのキャリブレーション方法 |