JPH0566812A - プログラマブルコントローラの二重化ウオツチドツグタイマ - Google Patents
プログラマブルコントローラの二重化ウオツチドツグタイマInfo
- Publication number
- JPH0566812A JPH0566812A JP3254360A JP25436091A JPH0566812A JP H0566812 A JPH0566812 A JP H0566812A JP 3254360 A JP3254360 A JP 3254360A JP 25436091 A JP25436091 A JP 25436091A JP H0566812 A JPH0566812 A JP H0566812A
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- watch dog
- programmable controller
- time
- dog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ウォッチドッグタイマの機能診断をオンライ
ンで行うことができる手段を提供する。 【構成】 プログラマブルコントローラで用いる同一仕
様の２つのウォッチドッグタイマにおいて、一方のウォ
ッチドッグタイマが計時中に他のウォッチドッグタイマ
がタイムアップしたことを確認して交互に計時を開始す
るように構成し、２つのウォッチドッグタイマの出力の
論理和をとることを特徴とするプログラマブルコントロ
ーラの二重化ウォッチドッグタイマ。
ンで行うことができる手段を提供する。 【構成】 プログラマブルコントローラで用いる同一仕
様の２つのウォッチドッグタイマにおいて、一方のウォ
ッチドッグタイマが計時中に他のウォッチドッグタイマ
がタイムアップしたことを確認して交互に計時を開始す
るように構成し、２つのウォッチドッグタイマの出力の
論理和をとることを特徴とするプログラマブルコントロ
ーラの二重化ウォッチドッグタイマ。
Description
【０００１】
【産業上の利用分野】この発明は、定周期繰り返し実行
方式に基づくプログラマブルコントローラ（以下、ＰＣ
とよぶ）におけるウォッチドッグタイマに関する。
方式に基づくプログラマブルコントローラ（以下、ＰＣ
とよぶ）におけるウォッチドッグタイマに関する。
【０００２】
【従来の技術】一般に、定周期繰り返し実行方式をとる
ＰＣにおいては、ＣＲ式あるいは計数式のウォッチドッ
グタイマを内蔵するのが普通である。このウォッチドッ
グタイマは、システムの暴走あるいはプログラム実行上
の不具合が引き起こす無限ループからの脱出という重要
な機能を負わされているにもかかわらず、その性質上機
能診断がやりにくいという特徴がある。すなわち、ヒュ
ーズや火薬の診断をするようなもので、その効果が確認
されたら状況が変わってしまって無意味であることと共
通するところがある。したがって、ウォッチドッグタイ
マの診断は、オフラインあるいはシステム始動時に行な
うのが普通である。また、場合によっては製造完了時の
検査で１回だけしか行なわれないこともある。
ＰＣにおいては、ＣＲ式あるいは計数式のウォッチドッ
グタイマを内蔵するのが普通である。このウォッチドッ
グタイマは、システムの暴走あるいはプログラム実行上
の不具合が引き起こす無限ループからの脱出という重要
な機能を負わされているにもかかわらず、その性質上機
能診断がやりにくいという特徴がある。すなわち、ヒュ
ーズや火薬の診断をするようなもので、その効果が確認
されたら状況が変わってしまって無意味であることと共
通するところがある。したがって、ウォッチドッグタイ
マの診断は、オフラインあるいはシステム始動時に行な
うのが普通である。また、場合によっては製造完了時の
検査で１回だけしか行なわれないこともある。
【０００３】
【発明が解決しようとする課題】以上のように、従来技
術ではオンライン中にウォッチドッグタイマが正常であ
ることを確認することができなかった。したがって、シ
ステムの異常時に本当にウォッチドッグタイマが所期の
目的を果たすかどうかの保証がなかった。そこで、本発
明はオンラインでウォッチドッグタイマの機能診断を行
なうことができる手段を提供することを目的とする。
術ではオンライン中にウォッチドッグタイマが正常であ
ることを確認することができなかった。したがって、シ
ステムの異常時に本当にウォッチドッグタイマが所期の
目的を果たすかどうかの保証がなかった。そこで、本発
明はオンラインでウォッチドッグタイマの機能診断を行
なうことができる手段を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記の課題を解決するた
め、同一仕様のタイマを２つ使用してその出力をマイク
ロプロセッサ（以下、ＭＰＵとよぶ）が読み込めるよう
に接続する。ＭＰＵはタイムアップしている方のウォッ
チドッグタイマを始動させる。このときもう一方のウォ
ッチドッグタイマは計時中である。このようにして、交
互にウォッチドッグタイマを始動させる。ウォッチドッ
グタイマの出力としては両タイマの出力の論理和をと
る。
め、同一仕様のタイマを２つ使用してその出力をマイク
ロプロセッサ（以下、ＭＰＵとよぶ）が読み込めるよう
に接続する。ＭＰＵはタイムアップしている方のウォッ
チドッグタイマを始動させる。このときもう一方のウォ
ッチドッグタイマは計時中である。このようにして、交
互にウォッチドッグタイマを始動させる。ウォッチドッ
グタイマの出力としては両タイマの出力の論理和をと
る。
【０００５】
【作用】上記の手段により、ＭＰＵはウォッチドッグタ
イマが正常であることを確認したのちこれを再始動させ
ることができる。すなわち、オンライン自己診断が可能
なウォッチドッグタイマを得ることができる。
イマが正常であることを確認したのちこれを再始動させ
ることができる。すなわち、オンライン自己診断が可能
なウォッチドッグタイマを得ることができる。
【０００６】
【実施例】以下、本発明の具体的実施例を図１に示して
説明する。図において、１はマイクロプロセッサ、２お
よび３は同一仕様のウォッチドッグタイマ、４は両ウォ
ッチドッグタイマからの出力を合成するゲート、また５
はウォッチドッグタイマのタイムアップを記憶する保持
回路である。図から明らかなように、両ウォッチドッグ
タイマ２および３を始動させるための始動信号６、７が
ＭＰＵ１から供給される。保持回路５の出力１１は、シ
ステムを強制的にあらかじめ定められた状態にする。つ
ぎに動作を説明する。まず、初期設定として両タイマの
時限をＰＣの繰り返し周期の１倍を超え２倍未満の任意
の値に設定する。図２は図１の動作を説明するタイミン
グ図である。ＭＰＵ１は繰り返し周期の初め１２に始動
信号６によりウォッチドッグタイマ２を始動させる。ウ
ォッチドッグタイマ２の出力信号が８である。そして、
つぎの繰り返し周期の初め１３ではウォッチドッグタイ
マ３がタイムアップしていることを確認してこれを始動
させる。ウォッチドッグタイマ３の出力信号が９であ
る。さらに、そのつぎの繰り返し周期の初め１４ではウ
ォッチドッグタイマ２がタイムアップしていることを確
認したのちこれを始動させる。かくして、繰り返し周期
の初めごとに交互にウォッチドッグタイマがタイムアッ
プしていることを確認したのち始動させる。つぎに、ウ
ォッチドッグタイマの異常時の動作の説明を図３、図４
において行う。図３はウォッチドッグタイマ２がタイム
アップしない場合のタイミング図であり、図４はウォッ
チドッグタイマ３が計時をしない場合のタイミング図で
ある。図３において、ウォッチドッグタイマ２がタイム
アップしていないことを確認したＭＰＵ１は予め定めら
れた手順（プログラム）に従って異常時の処理を実行す
る。通常は停止する。また、図４において、ＭＰＵ１は
信号７を出力してウォッチドッグタイマ３の計時を開始
させたが、ウォッチドッグタイマ３の異常のため（Ａ
点）計時を開始しない。つまり、前回タイムアップした
ままの状態となっている。その後、ウォッチドッグタイ
マ２がタイムアップするので両タイマともタイムアップ
した状態となり、出力信号１１が出力されてウォッチド
ッグタイムオーバーエラーとなる。なお、ウォッチドッ
グタイマの時限が非常に短くなっても上と同様になる。
説明する。図において、１はマイクロプロセッサ、２お
よび３は同一仕様のウォッチドッグタイマ、４は両ウォ
ッチドッグタイマからの出力を合成するゲート、また５
はウォッチドッグタイマのタイムアップを記憶する保持
回路である。図から明らかなように、両ウォッチドッグ
タイマ２および３を始動させるための始動信号６、７が
ＭＰＵ１から供給される。保持回路５の出力１１は、シ
ステムを強制的にあらかじめ定められた状態にする。つ
ぎに動作を説明する。まず、初期設定として両タイマの
時限をＰＣの繰り返し周期の１倍を超え２倍未満の任意
の値に設定する。図２は図１の動作を説明するタイミン
グ図である。ＭＰＵ１は繰り返し周期の初め１２に始動
信号６によりウォッチドッグタイマ２を始動させる。ウ
ォッチドッグタイマ２の出力信号が８である。そして、
つぎの繰り返し周期の初め１３ではウォッチドッグタイ
マ３がタイムアップしていることを確認してこれを始動
させる。ウォッチドッグタイマ３の出力信号が９であ
る。さらに、そのつぎの繰り返し周期の初め１４ではウ
ォッチドッグタイマ２がタイムアップしていることを確
認したのちこれを始動させる。かくして、繰り返し周期
の初めごとに交互にウォッチドッグタイマがタイムアッ
プしていることを確認したのち始動させる。つぎに、ウ
ォッチドッグタイマの異常時の動作の説明を図３、図４
において行う。図３はウォッチドッグタイマ２がタイム
アップしない場合のタイミング図であり、図４はウォッ
チドッグタイマ３が計時をしない場合のタイミング図で
ある。図３において、ウォッチドッグタイマ２がタイム
アップしていないことを確認したＭＰＵ１は予め定めら
れた手順（プログラム）に従って異常時の処理を実行す
る。通常は停止する。また、図４において、ＭＰＵ１は
信号７を出力してウォッチドッグタイマ３の計時を開始
させたが、ウォッチドッグタイマ３の異常のため（Ａ
点）計時を開始しない。つまり、前回タイムアップした
ままの状態となっている。その後、ウォッチドッグタイ
マ２がタイムアップするので両タイマともタイムアップ
した状態となり、出力信号１１が出力されてウォッチド
ッグタイムオーバーエラーとなる。なお、ウォッチドッ
グタイマの時限が非常に短くなっても上と同様になる。
【０００７】
【発明の効果】以上述べたように、本発明によればウォ
ッチドッグタイマの機能をオンラインで常時確認するこ
とができる。なお、本実施例ではＭＰＵによってソフト
ウェア的にタイマの診断を行なっているが、これを回路
によってハードウェア的に行なうこともできる。
ッチドッグタイマの機能をオンラインで常時確認するこ
とができる。なお、本実施例ではＭＰＵによってソフト
ウェア的にタイマの診断を行なっているが、これを回路
によってハードウェア的に行なうこともできる。
【図１】二重化ウォッチドッグタイマの一実施例
【図２】二重化ウォッチドッグタイマの正常時の動作を
説明するタイミング図
説明するタイミング図
【図３】ウォッチドッグタイマがタイムアップしない場
合の動作を説明するタイミング図
合の動作を説明するタイミング図
【図４】ウォッチドッグタイマが計時をしない場合の動
作を説明するタイミング図
作を説明するタイミング図
１ マイクロプロセッサ ２、３ ウォチドッグタイマ ４ ゲート ５ 保持回路 ６、７ 始動信号 ８、９ タイマ出力信号 １０ ゲート出力信号
Claims (1)
- 【請求項１】 プログラマブルコントローラで用いる同
一仕様の２つのウォッチドッグタイマにおいて、一方の
ウォッチドッグタイマが計時中に他のウォッチドッグタ
イマがタイムアップしたことを確認して交互に計時を開
始するように構成し、２つのウォッチドッグタイマの出
力の論理和をとることを特徴とするプログラマブルコン
トローラの二重化ウォッチドッグタイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254360A JPH0566812A (ja) | 1991-09-05 | 1991-09-05 | プログラマブルコントローラの二重化ウオツチドツグタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254360A JPH0566812A (ja) | 1991-09-05 | 1991-09-05 | プログラマブルコントローラの二重化ウオツチドツグタイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566812A true JPH0566812A (ja) | 1993-03-19 |
Family
ID=17263910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254360A Pending JPH0566812A (ja) | 1991-09-05 | 1991-09-05 | プログラマブルコントローラの二重化ウオツチドツグタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566812A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883123B2 (en) | 2001-10-24 | 2005-04-19 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor runaway monitoring control circuit |
| WO2008072350A1 (ja) * | 2006-12-15 | 2008-06-19 | Fujitsu Limited | 二重化タイマを用いたシステム監視装置、および監視方法 |
| JP2008532125A (ja) * | 2005-02-28 | 2008-08-14 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | プロセス実行を監視するための方法および装置 |
| JP2013178648A (ja) * | 2012-02-28 | 2013-09-09 | Fuji Electric Co Ltd | 安全制御装置 |
| WO2017160464A1 (en) * | 2016-03-18 | 2017-09-21 | Qualcomm Incorporated | Systems and methods for improved detection of processor hang and improved recovery from processor hang in a computing device |
-
1991
- 1991-09-05 JP JP3254360A patent/JPH0566812A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883123B2 (en) | 2001-10-24 | 2005-04-19 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor runaway monitoring control circuit |
| JP2008532125A (ja) * | 2005-02-28 | 2008-08-14 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | プロセス実行を監視するための方法および装置 |
| WO2008072350A1 (ja) * | 2006-12-15 | 2008-06-19 | Fujitsu Limited | 二重化タイマを用いたシステム監視装置、および監視方法 |
| JP2013178648A (ja) * | 2012-02-28 | 2013-09-09 | Fuji Electric Co Ltd | 安全制御装置 |
| WO2017160464A1 (en) * | 2016-03-18 | 2017-09-21 | Qualcomm Incorporated | Systems and methods for improved detection of processor hang and improved recovery from processor hang in a computing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0341853B2 (ja) | ||
| JPH02213950A (ja) | エラー・インジエクシヨン・システム | |
| JP2000066963A (ja) | マイコン用メモリの診断装置 | |
| JPH0566812A (ja) | プログラマブルコントローラの二重化ウオツチドツグタイマ | |
| JPH06314219A (ja) | ウォッチドッグタイマ | |
| JPH1021101A (ja) | マイクロコンピュータ装置 | |
| JPH11143841A (ja) | 照合回路 | |
| JP4226108B2 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
| JPH01142801A (ja) | プログラマブルコントローラバックアップ装置 | |
| JPH02157957A (ja) | マイクロプロセッサ | |
| JP2588290B2 (ja) | データ入出力システム | |
| JPH0547843B2 (ja) | ||
| JPH0675826A (ja) | 並列にリダンダンスとして働く２台のコンピュータのための監視方法 | |
| JPH0328957A (ja) | マイクロコンピュータシステム | |
| SU1397917A1 (ru) | Двухканальное устройство дл контрол и восстановлени процессорных систем | |
| JPH0232645B2 (ja) | ||
| JPS6011946A (ja) | プログラマブルコントロ−ラ | |
| JPS6310467B2 (ja) | ||
| JPS58178451A (ja) | マイクロコンピユ−タ制御装置 | |
| JPH06131209A (ja) | 擬似エラー発生方式 | |
| JPS62166442A (ja) | 故障診断方式 | |
| JPS59223860A (ja) | デ−タ処理装置の故障診断方法 | |
| JPS6020706B2 (ja) | 論理装置診断回路 | |
| JPS6324569B2 (ja) | ||
| JPH0289136A (ja) | マイクロプロセツサの再起動方式 |