JPH0328957A - マイクロコンピュータシステム - Google Patents
マイクロコンピュータシステムInfo
- Publication number
- JPH0328957A JPH0328957A JP1162660A JP16266089A JPH0328957A JP H0328957 A JPH0328957 A JP H0328957A JP 1162660 A JP1162660 A JP 1162660A JP 16266089 A JP16266089 A JP 16266089A JP H0328957 A JPH0328957 A JP H0328957A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputers
- microcomputer
- microcomputer system
- computer
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は，計測制御システムに用いられるマイクロコ
ンピュータシステム，特に複数のマイクロコンピュータ
（以下．マイコンという）によって横戒されるマルチプ
ロセッサシステムに関するものである． ［従来の技術］ 第３図は．従来公知の高信頼性システムのマイクロコン
ピュータシステムの構成を示す図である．図において，
（１ ），（２ ）．（３ ），（４ ）は，それぞ
れ第１，第２，第３のマイコン．（７）はこのマイコン
（１ ），（２ ），（３ ）の出力に接続された多数
決ユニットである． 第４図は．分割処理システムのマイクロコンピュータシ
ステムの構成を示す図である．図において，（１）〜（
３）は第３図のものと同様である．（４）は第４のマイ
コンで．第２のマイコン（２）および第３のマイコン（
３）から出力される．従来のマイクロコンピュータシス
テムは上記のように構成され，第３図において，第１の
マイコン（１），第２のマイコン（２）．第３のマイコ
ン（３）には同時に同じ入力が加えられ，全く同じ処理
プログラムによって同じ処理が行われる．これらの出力
は多数決ユニット（７）に加えられて多数決によって最
終出力が決定されることによって信頼性の高い処理を行
わせるものである．一方，第４図では，第１のマイコン
（ｌ），第２のマイコン（２），第３のマイコン（３）
．第４のマイコン（４）は，一連の処理をそれぞれ分割
して受け持つような形で処理プログラムを実行するので
，第１のマイコン（１）に加えられた入力は，全てのマ
イコンの処理を経て最終的に第４のマイコン（４）から
出力される．この場合．各々のマイコンの処理時間はプ
ログラムを分割したことによって短くなるので，入力の
速い変化に対応できる．［発明が解決しようとする課題
１ 上記のような従来のマイクロコンピュータシステムでは
．高信頼性を求めるか，高速応答を求めるかを選択する
ことが必要であり．また両方を同時に満たすには大きな
システムになり，高価になるなどの問題点があった． この発明は，かかる問題点を解決するためになされたも
ので，高信頼性で高速応答ができると共に安価であるマ
イクロコンピュータシステムを得ることを目的とする． ［課題を解決するための手段］ この発明に係るマイクロコンピュータシステムは．各々
が同一性能および同一処理プログラムを有する複数のマ
イクロコンピュータと．この複数のマイクロコンピュー
タを同期させて動作させる共通クロツク手段と．前記マ
イクロコンピュータの各々の前記処理プログラムを所定
時間ずつ遅延させて起動する起動手段とを備えたもので
ある．［作用］ この発明においては．同じ処理を並行して行うことによ
ってシステムの信頼性を高め，並行処理の時間をずらす
ことによって速い変化に対応する． ［実施例］ 第１図はこの発明の一実施例によるマイクロコンピュー
タシステムの構成を示すブロック図である．図において
，（１）〜（３）は従来のものと同様である．（５）は
これらのマイコンにクロックを供給する共通クロック，
（６）はこれらのマイコン《１）〜（３〉に順次起動を
かける起動ユニットである． 第２図は第１図の動作タイミングを示す図である．図に
おいて，（ａ）は第１のマイコン（１）の動作周期．（
ｂ）は第２のマイコン（２）の動作周期，（ｃ）は第３
のマイコン（３）の周期，（ｄ）は入力サンプリングタ
イミング，（ｅ）は出力タイミングである． 上記のように構成されたマイクロコンピュータシステム
において，第１のマイコン（１）．第２のマイコン（２
〉，第３のマイコン（３）にはそれぞれ同一の処理プロ
グラムを持たせ，共通クロック〈５）から同一のクロッ
クを与えることによって同一の処理時間で処理を終了す
る．このシステムで，起動ユニット（６）によって第１
のマイコン（１）に起動をかけ，所定時間後に第２のマ
イコン（２）に起動をかける．さらに，所定時間後に第
３のマイコン《３）に起動をかけることによって順次所
定時間間隔で処理を繰り返す．この時，所定時間間隔の
時間を処理プログラムの一周期をシステムを楕成するマ
イクロコンピュータの数で割った値に合わせることによ
って．第２図に示すように等間隔に入力を取り込み，出
力が得られるので入力変化に対する応答が速くなる． また，万一マイコンのどれかが故障しても残ったマイコ
ンの出力が得られるのでシステムダウンにはならない． なお．上記実施例では起動ユニット（６）によって第１
〜第３のマイコン（１）〜（３）を順次起動したが．各
々のマイコンにインタフェースを通して他のマイコンを
所定時間後に起動するようなプログラムを持たせてもよ
い． ［発明の効果］ この発明は以上説明したとおり．各々が同一性能および
同一処理プログラムを有する複数のマイクロコンピュー
タと．この複数のマイクロコンピュータを同期させて動
作させる共通クロック手段と，前記マイクロコンピュー
タの各々の前記処理プログラムを所定時間ずつ遅延させ
て起動する起動手段とを備え．複数のマイコンに同一の
処理プログラムを持たせ，所定時間ずつずらして起動を
かけるようにしたので．信頼性が高くかつ入力の変化に
速く応答できる装置が安価に得られる効果がある．
ンピュータシステム，特に複数のマイクロコンピュータ
（以下．マイコンという）によって横戒されるマルチプ
ロセッサシステムに関するものである． ［従来の技術］ 第３図は．従来公知の高信頼性システムのマイクロコン
ピュータシステムの構成を示す図である．図において，
（１ ），（２ ）．（３ ），（４ ）は，それぞ
れ第１，第２，第３のマイコン．（７）はこのマイコン
（１ ），（２ ），（３ ）の出力に接続された多数
決ユニットである． 第４図は．分割処理システムのマイクロコンピュータシ
ステムの構成を示す図である．図において，（１）〜（
３）は第３図のものと同様である．（４）は第４のマイ
コンで．第２のマイコン（２）および第３のマイコン（
３）から出力される．従来のマイクロコンピュータシス
テムは上記のように構成され，第３図において，第１の
マイコン（１），第２のマイコン（２）．第３のマイコ
ン（３）には同時に同じ入力が加えられ，全く同じ処理
プログラムによって同じ処理が行われる．これらの出力
は多数決ユニット（７）に加えられて多数決によって最
終出力が決定されることによって信頼性の高い処理を行
わせるものである．一方，第４図では，第１のマイコン
（ｌ），第２のマイコン（２），第３のマイコン（３）
．第４のマイコン（４）は，一連の処理をそれぞれ分割
して受け持つような形で処理プログラムを実行するので
，第１のマイコン（１）に加えられた入力は，全てのマ
イコンの処理を経て最終的に第４のマイコン（４）から
出力される．この場合．各々のマイコンの処理時間はプ
ログラムを分割したことによって短くなるので，入力の
速い変化に対応できる．［発明が解決しようとする課題
１ 上記のような従来のマイクロコンピュータシステムでは
．高信頼性を求めるか，高速応答を求めるかを選択する
ことが必要であり．また両方を同時に満たすには大きな
システムになり，高価になるなどの問題点があった． この発明は，かかる問題点を解決するためになされたも
ので，高信頼性で高速応答ができると共に安価であるマ
イクロコンピュータシステムを得ることを目的とする． ［課題を解決するための手段］ この発明に係るマイクロコンピュータシステムは．各々
が同一性能および同一処理プログラムを有する複数のマ
イクロコンピュータと．この複数のマイクロコンピュー
タを同期させて動作させる共通クロツク手段と．前記マ
イクロコンピュータの各々の前記処理プログラムを所定
時間ずつ遅延させて起動する起動手段とを備えたもので
ある．［作用］ この発明においては．同じ処理を並行して行うことによ
ってシステムの信頼性を高め，並行処理の時間をずらす
ことによって速い変化に対応する． ［実施例］ 第１図はこの発明の一実施例によるマイクロコンピュー
タシステムの構成を示すブロック図である．図において
，（１）〜（３）は従来のものと同様である．（５）は
これらのマイコンにクロックを供給する共通クロック，
（６）はこれらのマイコン《１）〜（３〉に順次起動を
かける起動ユニットである． 第２図は第１図の動作タイミングを示す図である．図に
おいて，（ａ）は第１のマイコン（１）の動作周期．（
ｂ）は第２のマイコン（２）の動作周期，（ｃ）は第３
のマイコン（３）の周期，（ｄ）は入力サンプリングタ
イミング，（ｅ）は出力タイミングである． 上記のように構成されたマイクロコンピュータシステム
において，第１のマイコン（１）．第２のマイコン（２
〉，第３のマイコン（３）にはそれぞれ同一の処理プロ
グラムを持たせ，共通クロック〈５）から同一のクロッ
クを与えることによって同一の処理時間で処理を終了す
る．このシステムで，起動ユニット（６）によって第１
のマイコン（１）に起動をかけ，所定時間後に第２のマ
イコン（２）に起動をかける．さらに，所定時間後に第
３のマイコン《３）に起動をかけることによって順次所
定時間間隔で処理を繰り返す．この時，所定時間間隔の
時間を処理プログラムの一周期をシステムを楕成するマ
イクロコンピュータの数で割った値に合わせることによ
って．第２図に示すように等間隔に入力を取り込み，出
力が得られるので入力変化に対する応答が速くなる． また，万一マイコンのどれかが故障しても残ったマイコ
ンの出力が得られるのでシステムダウンにはならない． なお．上記実施例では起動ユニット（６）によって第１
〜第３のマイコン（１）〜（３）を順次起動したが．各
々のマイコンにインタフェースを通して他のマイコンを
所定時間後に起動するようなプログラムを持たせてもよ
い． ［発明の効果］ この発明は以上説明したとおり．各々が同一性能および
同一処理プログラムを有する複数のマイクロコンピュー
タと．この複数のマイクロコンピュータを同期させて動
作させる共通クロック手段と，前記マイクロコンピュー
タの各々の前記処理プログラムを所定時間ずつ遅延させ
て起動する起動手段とを備え．複数のマイコンに同一の
処理プログラムを持たせ，所定時間ずつずらして起動を
かけるようにしたので．信頼性が高くかつ入力の変化に
速く応答できる装置が安価に得られる効果がある．
第１図はこの発明の一実施例によるマイクロコンピュー
タシステムの構成図．第２図は第ｌ図の動作タイミング
図，第３図および第４図は従来のマイクロコンピュータ
システムの構成図である．図において，（１），（２＞
．（３）・・・マイクロコンピュータ，（５）・・・共
通クロック，（６）・・・起動ユニットである． なお．各図中同一符号は同一又は相当部分を示す． 昂３図 昂４図
タシステムの構成図．第２図は第ｌ図の動作タイミング
図，第３図および第４図は従来のマイクロコンピュータ
システムの構成図である．図において，（１），（２＞
．（３）・・・マイクロコンピュータ，（５）・・・共
通クロック，（６）・・・起動ユニットである． なお．各図中同一符号は同一又は相当部分を示す． 昂３図 昂４図
Claims (1)
- 各々が同一性能および同一処理プログラムを有する複数
のマイクロコンピュータと、この複数のマイクロコンピ
ュータを同期させて動作させる共通クロック手段と、前
記マイクロコンピュータの各々の前記処理プログラムを
所定時間ずつ遅延させて起動する起動手段とを備え、各
々の前記マイクロコンピュータで前記同一処理プログラ
ムが前記所定時間ずつ遅延して実行されるようにしたこ
と特徴とするマイクロコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162660A JPH0328957A (ja) | 1989-06-27 | 1989-06-27 | マイクロコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162660A JPH0328957A (ja) | 1989-06-27 | 1989-06-27 | マイクロコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0328957A true JPH0328957A (ja) | 1991-02-07 |
Family
ID=15758856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162660A Pending JPH0328957A (ja) | 1989-06-27 | 1989-06-27 | マイクロコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0328957A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687659A (en) * | 1995-02-14 | 1997-11-18 | Brother Kogyo Kabushiki Kaisha | Work-sheet pressing apparatus for sewing machine |
| WO2013145282A1 (ja) * | 2012-03-30 | 2013-10-03 | 富士通株式会社 | データ処理装置 |
-
1989
- 1989-06-27 JP JP1162660A patent/JPH0328957A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687659A (en) * | 1995-02-14 | 1997-11-18 | Brother Kogyo Kabushiki Kaisha | Work-sheet pressing apparatus for sewing machine |
| WO2013145282A1 (ja) * | 2012-03-30 | 2013-10-03 | 富士通株式会社 | データ処理装置 |
| JPWO2013145282A1 (ja) * | 2012-03-30 | 2015-08-03 | 富士通株式会社 | データ処理装置 |
| US9459870B2 (en) | 2012-03-30 | 2016-10-04 | Fujitsu Limited | Data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04257932A (ja) | ディジタルシグナルプロセッサのエミュレート用チップ | |
| EP1082660A2 (en) | Fault tolerant computing system using instruction counting | |
| JPH0328957A (ja) | マイクロコンピュータシステム | |
| JPS60198645A (ja) | デ−タ処理システム | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JPS61501661A (ja) | 並列同期動作 | |
| JPH0462093B2 (ja) | ||
| JPH04106637A (ja) | ストール検出回路 | |
| JPS5876922A (ja) | マイクロコンピユ−タの複数同時スタ−ト方式 | |
| JPH01145717A (ja) | 複数ｏｓのディスク制御方式 | |
| JPS6269352A (ja) | マイクロプロセツサ | |
| JPS61160155A (ja) | タイマ制御方式 | |
| JPS6217840A (ja) | 属性フラグによるマイクロプログラム制御方式 | |
| JPH01274246A (ja) | マイクロプロセッサの割り込み処理方式 | |
| JPH02127734A (ja) | 論理シミュレーション方式 | |
| JPH01292536A (ja) | 複数ｏｓ対応エミュレータ | |
| JPS60247745A (ja) | 割込み制御回路 | |
| JPH01306930A (ja) | マイクロプロセッサ | |
| JPH0331940A (ja) | マイクロプログラム制御装置 | |
| JPS5944658B2 (ja) | プログラム点検回路 | |
| JPH06131209A (ja) | 擬似エラー発生方式 | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPH02105945A (ja) | トリガ出力付マイクロコンピユータ | |
| JPH0789350B2 (ja) | 実時間多重処理方式 |