JPWO2013145282A1 - データ処理装置 - Google Patents

データ処理装置 Download PDF

Info

Publication number
JPWO2013145282A1
JPWO2013145282A1 JP2014507243A JP2014507243A JPWO2013145282A1 JP WO2013145282 A1 JPWO2013145282 A1 JP WO2013145282A1 JP 2014507243 A JP2014507243 A JP 2014507243A JP 2014507243 A JP2014507243 A JP 2014507243A JP WO2013145282 A1 JPWO2013145282 A1 JP WO2013145282A1
Authority
JP
Japan
Prior art keywords
data processing
execution start
instruction
mcu
start address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014507243A
Other languages
English (en)
Other versions
JP5900606B2 (ja
Inventor
俊也 大友
俊也 大友
浩一郎 山下
浩一郎 山下
鈴木　貴久
貴久 鈴木
宏真 山内
宏真 山内
康志 栗原
康志 栗原
佑太 寺西
佑太 寺西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2013145282A1 publication Critical patent/JPWO2013145282A1/ja
Application granted granted Critical
Publication of JP5900606B2 publication Critical patent/JP5900606B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)

Abstract

データ処理装置は、データ処理する複数のコントローラ（２０１〜２０３）と、複数のアドレスにそれぞれ待機命令及びデータ処理命令を記憶するプログラムメモリ（２１２）と、前記複数のコントローラの異なる実行開始アドレスを記憶するキュー（２１３）とを有し、前記複数のコントローラは、前記キューに順次アクセスすると、前記順次アクセスした順番により前記キューから異なる実行開始アドレスを入力し、前記プログラムメモリ内の前記入力した異なる実行開始アドレスから命令の実行を開始し、前記データ処理命令及び前記待機命令を繰り返し実行し、前記複数のコントローラは、相互に前記データ処理命令を実行するタイミングが異なる。

Description

本発明は、データ処理装置に関する。
ハードウェアをリセットし所定のアドレスからブートアクセスを開始することを指示するために操作される外部ピンを少なくとも２個有し、その外部ピンを選択操作することにより、その外部ピンに相当するリセットベクタアドレスをリードし、そのアドレスからブートアクセスを開始するリセットベクタ切替え方法が知られている（例えば、特許文献１参照）。
特開平１１−３１０６８号公報
サンプリング処理を、マルチプロセッサを用いてリアルタイムに並列処理する場合、各プロセッサの処理開始タイミングをサンプリング周期だけずらす必要がある。この場合、オペレーティングシステム（ＯＳ：Operating System）のような高機能なハードウェア管理機構を用いて、プロセッサ間の同期をとり、サンプリング周期の時間だけ待機してから処理を開始することにより、上記の処理の実現が可能である。しかし、そのような実現方法は、ＯＳが動作する程度のハードウェア資源を想定している。
本発明の目的は、簡単な構成で複数のコントローラがデータ処理することができるデータ処理装置を提供することである。
データ処理装置は、データ処理する複数のコントローラと、複数のアドレスにそれぞれ待機命令及びデータ処理命令を記憶するプログラムメモリと、前記複数のコントローラの異なる実行開始アドレスを記憶するキューとを有し、前記複数のコントローラは、前記キューに順次アクセスすると、前記順次アクセスした順番により前記キューから異なる実行開始アドレスを入力し、前記プログラムメモリ内の前記入力した異なる実行開始アドレスから命令の実行を開始し、前記データ処理命令及び前記待機命令を繰り返し実行し、前記複数のコントローラは、相互に前記データ処理命令を実行するタイミングが異なる。
簡単な構成で、複数のコントローラがデータ処理命令を実行するタイミングを異ならせることができる。
図１は、第１の実施形態によるデータ処理装置の構成例を示す図である。 図２は、図１のＭＣＵ群の構成例を示す図である。 図３は、図２の第１のＭＣＵ、第２のＭＣＵ及び第３のＭＣＵの処理例を示すタイミングチャートである。 図４は、図２のキューの構成例を示す図である。 図５は、図２のＭＣＵの構成例を示す図である。 図６は、第１のＭＣＵ〜第ＮのＭＣＵ及びキューの処理例を示すフローチャートである。 図７は、第２の実施形態によるＭＣＵ群の構成例を示す図である。
（第１の実施形態）
図１は、第１の実施形態によるデータ処理装置１０１の構成例を示す図である。データ処理装置１０２は親機のデータ処理装置（携帯端末）であり、データ処理装置１０１は子機のデータ処理装置（センサノード）である。データ処理装置１０１は、センサ１１２を有し、データ処理装置１０２に対してセンシングデータを無線送信することができる。
データ処理装置１０１は、発電ユニット１１１、センサ１１２、電力管理ユニット（ＰＭＵ：Power Management Unit）１１３、マイクロコントローラユニット（ＭＣＵ：Micro Controller Unit）群１１４及び高周波（ＲＦ：Radio Frequency）回路１１５を有する。
発電ユニット１１１は、例えば環境発電（エネルギーハーベスタ）ユニットであり、自然エネルギーを電力Ｐ１に変換し、電力Ｐ１をＰＭＵ１１３に出力する。ここで、自然エネルギーは、太陽光エネルギー、携帯電話等の無線電波エネルギー、又は温度差エネルギー等である。発電ユニット１１１は、自然エネルギーを用いるので、小さな電力Ｐ１しか生成することができず、例えば、ピーク・トゥ・ピークで２〜３Ｖの電圧かつ数十μＷの電力を発電可能である。
センサ１１２は、種々のセンシングデータＤ１を検出し、センシングデータＤ１をＭＣＵ群１１４に出力する。例えば、センサ１１２は、温度を検出、又は電波の成分等を検出する。なお、センサ１１２は、発電ユニット１１１と一体化したものでもよいし、発電ユニット１１１と別個のものでもよい。
ＰＭＵ１１３は、発電ユニット１１１から供給された電力Ｐ１を入力し、ＭＣＵ群１１４に供給する電力Ｐ２及びＲＦ回路１１５に供給する電力Ｐ３を管理する。例えば、ＭＰＵ１１３は、所定条件を満たすと、電力Ｐ２及びＰ３をそれぞれＭＣＵ群１１４及びＲＦ回路１１５に供給する。
ＭＣＵ群１１４は、複数のＭＣＵを有し、センシングデータＤ１を処理し、送信データＤ２をＲＦ回路１１５に出力する。例えば、ＭＣＵ群１１４は、アナログのセンシングデータＤ１をサンプリング処理し、デジタルの送信データＤ２を生成する。
ＲＦ回路１１５は、送信データＤ２を高周波信号に変換し、データ処理装置１０２に無線送信する。
図２は、図１のＭＣＵ群１１４の構成例を示す図である。ＭＣＵ群１１４は、第１のＭＣＵ２０１、第２のＭＣＵ２０２、第３のＭＣＵ２０３、バス２１１、プログラムメモリ２１２及びキュー２１３を有する。上記のように、発電ユニット１１１が発電可能な電力は限られた電力である。データ処理装置１０１は、そのような状況で目標の処理性能を実現するため、電力性能比の高いマルチプロセッサ構成を有する。マルチプロセッサ構成は、複数のＭＣＵ２０１〜２０３を有する。
図３は、図２の第１のＭＣＵ２０１、第２のＭＣＵ２０２及び第３のＭＣＵ２０３の処理例を示すタイミングチャートである。第１のＭＣＵ２０１、第２のＭＣＵ２０２及び第３のＭＣＵ２０３の並列処理により、アナログのセンシングデータＤ１を所望のサンプリング周期Ｔでサンプリング処理し、送信データＤ２を生成する。
第１のＭＣＵ２０１は、アナログのセンシングデータＤ１のサンプリングポイントＳＰ０からサンプリング処理を開始する。第２のＭＣＵ２０２は、アナログのセンシングデータＤ１のサンプリングポイントＳＰ１からサンプリング処理を開始する。サンプリングポイントＳＰ１は、サンプリングポイントＳＰ０に対して、時間Ｔだけ遅延したタイミングのサンプリングポイントである。第３のＭＣＵ２０３は、アナログのセンシングデータＤ１のサンプリングポイントＳＰ２からサンプリング処理を開始する。サンプリングポイントＳＰ２は、サンプリングポイントＳＰ１に対して、時間Ｔだけ遅延したタイミングのサンプリングポイントである。
第１のＭＣＵ２０１は、アナログのセンシングデータＤ１に対して、３×Ｔのサンプリング周期で、サンプリングポイントＳＰ０、ＳＰ３、ＳＰ６、ＳＰ９、ＳＰ１２、ＳＰ１５及びＳＰ１８でサンプリング処理する。
第２のＭＣＵ２０２は、アナログのセンシングデータＤ１に対して、３×Ｔのサンプリング周期で、サンプリングポイントＳＰ１、ＳＰ４、ＳＰ７、ＳＰ１０、ＳＰ１３、ＳＰ１６及びＳＰ１９でサンプリング処理する。
第３のＭＣＵ２０３は、アナログのセンシングデータＤ１に対して、３×Ｔのサンプリング周期で、サンプリングポイントＳＰ２、ＳＰ５、ＳＰ８、ＳＰ１１、ＳＰ１４及びＳＰ１７でサンプリング処理する。
その結果、ＭＣＵ群１１４は、２０個のサンプリングポイントＳＰ０〜ＳＰ１９のデータを送信データＤ２として生成することができる。２０個のサンプリングポイントＳＰ０〜ＳＰ１９のサンプリング周期はＴである。
以上のように、第１のＭＣＵ２０１、第２のＭＣＵ２０２及び第３のＭＣＵ２０３の並列処理により、アナログのセンシングデータＤ１を所望のサンプリング周期Ｔでサンプリング処理し、送信データＤ２を生成することができる。
第１のＭＣＵ２０１、第２のＭＣＵ２０２及び第３のＭＣＵ２０３は、相互にサンプリング処理のタイミングが時間Ｔずつずれている。この時間Ｔずつずらす方法を以下、説明する。
時間を計測するためのハードウェア、又は同期処理を行うソフトウェアを用いれば、時間Ｔずつずらすことが可能である。しかし、この方法では、ハードウェアの構成が複雑になったり、複雑なソフトウェアを記憶するためのメモリの記憶容量が大きくなってしまう。この方法は、スマートフォン等のように、動作周波数が１ＧＨｚ以上、消費電力が約１Ｗ、半導体チップのダイサイズが百〜数百ｍｍ２の比較的大型のデータ処理装置であれば実現可能である。
しかし、図１のデータ処理装置１０１は、自然エネルギーの発電ユニット１１１を用いるため、動作周波数が数十ＭＨｚ、消費電力が数十μＷ、半導体チップのダイサイズが数十ｍｍ２の比較的超小型のデータ処理装置である。このようなデータ処理装置１０１では、上記のような複雑なハードウェア又は複雑なソフトウェアを用いる方法を採用することができない。以下、簡単な構成で、第１のＭＣＵ２０１、第２のＭＣＵ２０２及び第３のＭＣＵ２０３の処理をサンプリング周期Ｔずつずらす方法を説明する。
図２において、プログラムメモリ２１２は、０番地（１６進数）のアドレスにキュー読込み命令を記憶し、その次のアドレスにジャンプ命令を記憶し、２０番地（１６進数）のアドレスに待機命令を記憶し、その次の３０番地のアドレスに待機命令を記憶し、その次の４０番地（１６進数）のアドレスにサンプリング処理（データ処理）命令を記憶し、その次のアドレスに待機命令を記憶し、その次のアドレスに「４０番地（１６進数）へのジャンプ命令」を記憶する。第１のＭＣＵ２０１、第２のＭＣＵ２０２及び第３のＭＣＵ２０３が１個のプログラムメモリ２１２を共有することにより、プログラムメモリ２１２の容量を削減することができる。
図４は、図２のキュー２１３の構成例を示す図である。キュー２１３は、制御部４０１、記憶部４０２及びオフセットレジスタ４０３を有する。記憶部４０２は、不揮発性メモリであり、複数のエントリ番号「０」〜「２」に複数のＭＣＵ２０１〜２０３の異なる実行開始アドレスを記憶する。ＭＣＵ２０１〜２０３は、キュー２１３へのアクセス順で、エントリ番号「０」〜「２」のうちのどのエントリ番号の実行開始アドレスが割り当てられるのかが決まる。例えば、エントリ番号「０」には、第１の実行開始アドレス「４０」番地（１６進数）が記憶され、エントリ番号「１」には、第２の実行開始アドレス「３０」番地（１６進数）が記憶され、エントリ番号「２」には、第３の実行開始アドレス「２０」番地（１６進数）が記憶されている。オフセットレジスタ４０３は、揮発性メモリであり、記憶部４０２のエントリ番号「０」〜「２」のうちの１個のエントリ番号を記憶する。
図５は、図２のＭＣＵ２０１〜２０３の構成例を示す図である。ＭＣＵ２０１〜２０３は、それぞれ、入出力（Ｉ／Ｏ：Input/Output）回路５０１、中央処理装置（ＣＰＵ：Central Processing Unit）５０２及びスタックメモリ５０３を有する。入出力回路５０１は、センサ１１２から供給されるセンシングデータＤ１を入力し、中央処理装置５０２に出力する。スタックメモリ５０３は、中央処理装置５０２の作業用メモリ領域である。中央処理装置５０２は、スタックメモリ５０３を用いて、プログラムメモリ２１２に記憶されている命令を実行し、図３のサンプリング処理（データ処理）等の処理を行う。
図６は、第１のＭＣＵ〜第ＮのＭＣＵ及びキュー２１３の処理例を示すフローチャートである。以下、Ｎが３の場合を例に説明する。ＰＭＵ１１３は、所定条件を満たすと、ＭＣＵ群１１４に電力Ｐ２を供給し、ＲＦ回路１１５に電力Ｐ３を供給する。所定条件は、例えば、発電ユニット１１１の発電電力Ｐ１が閾値以上になる条件、又はセンサ１１２が出力するセンシングデータＤ１が所定範囲内になる条件等である。
各ＭＣＵ２０１〜２０３は、電源オン時に初期化され、プログラムメモリ２１２の先頭アドレスから命令を読み出し、実行する。すなわち、ＭＣＵ群１１４に電力Ｐ２の供給が開始されると、第１のＭＣＵ２０１、第２のＭＣＵ２０２及び第３のＭＣＵ２０３は、それぞれ、ステップＳ６０１、Ｓ６１１、Ｓ６２１で、プログラムメモリ２１２の０番地（１６進数）のアドレスに記憶されているキュー読込み命令を読み出し、そのキュー読込み命令を実行する。具体的には、第１のＭＣＵ２０１、第２のＭＣＵ２０２及び第３のＭＣＵ２０３は、キュー２１３に記憶されている実行開始アドレスを読み出す。ただし、キュー２１３は１個しかないため、第１のＭＣＵ２０１、第２のＭＣＵ２０２及び第３のＭＣＵ２０３は、同時に、キュー２１３から実行開始アドレスを読み出すことができず、アクセス順に、順次、キュー２１３から実行開始アドレスを読み出す。すなわち、各ＭＣＵ２０１〜２０３は、電源オン時に、ほぼ同時に、キュー２１３に対してアクセスを行い、キュー２１３は、ＭＣＵ２０１〜２０３からのアクセスに対して逐次的に応答する。
第１のＭＣＵ２０１は、ステップＳ６０１で、キュー２１３から実行開始アドレスをロードするため、０番地のアドレスのキュー読込み命令を実行し、キュー２１３にアクセスする。第２のＭＣＵ２０２も、ステップＳ６１１で、キュー２１３から実行開始アドレスをロードするため、０番地のアドレスのキュー読込み命令を実行し、キュー２１３にアクセスする。第３のＭＣＵ２０３も、ステップＳ６２１で、キュー２１３から実行開始アドレスをロードするため、０番地のアドレスのキュー読込み命令を実行し、キュー２１３にアクセスする。
例えば、キュー２１３内の制御部４０１が最初に第１のＭＣＵ２０１のアクセスを受け付け、２番目に第２のＭＣＵ２０２のアクセスを受け付け、３番目に第３のＭＣＵ２０３のアクセスを受け付ける場合を例に説明する。
その場合、キュー２１３の制御部４０１は、最初に、上記の第１のＭＣＵ２０１のアクセスを受け付ける。すると、キュー２１３の制御部４０１は、ステップＳ６３１で、オフセットレジスタ４０３に記憶されているエントリ番号をロードする。オフセットレジスタ４０３は、電力Ｐ２の供給が開始されると、記憶するエントリ番号がエントリ番号「０」に初期化される。したがって、制御部４０１は、オフセットレジスタ４０３からエントリ番号「０」をロードし、記憶部４０２において、そのロードしたエントリ番号「０」に記憶されている第１の実行開始アドレス「４０」番地（１６進数）を記憶部４０２からロードし、その第１の実行開始アドレス「４０」番地（１６進数）を第１のＭＣＵ２０１に送信する。第１のＭＣＵ２０１は、ステップＳ６０１で、キュー２１３から第１の実行開始アドレス「４０」番地（１６進数）を受信する。次に、キュー２１３の制御部４０１は、ステップＳ６３３で、オフセットレジスタ４０３のエントリ番号を「０」から「１」にインクリメントする。
次に、キュー２１３の制御部４０１は、上記の第２のＭＣＵ２０２のアクセスを受け付ける。すると、キュー２１３の制御部４０１は、ステップＳ６３１で、オフセットレジスタ４０３に記憶されているエントリ番号「１」をロードし、記憶部４０２において、そのロードしたエントリ番号「１」に記憶されている第２の実行開始アドレス「３０」番地（１６進数）を記憶部４０２からロードし、その第２の実行開始アドレス「３０」番地（１６進数）を第２のＭＣＵ２０２に送信する。第２のＭＣＵ２０２は、ステップＳ６１１で、キュー２１３から第２の実行開始アドレス「３０」番地（１６進数）を受信する。次に、キュー２１３の制御部４０１は、ステップＳ６３３で、オフセットレジスタ４０３のエントリ番号を「１」から「２」にインクリメントする。
次に、キュー２１３の制御部４０１は、上記の第３のＭＣＵ２０３のアクセスを受け付ける。すると、キュー２１３の制御部４０１は、ステップＳ６３１で、オフセットレジスタ４０３に記憶されているエントリ番号「２」をロードし、記憶部４０２において、そのロードしたエントリ番号「２」に記憶されている第３の実行開始アドレス「２０」番地（１６進数）を記憶部４０２からロードし、その第３の実行開始アドレス「２０」番地（１６進数）を第３のＭＣＵ２０３に送信する。第３のＭＣＵ２０３は、ステップＳ６２１で、キュー２１３から第３の実行開始アドレス「２０」番地（１６進数）を受信する。次に、キュー２１３の制御部４０１は、ステップＳ６３３で、オフセットレジスタ４０３のエントリ番号を「２」から「３」にインクリメントする。
ＭＵＣ２０１〜２０３がＮ個ある場合には、第ＮのＭＣＵまで、上記と同様の処理を繰り返す。以上のように、制御部４０１は、複数のＭＣＵ２０１〜２０３から順次アクセスされると、記憶部４０２内のオフセットレジスタ４０３に記憶されているエントリ番号から実行開始アドレスを読み出し、その読み出した実行開始アドレスをアクセスしたＭＣＵ２０１〜２０３のうちのいずれかのＭＣＵに出力し、オフセットレジスタ４０３に記憶されているエントリ番号を次のエントリ番号に書き換える。具体的には、制御部４０１は、ＭＣＵ２０１〜２０３のうちのいずれかのＭＣＵからアクセスされると、オフセットレジスタ４０３に記憶されているエントリ番号をインクリメントする。
第１のＭＣＵ２０１は、ステップＳ６０２で、プログラムメモリ２１２の「キュー読込み命令」の次のアドレスのジャンプ命令を実行し、ステップＳ６０１でロード（受信）した第１の実行開始アドレス「４０」番地（１６進数）にジャンプする。プログラムメモリ２１２の第１の実行開始アドレス「４０」番地（１６進数）は、サンプリング処理命令であり、待機命令ではないので、ステップＳ６０３を省略し、ステップＳ６０２からステップＳ６０４に進む。なお、ステップＳ６０３は、第１のＭＵＣ２０１がキュー２１３へアクセスする順番が２番目以降である場合に行う処理である。第１のＭＣＵ２０１は、ステップＳ６０４で、第１の実行開始アドレス「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ０（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。次に、第１のＭＣＵ２０１は、ステップＳ６０５で、プログラムメモリ２１２の次のアドレスの待機命令を実行し、図３の約３×Ｔの時間だけ待機する。その後、第１のＭＣＵ２０１は、プログラムメモリ２１２の次のアドレスの「４０番地（１６進数）へのジャンプ命令」を実行し、４０番地（１６進数）にジャンプする。次に、第１のＭＣＵ２０１は、ステップＳ６０４に戻り、「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ３（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。次に、第１のＭＣＵ２０１は、ステップＳ６０５で、プログラムメモリ２１２の次のアドレスの待機命令を実行し、図３の約３×Ｔの時間だけ待機する。その後、第１のＭＣＵ２０１は、プログラムメモリ２１２の次のアドレスの「４０番地（１６進数）へのジャンプ命令」を実行し、４０番地（１６進数）にジャンプする。次に、第１のＭＣＵ２０１は、ステップＳ６０４に戻り、「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ６（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。以下、上記と同様の処理を繰り返し、第１のＭＣＵ２０１は、センシングデータＤ１のサンプリングポイントＳＰ９、ＳＰ１２、ＳＰ１５及びＳＰ１８等（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。以上のように、第１のＭＣＵ２０１は、３×Ｔのサンプリング周期で、サンプリングポイントＳＰ０、ＳＰ３、ＳＰ６、ＳＰ９、ＳＰ１２、ＳＰ１５及びＳＰ１８等のサンプリング処理を行うことができる。
第２のＭＣＵ２０２は、ステップＳ６１２で、プログラムメモリ２１２の「キュー読込み命令」の次のアドレスのジャンプ命令を実行し、ステップＳ６１１でロード（受信）した第２の実行開始アドレス「３０」番地（１６進数）にジャンプする。次に、第２のＭＣＵ２０２は、ステップＳ６１３で、第２の実行開始アドレス「３０」番地（１６進数）の待機命令を実行することにより、図３の約Ｔの時間だけ待機する。次に、第２のＭＣＵ２０２は、ステップＳ６１４で、次のアドレスの「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ１（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。次に、第２のＭＣＵ２０２は、ステップＳ６１５で、プログラムメモリ２１２の次のアドレスの待機命令を実行し、図３の約３×Ｔの時間だけ待機する。その後、第２のＭＣＵ２０２は、プログラムメモリ２１２の次のアドレスの「４０番地（１６進数）へのジャンプ命令」を実行し、４０番地（１６進数）にジャンプする。次に、第２のＭＣＵ２０２は、ステップＳ６１４に戻り、「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ４（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。次に、第２のＭＣＵ２０２は、ステップＳ６１５で、プログラムメモリ２１２の次のアドレスの待機命令を実行し、図３の約３×Ｔの時間だけ待機する。その後、第２のＭＣＵ２０２は、プログラムメモリ２１２の次のアドレスの「４０番地（１６進数）へのジャンプ命令」を実行し、４０番地（１６進数）にジャンプする。次に、第２のＭＣＵ２０２は、ステップＳ６１４に戻り、「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ７（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。以下、上記と同様の処理を繰り返し、第２のＭＣＵ２０２は、センシングデータＤ１のサンプリングポイントＳＰ１０、ＳＰ１３、ＳＰ１６及びＳＰ１９等（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。以上のように、第２のＭＣＵ２０２は、３×Ｔのサンプリング周期で、サンプリングポイントＳＰ１、ＳＰ４、ＳＰ７、ＳＰ１０、ＳＰ１３、ＳＰ１６及びＳＰ１９等のサンプリング処理を行うことができる。
第３のＭＣＵ２０３は、ステップＳ６２２で、プログラムメモリ２１２の「キュー読込み命令」の次のアドレスのジャンプ命令を実行し、ステップＳ６２１でロード（受信）した第３の実行開始アドレス「２０」番地（１６進数）にジャンプする。次に、第３のＭＣＵ２０３は、ステップＳ６２３で、第３の実行開始アドレス「２０」番地（１６進数）の待機命令を実行することにより図３の約Ｔの時間だけ待機し、その次のアドレスの「３０」番地（１６進数）の待機命令を実行することにより図３の約Ｔの時間だけ待機する。すなわち、第３のＭＣＵ２０３は、ステップＳ６２３で、図３の約２×Ｔの時間だけ待機する。次に、第３のＭＣＵ２０３は、ステップＳ６２４で、次のアドレスの「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ２（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。次に、第３のＭＣＵ２０３は、ステップＳ６２５で、プログラムメモリ２１２の次のアドレスの待機命令を実行し、図３の約３×Ｔの時間だけ待機する。その後、第３のＭＣＵ２０３は、プログラムメモリ２１２の次のアドレスの「４０番地（１６進数）へのジャンプ命令」を実行し、４０番地（１６進数）にジャンプする。次に、第３のＭＣＵ２０３は、ステップＳ６２４に戻り、「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ５（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。次に、第３のＭＣＵ２０３は、ステップＳ６２５で、プログラムメモリ２１２の次のアドレスの待機命令を実行し、図３の約３×Ｔの時間だけ待機する。その後、第３のＭＣＵ２０３は、プログラムメモリ２１２の次のアドレスの「４０番地（１６進数）へのジャンプ命令」を実行し、４０番地（１６進数）にジャンプする。次に、第３のＭＣＵ２０３は、ステップＳ６２４に戻り、「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ８（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。以下、上記と同様の処理を繰り返し、第３のＭＣＵ２０３は、センシングデータＤ１のサンプリングポイントＳＰ１１、ＳＰ１４及びＳＰ１７等（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。以上のように、第３のＭＣＵ２０３は、３×Ｔのサンプリング周期で、サンプリングポイントＳＰ２、ＳＰ５、ＳＰ８、ＳＰ１１、ＳＰ１４及びＳＰ１７等のサンプリング処理を行うことができる。
以上のように、ＭＣＵ群１１４は、複数のＭＣＵ２０１〜２０３の並列処理により、サンプリング周期Ｔで、サンプリングポイントＳＰ０〜ＳＰ１９等のサンプリング処理を行うことができる。複数のＭＣＵ２０１〜２０３は、相互に、サンプリング処理（データ処理）命令を繰り返し実行する周期３×Ｔが同じである。ＭＣＵ群１１４は、電力Ｐ２の供給が終了するまで、上記の処理を繰り返す。なお、ＭＣＵ２０１〜２０３の数Ｎは、３個に限定されず、２個以上であればよい。
複数のＭＣＵ２０１〜２０３は、キュー２１３に順次アクセスすると、順次アクセスした順番によりキュー２１３から異なる実行開始アドレスを入力し、プログラムメモリ２１２内の上記の入力した異なる実行開始アドレスから命令の実行を開始し、サンプリング処理（データ処理）命令及び待機命令を繰り返し実行する。複数のＭＣＵ２０１〜２０３は、相互にサンプリング処理（データ処理）命令を実行するタイミングが異なり、時間Ｔずつずれている。
複数のＭＣＵ２０１〜２０３は、相互に、上記の異なる実行開始アドレスの命令からサンプリング処理（データ処理）命令までの間にある待機命令の数が異なる。例えば、第１のＭＵＣ２０１の待機命令の数は０個、第２のＭＵＣ２０２の待機命令の数は１個、第３のＭＵＣ２０３の待機命令の数は２個である。
第１のＭＣＵ２０１は、第１の実行開始アドレス「４０」番地に記憶されているサンプリング処理（データ処理）命令から実行を開始する。
第２のＭＣＵ２０２は、第２の実行開始アドレス「３０」番地に記憶されている待機命令から実行を開始し、その後に、第２の実行開始アドレス「３０」番地の次のアドレスである第１の実行開始アドレス「４０」番地に記憶されているサンプリング処理（データ処理）命令を実行する。
第３のＭＣＵ２０３は、第３の実行開始アドレス「２０」番地に記憶されている待機命令から実行を開始し、その後に、第３の実行開始アドレス「２０」番地の次のアドレスである第２の実行開始アドレス「３０」番地に記憶されている待機命令を実行し、その後に、第２の実行開始アドレス「３０」番地の次のアドレスである第１の実行開始アドレス「４０」番地に記憶されているサンプリング処理（データ処理）命令を実行する。
本実施形態によれば、複雑なハードウェア又は複雑なソフトウェアを用いずに、簡単な構成で、ＭＣＵ２０１〜２０３の処理を時間Ｔずつずらし、ＭＣＵ２０１〜２０３がサンプリング処理（データ処理）命令を実行するタイミングを異ならせることができる。
これにより、ハードウェア資源を少なくし、プログラムメモリ２１２に記憶させる命令数を少なくし、各ＭＣＵ２０１〜２０３のサンプリング処理（データ処理）を所望のタイミングだけずらすことができる。
また、キュー２１３は、起動時にしかアクセスされないため、すべてのＭＣＵ２０１〜２０３からアクセスされた後に、電源を切ることで、消費電力を抑えることができる。
（第２の実施形態）
図７は、第２の実施形態によるＭＣＵ群１１４の構成例を示す図である。以下、本実施形態が第１の実施形態と異なる点を説明する。第４のＭＣＵ２０４は、ＭＣＵ２０１〜２０３と同様の構成を有し、バス２１１に接続される。本実施形態では、必要なＭＣＵの数は３個であるが、耐故障性を考慮して４個のＭＣＵ２０１〜２０４を設ける。プログラムメモリ２１２は、第４の実行開始アドレス「ＦＦ」番地（１６進数）に停止命令を記憶する。キュー２１３内の記憶部４０２は、エントリ番号「３」に第４の実行開始アドレス「ＦＦ」番地（１６進数）を記憶する。例えば、ＭＣＵ２０１〜２０４は、第１の実施形態と同様に、電力Ｐ２の供給が開始されると、ほぼ同時にキュー２１３にアクセスする。例えば、キュー２１３内の制御部４０１は、最初に第１のＭＣＵ２０１のアクセスを受け付け、２番目に第２のＭＣＵ２０２のアクセスを受け付け、３番目に第３のＭＣＵ２０３のアクセスを受け付け、４番目に第４のＭＣＵ２０４のアクセスを受け付ける。この場合、ＭＣＵ２０１〜２０３の処理は、第１の実施形態と同じである。以下、第４のＭＣＵ２０４の処理を説明する。
第４のＭＣＵ２０４がキュー２１３にアクセスすると、キュー２１３内の制御部４０１は、オフセットレジスタ４０３に記憶されているエントリ番号「３」をロードする。次に、キュー２１３内の制御部４０１は、記憶部４０２において、上記のロードしたエントリ番号「３」に記憶されている第４の実行開始アドレス「ＦＦ」番地（１６進数）を記憶部４０２からロードし、その第４の実行開始アドレス「ＦＦ」番地（１６進数）を第４のＭＣＵ２０４に送信する。第４のＭＣＵ２０４は、その第４のＭＣＵ２０４を受信すると、プログラムメモリ２１２の「キュー読込み命令」の次のジャンプ命令を実行することにより、上記の受信した第４の実行開始アドレス「ＦＦ」番地（１６進数）にジャンプする。次に、第４のＭＣＵ２０４は、第４の実行開始アドレス「ＦＦ」番地（１６進数）の停止命令を実行することにより、処理を停止し、何もしない。以上のように、４個のＭＣＵ２０１〜２０４がすべて正常である場合には、第４のＭＣＵ２０４は、何もしないので、データ処理装置は、第１の実施形態と同じサンプリング処理（データ処理）を行うことができる。
これに対し、４個のＭＣＵ２０１〜２０４のうちの１個が故障した場合、３個の正常なＭＣＵはキュー２１３にアクセスし、１個の故障したＭＣＵはキュー２１３にアクセスしない。その結果、１個の故障したＭＣＵは何もせず、３個の正常なＭＣＵは、第１の実施形態のＭＣＵ２０１〜２０３と同様のサンプリング処理（データ処理）を行うことができる。なお、本実施形態では、必要なＭＣＵ数に対して１個の冗長なＭＣＵ２０４を設ける場合を例に説明したが、２個以上の冗長なＭＣＵを設けるようにしてもよい。
本実施形態によれば、複数のＭＣＵのうちで故障したＭＣＵが発生した場合でも、残りの正常なＭＣＵが正常なサンプリング処理（データ処理）を行うことができる。ＭＣＵを必要数以上設けることにより、耐故障性を高めることができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
簡単な構成で、複数のコントローラがデータ処理命令を実行するタイミングを異ならせることができる。
データ処理装置は、データ処理する複数のコントローラと、複数のアドレスにそれぞれ待機命令及びデータ処理命令を記憶するプログラムメモリと、前記複数のコントローラの異なる実行開始アドレスを記憶するキューとを有し、前記複数のコントローラは、前記キューに順次アクセスすると、前記順次アクセスした順番により前記キューから異なる実行開始アドレスを取得し、前記プログラムメモリ内の前記取得した異なる実行開始アドレスから命令の実行を開始し、前記データ処理命令及び前記コントローラごとに異なる回数で前記待機命令を実行する。
ＭＣＵ２０１〜２０３がＮ個ある場合には、第ＮのＭＣＵまで、上記と同様の処理を繰り返す。以上のように、制御部４０１は、複数のＭＣＵ２０１〜２０３から順次アクセスされると、記憶部４０２内のオフセットレジスタ４０３に記憶されているエントリ番号から実行開始アドレスを読み出し、その読み出した実行開始アドレスをアクセスしたＭＣＵ２０１〜２０３のうちのいずれかのＭＣＵに出力し、オフセットレジスタ４０３に記憶されているエントリ番号を次のエントリ番号に書き換える。具体的には、制御部４０１は、ＭＣＵ２０１〜２０３のうちのいずれかのＭＣＵからアクセスされると、オフセットレジスタ４０３に記憶されているエントリ番号をインクリメントする。
第１のＭＣＵ２０１は、ステップＳ６０２で、プログラムメモリ２１２の「キュー読込み命令」の次のアドレスのジャンプ命令を実行し、ステップＳ６０１でロード（受信）した第１の実行開始アドレス「４０」番地（１６進数）にジャンプする。プログラムメモリ２１２の第１の実行開始アドレス「４０」番地（１６進数）は、サンプリング処理命令であり、待機命令ではないので、ステップＳ６０３を省略し、ステップＳ６０２からステップＳ６０４に進む。なお、ステップＳ６０３は、第１のＭＣＵ２０１がキュー２１３へアクセスする順番が２番目以降である場合に行う処理である。第１のＭＣＵ２０１は、ステップＳ６０４で、第１の実行開始アドレス「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ０（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。次に、第１のＭＣＵ２０１は、ステップＳ６０５で、プログラムメモリ２１２の次のアドレスの待機命令を実行し、図３の約３×Ｔの時間だけ待機する。その後、第１のＭＣＵ２０１は、プログラムメモリ２１２の次のアドレスの「４０番地（１６進数）へのジャンプ命令」を実行し、４０番地（１６進数）にジャンプする。次に、第１のＭＣＵ２０１は、ステップＳ６０４に戻り、「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ３（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。次に、第１のＭＣＵ２０１は、ステップＳ６０５で、プログラムメモリ２１２の次のアドレスの待機命令を実行し、図３の約３×Ｔの時間だけ待機する。その後、第１のＭＣＵ２０１は、プログラムメモリ２１２の次のアドレスの「４０番地（１６進数）へのジャンプ命令」を実行し、４０番地（１６進数）にジャンプする。次に、第１のＭＣＵ２０１は、ステップＳ６０４に戻り、「４０」番地（１６進数）のサンプリング処理（データ処理）命令を実行することにより、センシングデータＤ１のサンプリングポイントＳＰ６（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。以下、上記と同様の処理を繰り返し、第１のＭＣＵ２０１は、センシングデータＤ１のサンプリングポイントＳＰ９、ＳＰ１２、ＳＰ１５及びＳＰ１８等（図３）のサンプリング処理（データ処理）を行い、送信データＤ２をＲＦ回路１１５に出力する。以上のように、第１のＭＣＵ２０１は、３×Ｔのサンプリング周期で、サンプリングポイントＳＰ０、ＳＰ３、ＳＰ６、ＳＰ９、ＳＰ１２、ＳＰ１５及びＳＰ１８等のサンプリング処理を行うことができる。
複数のＭＣＵ２０１〜２０３は、相互に、上記の異なる実行開始アドレスの命令からサンプリング処理（データ処理）命令までの間にある待機命令の数が異なる。例えば、第１のＭＣＵ２０１の待機命令の数は０個、第２のＭＣＵ２０２の待機命令の数は１個、第３のＭＣＵ２０３の待機命令の数は２個である。
第４のＭＣＵ２０４がキュー２１３にアクセスすると、キュー２１３内の制御部４０１は、オフセットレジスタ４０３に記憶されているエントリ番号「３」をロードする。次に、キュー２１３内の制御部４０１は、記憶部４０２において、上記のロードしたエントリ番号「３」に記憶されている第４の実行開始アドレス「ＦＦ」番地（１６進数）を記憶部４０２からロードし、その第４の実行開始アドレス「ＦＦ」番地（１６進数）を第４のＭＣＵ２０４に送信する。第４のＭＣＵ２０４は、それを受信すると、プログラムメモリ２１２の「キュー読込み命令」の次のジャンプ命令を実行することにより、上記の受信した第４の実行開始アドレス「ＦＦ」番地（１６進数）にジャンプする。次に、第４のＭＣＵ２０４は、第４の実行開始アドレス「ＦＦ」番地（１６進数）の停止命令を実行することにより、処理を停止し、何もしない。以上のように、４個のＭＣＵ２０１〜２０４がすべて正常である場合には、第４のＭＣＵ２０４は、何もしないので、データ処理装置は、第１の実施形態と同じサンプリング処理（データ処理）を行うことができる。

Claims (9)

  1. データ処理する複数のコントローラと、
    複数のアドレスにそれぞれ待機命令及びデータ処理命令を記憶するプログラムメモリと、
    前記複数のコントローラの異なる実行開始アドレスを記憶するキューとを有し、
    前記複数のコントローラは、前記キューに順次アクセスすると、前記順次アクセスした順番により前記キューから異なる実行開始アドレスを入力し、前記プログラムメモリ内の前記入力した異なる実行開始アドレスから命令の実行を開始し、前記データ処理命令及び前記待機命令を繰り返し実行し、
    前記複数のコントローラは、相互に前記データ処理命令を実行するタイミングが異なることを特徴とするデータ処理装置。
  2. 前記複数のコントローラは、相互に、前記異なる実行開始アドレスの命令から前記データ処理命令までの間にある前記待機命令の数が異なることを特徴とする請求項１記載のデータ処理装置。
  3. 前記複数のコントローラは、相互に、前記データ処理命令を繰り返し実行する周期が同じであることを特徴とする請求項１記載のデータ処理装置。
  4. 前記キューは、
    複数のエントリ番号に前記複数のコントローラの異なる実行開始アドレスを記憶する記憶部と、
    前記記憶部のエントリ番号を記憶するオフセットレジスタと、
    前記複数のコントローラから順次アクセスされると、前記記憶部内の前記オフセットレジスタに記憶されているエントリ番号から前記実行開始アドレスを読み出し、前記読み出した実行開始アドレスを前記アクセスしたコントローラに出力し、前記オフセットレジスタに記憶されているエントリ番号を次のエントリ番号に書き換える制御部と
    を有することを特徴とする請求項１記載のデータ処理装置。
  5. 前記制御部は、前記コントローラからアクセスされると、前記オフセットレジスタに記憶されているエントリ番号をインクリメントすることを特徴とする請求項４記載のデータ処理装置。
  6. 前記プログラムメモリは、第１の実行開始アドレスに前記データ処理命令を記憶し、第２の実行開始アドレスに前記待機命令を記憶し、
    前記複数のコントローラのうちの第１のコントローラは、前記第１の実行開始アドレスに記憶されているデータ処理命令から実行を開始し、
    前記複数のコントローラのうちの第２のコントローラは、前記第２の実行開始アドレスに記憶されている待機命令から実行を開始し、その後に、前記第２の実行開始アドレスの次のアドレスである前記第１の実行開始アドレスに記憶されているデータ処理命令を実行することを特徴とする請求項１記載のデータ処理装置。
  7. 前記プログラムメモリは、第３の実行開始アドレスに前記待機命令を記憶し、
    前記複数のコントローラのうちの第３のコントローラは、前記第３の実行開始アドレスに記憶されている待機命令から実行を開始し、その後に、前記第３の実行開始アドレスの次のアドレスである前記第２の実行開始アドレスに記憶されている待機命令を実行し、その後に、前記第２の実行開始アドレスの次のアドレスである前記第１の実行開始アドレスに記憶されているデータ処理命令を実行することを特徴とする請求項６記載のデータ処理装置。
  8. 前記プログラムメモリは、前記第１の実行開始アドレスの次のアドレスに待機命令を記憶し、その次のアドレスに前記第１の実行開始アドレスへのジャンプ命令を記憶することを特徴とする請求項６記載のデータ処理装置。
  9. 前記プログラムメモリは、第４の実行開始アドレスに停止命令を記憶し、
    前記複数のコントローラのうちの第４のコントローラは、前記第４の実行開始アドレスに記憶されている停止命令を実行することを特徴とする請求項６記載のデータ処理装置。
JP2014507243A 2012-03-30 2012-03-30 データ処理装置 Expired - Fee Related JP5900606B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/058652 WO2013145282A1 (ja) 2012-03-30 2012-03-30 データ処理装置

Publications (2)

Publication Number Publication Date
JPWO2013145282A1 true JPWO2013145282A1 (ja) 2015-08-03
JP5900606B2 JP5900606B2 (ja) 2016-04-06

Family

ID=49258645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014507243A Expired - Fee Related JP5900606B2 (ja) 2012-03-30 2012-03-30 データ処理装置

Country Status (3)

Country Link
US (1) US9459870B2 (ja)
JP (1) JP5900606B2 (ja)
WO (1) WO2013145282A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0328957A (ja) * 1989-06-27 1991-02-07 Mitsubishi Electric Corp マイクロコンピュータシステム
JPH05189247A (ja) * 1992-01-09 1993-07-30 Oki Electric Ind Co Ltd 周期処理のスケジューリング方式
JPH1145209A (ja) * 1997-07-29 1999-02-16 Saitama Nippon Denki Kk プログラム転送システム
JP2000163119A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 組込用ネットワーク情報処理装置および制御監視システム
JP2010271930A (ja) * 2009-05-21 2010-12-02 Toshiba Corp マルチコアプロセッサシステム
JP2011233071A (ja) * 2010-04-30 2011-11-17 Fujitsu Ltd 動作制御方法、インタラクティブデバイス及びプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131068A (ja) 1997-07-11 1999-02-02 Toshiba Corp リセットベクタ切替え方法ならびに同方法を用いた情報処理装置
JP2000132529A (ja) * 1998-10-23 2000-05-12 Sony Corp 並列処理装置、並列処理方法および記録媒体
US8464035B2 (en) * 2009-12-18 2013-06-11 Intel Corporation Instruction for enabling a processor wait state
US8688883B2 (en) * 2011-09-08 2014-04-01 Intel Corporation Increasing turbo mode residency of a processor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0328957A (ja) * 1989-06-27 1991-02-07 Mitsubishi Electric Corp マイクロコンピュータシステム
JPH05189247A (ja) * 1992-01-09 1993-07-30 Oki Electric Ind Co Ltd 周期処理のスケジューリング方式
JPH1145209A (ja) * 1997-07-29 1999-02-16 Saitama Nippon Denki Kk プログラム転送システム
JP2000163119A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 組込用ネットワーク情報処理装置および制御監視システム
JP2010271930A (ja) * 2009-05-21 2010-12-02 Toshiba Corp マルチコアプロセッサシステム
JP2011233071A (ja) * 2010-04-30 2011-11-17 Fujitsu Ltd 動作制御方法、インタラクティブデバイス及びプログラム

Also Published As

Publication number Publication date
US20150019837A1 (en) 2015-01-15
WO2013145282A1 (ja) 2013-10-03
JP5900606B2 (ja) 2016-04-06
US9459870B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
EP3404587B1 (en) Cnn processing method and device
US20190172516A1 (en) Electronic device performing training on memory device by rank unit and training method thereof
US9632798B2 (en) Method and device for optimizing loading and booting of an operating system in a computer system via a communication network
CN107885517B (zh) 嵌入式系统处理器程序加载电路
US9218201B2 (en) Multicore system and activating method
KR102601902B1 (ko) 음성 칩 및 전자 기기
TW201339837A (zh) 工作負荷可調適位址映射
JPWO2007114059A1 (ja) データ処理装置
Chandra et al. Improving application performance with hardware data structures
KR20170012254A (ko) 캐시 액세스 모드 선택을 위한 방법 및 장치
JP5900606B2 (ja) データ処理装置
US8325609B2 (en) Data processing device
KR102154080B1 (ko) 전력 관리 시스템, 이를 포함하는 시스템 온 칩 및 모바일 기기
US9766946B2 (en) Selecting processor micro-threading mode
WO2014202825A1 (en) Microprocessor apparatus
US8402260B2 (en) Data processing apparatus having address conversion circuit
US20170102954A1 (en) Parallel processing device and parallel processing method
US11699470B2 (en) Efficient memory activation at runtime
JP2013222372A (ja) 電子機器
KR20130091113A (ko) 재구성 기반 컴퓨팅 장치의 제1메모리 제어기 및 제2메모리 제어기와, 디버깅용 트레이스 데이터 처리가 가능한 재구성 기반 컴퓨팅 장치
TWI752068B (zh) 一種運算裝置及其操作方法
US9748954B2 (en) Calculation device and calculation method
JP6259361B2 (ja) プログラマブルデバイスおよびその制御方法
CN115437603B (zh) 用于生成随机数的方法及其相关产品
CN107861791A (zh) 处理计算机壳层Shell命令的方法和装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5900606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees