JPS5917611A - ウオツチドツクタイマの管理方法 - Google Patents
ウオツチドツクタイマの管理方法Info
- Publication number
- JPS5917611A JPS5917611A JP57126992A JP12699282A JPS5917611A JP S5917611 A JPS5917611 A JP S5917611A JP 57126992 A JP57126992 A JP 57126992A JP 12699282 A JP12699282 A JP 12699282A JP S5917611 A JPS5917611 A JP S5917611A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- task
- timer
- watch dog
- dog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0715—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a system implementing multitasking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ウォッチドッグタイマによる制御系の管理方
法の改良に関する。
法の改良に関する。
制御系の異常を監視するのに、ウオッチド、グタイマが
用いられる場合がある。ウオッチド、グタイマは、通常
ハードのリセット付きカウンタで構成されており、制御
系が正常な場合、タスク処理が終了するたびごとにカウ
ンタをリセットするリセットパルスが発生するようにな
っており、カウンタがオーバーフローすることはない。
用いられる場合がある。ウオッチド、グタイマは、通常
ハードのリセット付きカウンタで構成されており、制御
系が正常な場合、タスク処理が終了するたびごとにカウ
ンタをリセットするリセットパルスが発生するようにな
っており、カウンタがオーバーフローすることはない。
しかしながら制御系に異常が生じた場合、カウンタのリ
セットパルスが発生し危くなるのでカウンタは遂にはオ
ーバー７０−する。このオーバーフロー信号を利用して
、制御系の異常を知ることができるようになっている。
セットパルスが発生し危くなるのでカウンタは遂にはオ
ーバー７０−する。このオーバーフロー信号を利用して
、制御系の異常を知ることができるようになっている。
従来のウォッチドッグタイマは、諸種の機能を実行する
タスクのうち、特に重要な機能を担っているタスク１＠
について用いられているため制御系の全ての動作が正常
であるかどうかを判断することができない。重要な機能
が複数四のタスクに分担されている・場合、特に問題と
なる。
タスクのうち、特に重要な機能を担っているタスク１＠
について用いられているため制御系の全ての動作が正常
であるかどうかを判断することができない。重要な機能
が複数四のタスクに分担されている・場合、特に問題と
なる。
本発明は、このような点に鑑みてなされたものでありて
、多数のタスクを管理するリセット要求フラグを設け、
該フラグに取込まれた各タスクごとの動作状況を示すデ
ータの論理積によってウォッチドッグタイマをリセット
するようにして、制御系の異常を確実に検出することが
できるウォッチドッグタイマの管理方法を実現したもの
である。
、多数のタスクを管理するリセット要求フラグを設け、
該フラグに取込まれた各タスクごとの動作状況を示すデ
ータの論理積によってウォッチドッグタイマをリセット
するようにして、制御系の異常を確実に検出することが
できるウォッチドッグタイマの管理方法を実現したもの
である。
以下、図面を参照して本発明の詳細な説明する。
第１図は、本発明を説明するための図である。
本発明では、図に示すようにウオッチド、グタイマのリ
セット要求フラグ１を設けている。該フラグは、例えば
図に示すように１６ビツトのデータ格納域を有しておシ
、それぞれのビット領域に１０１か１１１が格納される
ように力っている。各ビット領域には論理ウォッチドッ
グタイマ番号が割尚てられている。これら論理ウォッチ
ドッグタイマ番号は、各タスクにつき１つ割尚てられて
いる。
セット要求フラグ１を設けている。該フラグは、例えば
図に示すように１６ビツトのデータ格納域を有しておシ
、それぞれのビット領域に１０１か１１１が格納される
ように力っている。各ビット領域には論理ウォッチドッ
グタイマ番号が割尚てられている。これら論理ウォッチ
ドッグタイマ番号は、各タスクにつき１つ割尚てられて
いる。
（３）
Ｔ□、 Ｔ２ 、 Ｔａ 、 、 、はそれぞれタスク
を示１〜ており１各タスクとリセット要求フラグ１との
関係は、例えニＴ□がり。ビットにＴ２がＤ□ビットに
対応（以下同様）している。
を示１〜ており１各タスクとリセット要求フラグ１との
関係は、例えニＴ□がり。ビットにＴ２がＤ□ビットに
対応（以下同様）している。
２は、ウオッチド、グタイマのリセットを統一的に管理
するだめのサブルーチンである。サブルーチン名をｗＤ
Ｔと定義する。サブルーチンＶＤＴは、論理ウオ、チド
ッグタイＴ番号に対応したセセット要求フラグ１０ビッ
ト領域に１を設定する処理を行う。一連の処理を行うに
あたっては、Ｔ□ｒ Ｔ２・・・の全てのタスクが使用
されるわけではなく、全タスクのうち、幾つかのタスク
が適当に取出されてこれらが組合わさって一連の処理シ
ステムを構成する。このようにして取出されたタスクの
組合せを処理パターンとして予め記憶しておき、この処
理パターンに対応してウオッチド、グタイマリセットパ
ターンなるものを定義する。
するだめのサブルーチンである。サブルーチン名をｗＤ
Ｔと定義する。サブルーチンＶＤＴは、論理ウオ、チド
ッグタイＴ番号に対応したセセット要求フラグ１０ビッ
ト領域に１を設定する処理を行う。一連の処理を行うに
あたっては、Ｔ□ｒ Ｔ２・・・の全てのタスクが使用
されるわけではなく、全タスクのうち、幾つかのタスク
が適当に取出されてこれらが組合わさって一連の処理シ
ステムを構成する。このようにして取出されたタスクの
組合せを処理パターンとして予め記憶しておき、この処
理パターンに対応してウオッチド、グタイマリセットパ
ターンなるものを定義する。
一連の処理の中で使用されるタスクは、自己の論理ウオ
ッチド、グタイマ番号とウォッチドッグタイマリセット
パターンとを持ってサブルーチン（４） ＶＤＴを呼ぶ。サブルーチン（社）Ｔは論理ウォッチド
ッグタイマ番号に対応したリセット要求７ラグ１の対応
するビット領域を１１１にする。若し、制御系に異常が
生じた場合は、タスクが実行されなくなる。あＬいはタ
スクの処理が途中で打ち切られるためサブルーチンＷＤ
Ｔは呼ばれずリセット要求フラグ１の対応するビット領
域はＩＯＩのｉｔである。
ッチド、グタイマ番号とウォッチドッグタイマリセット
パターンとを持ってサブルーチン（４） ＶＤＴを呼ぶ。サブルーチン（社）Ｔは論理ウォッチド
ッグタイマ番号に対応したリセット要求７ラグ１の対応
するビット領域を１１１にする。若し、制御系に異常が
生じた場合は、タスクが実行されなくなる。あＬいはタ
スクの処理が途中で打ち切られるためサブルーチンＷＤ
Ｔは呼ばれずリセット要求フラグ１の対応するビット領
域はＩＯＩのｉｔである。
このようにして一連のタスク処理が終了すると、リセッ
ト要求フラグ１中の所定の処理パターンに対応したビッ
ト領域には１１＠かＩｇ＠のデータが書込まれているこ
とになゐ。そこで、ウオッチドッグタイマリセ、ドパタ
ーンとリセット要求フラグ１の内容が一致する゛とき、
即ち、リセット要求フラグ１中の使用されたタスクに対
応した全ビットデータの論理積が−１のとき、り゛オッ
チドッグタイマをリセットすると共にリセット要求フラ
グの全ビットをＩＯＩにリセットする。リセット要求フ
ラグを−０１にす１．トすることは、次の処理にそなえ
てフラグの状態を初期値化しておくととを意味する。こ
のようにして、再び同様の一連のタスク処理が行われ、
ウォッチドッグタイ！処理が行われる。以上の動作をフ
ローチャートで示すと第２図に示すとおシである。
ト要求フラグ１中の所定の処理パターンに対応したビッ
ト領域には１１＠かＩｇ＠のデータが書込まれているこ
とになゐ。そこで、ウオッチドッグタイマリセ、ドパタ
ーンとリセット要求フラグ１の内容が一致する゛とき、
即ち、リセット要求フラグ１中の使用されたタスクに対
応した全ビットデータの論理積が−１のとき、り゛オッ
チドッグタイマをリセットすると共にリセット要求フラ
グの全ビットをＩＯＩにリセットする。リセット要求フ
ラグを−０１にす１．トすることは、次の処理にそなえ
てフラグの状態を初期値化しておくととを意味する。こ
のようにして、再び同様の一連のタスク処理が行われ、
ウォッチドッグタイ！処理が行われる。以上の動作をフ
ローチャートで示すと第２図に示すとおシである。
なお、ウォッチドッグタイマがリセットされなかったと
き、オーバーフ＋−−１，て制御系の異常を知らせるこ
とは前述した従来例と同様である。本発明によれば、特
に重要なタスクのみならず全てのタスクの動作状態がチ
ェックされるので、ウォッチドッグタイマがリセットさ
れたにも拘らず制御系の異常が存在しうるという可能性
はなくなｐ１適格な異常判断が行える。本発明によれば
、ウォッチドッグタイマリセットパターンを変更するの
みで任意のタスクの論理積によるウォッチドッグタイマ
のリセットが容易にできる。また、ハードウェアをいち
いち変更する必要もない。上述の説明では、リセット要
求フラグのピット数として１６ビツトの場合を例にとっ
たが、これに限る必要はなく任意のビットであってよい
。
き、オーバーフ＋−−１，て制御系の異常を知らせるこ
とは前述した従来例と同様である。本発明によれば、特
に重要なタスクのみならず全てのタスクの動作状態がチ
ェックされるので、ウォッチドッグタイマがリセットさ
れたにも拘らず制御系の異常が存在しうるという可能性
はなくなｐ１適格な異常判断が行える。本発明によれば
、ウォッチドッグタイマリセットパターンを変更するの
みで任意のタスクの論理積によるウォッチドッグタイマ
のリセットが容易にできる。また、ハードウェアをいち
いち変更する必要もない。上述の説明では、リセット要
求フラグのピット数として１６ビツトの場合を例にとっ
たが、これに限る必要はなく任意のビットであってよい
。
以上、詳細に説明したように、本発明によれば多数のタ
スクを管理するリセット要求７９グを設け、該７ラグに
取込まれた各タスクごとの動作状況を示すデー−夕の論
理積によってウォッチドッグタイマをリセットするよう
にして、制御系の異常を確実に検出することができるウ
ォッチドッグタイマの管理方法を実現することができる
。
スクを管理するリセット要求７９グを設け、該７ラグに
取込まれた各タスクごとの動作状況を示すデー−夕の論
理積によってウォッチドッグタイマをリセットするよう
にして、制御系の異常を確実に検出することができるウ
ォッチドッグタイマの管理方法を実現することができる
。
第１図は本発明を説明するための図、第２図抹フローチ
ャートである。 １ １・・・リセット要求フラグ、２・・・サブルーチン、
Ｔ１−．Ｔ３・・・タスク。 （７） 看ｚ１刻
ャートである。 １ １・・・リセット要求フラグ、２・・・サブルーチン、
Ｔ１−．Ｔ３・・・タスク。 （７） 看ｚ１刻
Claims (1)
- 【特許請求の範囲】 ウォッチドッグタイマを用いて制御系の異常を検出する
場合において、 ０） 複数ビットを有するリセット要求フラグを設け、 （ロ）該リセット要求フラグの各ビットに論理ウオ、チ
ド、グタイマ番号を割当て、 ｅう 該論理ウオッチド、グタイマ番号は各タスクにつ
いて１つ割当て、 に） 各タスクが終了するたびごとに正常な場合にはリ
セット要求フラグの対応するビットを１にし、 に） 全てのタスク処理が終了したときにリセット要求
フラグの各タスクに対応したビットの論理積をとり、 （へ）論理積が１の場合にウォッチドッグタイマをリセ
ットする ようにしたことを特徴とするウォッチドッグタイマの管
理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126992A JPS5917611A (ja) | 1982-07-21 | 1982-07-21 | ウオツチドツクタイマの管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126992A JPS5917611A (ja) | 1982-07-21 | 1982-07-21 | ウオツチドツクタイマの管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5917611A true JPS5917611A (ja) | 1984-01-28 |
Family
ID=14948971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126992A Pending JPS5917611A (ja) | 1982-07-21 | 1982-07-21 | ウオツチドツクタイマの管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917611A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60175156A (ja) * | 1984-02-20 | 1985-09-09 | Meidensha Electric Mfg Co Ltd | コンピユ−タの異常監視方式 |
| JPS60239803A (ja) * | 1984-05-15 | 1985-11-28 | Yokogawa Hokushin Electric Corp | 分散形制御システム |
| JPS63163932A (ja) * | 1986-12-26 | 1988-07-07 | Fuji Electric Co Ltd | 制御用計算機のシステム監視方式 |
| KR100975228B1 (ko) * | 2003-04-30 | 2010-08-11 | 매그나칩 반도체 유한회사 | 워치독 타이머를 구비한 마이크로 컴퓨터 |
-
1982
- 1982-07-21 JP JP57126992A patent/JPS5917611A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60175156A (ja) * | 1984-02-20 | 1985-09-09 | Meidensha Electric Mfg Co Ltd | コンピユ−タの異常監視方式 |
| JPS60239803A (ja) * | 1984-05-15 | 1985-11-28 | Yokogawa Hokushin Electric Corp | 分散形制御システム |
| JPS63163932A (ja) * | 1986-12-26 | 1988-07-07 | Fuji Electric Co Ltd | 制御用計算機のシステム監視方式 |
| KR100975228B1 (ko) * | 2003-04-30 | 2010-08-11 | 매그나칩 반도체 유한회사 | 워치독 타이머를 구비한 마이크로 컴퓨터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69715967T2 (de) | Quorummechanismus in einem verteilten Zweiknotenrechnersystem | |
| DE19525013C2 (de) | Multiprozessorsystem | |
| DE68922545T2 (de) | Zugeordneter Dienstprozessor mit Übertragungsmöglichkeiten zwischen Kanälen. | |
| DE68920929T2 (de) | Zeitgeberkanal mit mehreren Zeitgeberreferenzmerkmalen. | |
| DE68919018T2 (de) | Zeitgeberkanal mit Übereinstimmungserkennungsmerkmalen. | |
| DE69622785T2 (de) | Prozessorunterbrechungssteuerung | |
| JPS5917611A (ja) | ウオツチドツクタイマの管理方法 | |
| JPH09128255A (ja) | プログラマブル論理制御器 | |
| JPH0740253B2 (ja) | マルチプロセッサシステムにおける動作監視方法 | |
| DE3689808T2 (de) | Ein/Ausgabestruktur für Datenverarbeitungssystem. | |
| JPH01300366A (ja) | 共有データ競合制御方式 | |
| JPH01154257A (ja) | 相互監視処理方式 | |
| JPH03240859A (ja) | マルチプロセッサ共有資源管理方式 | |
| JPH03100853A (ja) | プロセッサ間通信方式 | |
| JPH04329462A (ja) | マルチプロセッサシステムの動的縮退運用方式 | |
| JPH0239143B2 (ja) | ||
| JPS5972506A (ja) | シ−ケンス制御装置 | |
| JPH0619512A (ja) | Ｐｃプログラミング装置間の排他制御方法 | |
| JPH02281344A (ja) | プログラム走行監視方式 | |
| JPH0375808A (ja) | ソフトウェアタイマ管理方式 | |
| JPH03256132A (ja) | 二重タスクシステム装置 | |
| JPS63271538A (ja) | 疎結合多重システムに於けるジヨブ自動運転制御方式 | |
| JPH01147768A (ja) | 疎結合マルチプロセッサシステム | |
| JPH0483497A (ja) | マクロコマンド生成実行方式 | |
| JPS63265335A (ja) | 共有アドレス空間制御方式 |