JPH01300366A - 共有データ競合制御方式 - Google Patents
共有データ競合制御方式Info
- Publication number
- JPH01300366A JPH01300366A JP13204788A JP13204788A JPH01300366A JP H01300366 A JPH01300366 A JP H01300366A JP 13204788 A JP13204788 A JP 13204788A JP 13204788 A JP13204788 A JP 13204788A JP H01300366 A JPH01300366 A JP H01300366A
- Authority
- JP
- Japan
- Prior art keywords
- semaphore
- shared data
- time
- current time
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 11
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004512 die casting Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置における共有データ競合制御方式
に係り、特に共有データを更新するに際して競合による
矛盾が発生することを防止できる共有データ競合制御方
式に関する。
に係り、特に共有データを更新するに際して競合による
矛盾が発生することを防止できる共有データ競合制御方
式に関する。
従来のこの種の共有データ競合制御方式は、特開昭６２
−２００４４９号に示されるようにセマフォを用いて共
有データの競合制御をおこなう方式であり、複数のプロ
セッサが共有メモリの共有データをアクセスできるよう
にした情報処理装置に適用されている。かかる共有デー
タ競合制御方式は、共有メモリにセマフォを設けておき
、あるプロセッサが共有メモリの共有データを更新しよ
うとする場合に、そのプロセッサがセマフォの（直を調
べ、このセマフォが０”であるときに、このセマフォを
“１′に更新するとともにこのセマフォに前記プロセッ
サに対応する番号を付加してセマフォメモリに書き込み
、ついで共有データの更新を実行する。ここで、前記共
有データ競合制御方式は、前記プロセンサに障害が発生
すると、このプロセッサが他の正常なプロセッサに割り
込みをかけ、割り込みを受は付けたプロセッサが障害の
発生しているプロセッサが獲得しているセマフォを検索
することにより、障害が発生しているプロセッサの判別
をするようにしたものである。かかる共有データ競合制
御方式によれば、共有データを更新する権利を獲得した
ままの状態であるプロセッサが故障等しても、これを他
のプロセッサが容易に知ることができ、デッドロック状
態になったままとなることがないという利点がある。
−２００４４９号に示されるようにセマフォを用いて共
有データの競合制御をおこなう方式であり、複数のプロ
セッサが共有メモリの共有データをアクセスできるよう
にした情報処理装置に適用されている。かかる共有デー
タ競合制御方式は、共有メモリにセマフォを設けておき
、あるプロセッサが共有メモリの共有データを更新しよ
うとする場合に、そのプロセッサがセマフォの（直を調
べ、このセマフォが０”であるときに、このセマフォを
“１′に更新するとともにこのセマフォに前記プロセッ
サに対応する番号を付加してセマフォメモリに書き込み
、ついで共有データの更新を実行する。ここで、前記共
有データ競合制御方式は、前記プロセンサに障害が発生
すると、このプロセッサが他の正常なプロセッサに割り
込みをかけ、割り込みを受は付けたプロセッサが障害の
発生しているプロセッサが獲得しているセマフォを検索
することにより、障害が発生しているプロセッサの判別
をするようにしたものである。かかる共有データ競合制
御方式によれば、共有データを更新する権利を獲得した
ままの状態であるプロセッサが故障等しても、これを他
のプロセッサが容易に知ることができ、デッドロック状
態になったままとなることがないという利点がある。
（発明が解決しようとする課題〕
しかしながら、かかる共有データ競合制御方式によれば
、共有データを更新したプロセンサが故障を確実に検出
できれば有効に作用するものの、このプロセッサが自己
が故障であるということを認識しない場合にはデンドロ
ツク状態を解消するということができないという問題が
あった。
、共有データを更新したプロセンサが故障を確実に検出
できれば有効に作用するものの、このプロセッサが自己
が故障であるということを認識しない場合にはデンドロ
ツク状態を解消するということができないという問題が
あった。
本発明は、上記従来技術の問題点を解決するためになさ
れたもので、共有データを更新するに際して競合による
矛盾が発生することを防止できる共有データ競合制御方
式を提供することを目的とする。
れたもので、共有データを更新するに際して競合による
矛盾が発生することを防止できる共有データ競合制御方
式を提供することを目的とする。
上記目的を達成するために、本発明に係る共有データ競
合制御方式は、共有データが更新中であることを表示す
るセマフォを設け、共存データを更新する場合、セマフ
ォを調べて更新可能ならば、このセマフォを更新中の表
示に変更し、かつこのセマフォに必要なデータを付加し
てセマフォ用のメモリに書き込み、共存データを更新し
た後にセマフォを初期状態に復旧させるセマフォ制御方
式において、現在時刻を常時記憶する現在時刻記憶手段
を設け、セマフ 尋時に共有データの更新中である表
示をさｔ−ともに当該獲得時の時刻を前記現在時刻記憶
手段から読み出して前記セマフォに付加したのちにセマ
フォ用のメモリに書き込み、前記セマフォに書き込まれ
た時刻と前記現在時刻記憶手段の現在時刻とからデッド
ロック状態を検出することを特徴とするものである。
合制御方式は、共有データが更新中であることを表示す
るセマフォを設け、共存データを更新する場合、セマフ
ォを調べて更新可能ならば、このセマフォを更新中の表
示に変更し、かつこのセマフォに必要なデータを付加し
てセマフォ用のメモリに書き込み、共存データを更新し
た後にセマフォを初期状態に復旧させるセマフォ制御方
式において、現在時刻を常時記憶する現在時刻記憶手段
を設け、セマフ 尋時に共有データの更新中である表
示をさｔ−ともに当該獲得時の時刻を前記現在時刻記憶
手段から読み出して前記セマフォに付加したのちにセマ
フォ用のメモリに書き込み、前記セマフォに書き込まれ
た時刻と前記現在時刻記憶手段の現在時刻とからデッド
ロック状態を検出することを特徴とするものである。
このような本発明によれば、セマフォを獲得したときに
前記現在時刻記憶手段から読み出した時刻を共存データ
の更新中である表示とともにセマフォに書き込んでおき
、次に現在時刻と前記セマフォに書き込まれた時刻との
差が一定の基準値を超えているときにデッドロックが発
生し、これ以下であるならば待ち状態とするものである
。したがって、本発明によれば、確実にデッドロックを
検出でき、かつデッドロック発生時にはセマフォの実行
権を解放させられることになる。
前記現在時刻記憶手段から読み出した時刻を共存データ
の更新中である表示とともにセマフォに書き込んでおき
、次に現在時刻と前記セマフォに書き込まれた時刻との
差が一定の基準値を超えているときにデッドロックが発
生し、これ以下であるならば待ち状態とするものである
。したがって、本発明によれば、確実にデッドロックを
検出でき、かつデッドロック発生時にはセマフォの実行
権を解放させられることになる。
（実施例〕
以下、本発明の実施例を図面に基づいて説明する。
第１図乃至第１０図は本発明の詳細な説明するために示
す図である。第１図は本発明に係る共有データ競合制御
方式を説明するために示すフローチャート、第２図乃至
第５図は同方式を説明するために示す説明図、第６図は
同実施例で用いるセマフォの説明図である。また、第７
図は同実施例を実現する駆動制御装置を示す構成図、第
８図は同駆動制御装置において使用される共有メモリの
説明図、第９図は同駆動制御装置におけるローカルメモ
リの説明図、第１０図はセマフォの構造を示す説明図で
ある。
す図である。第１図は本発明に係る共有データ競合制御
方式を説明するために示すフローチャート、第２図乃至
第５図は同方式を説明するために示す説明図、第６図は
同実施例で用いるセマフォの説明図である。また、第７
図は同実施例を実現する駆動制御装置を示す構成図、第
８図は同駆動制御装置において使用される共有メモリの
説明図、第９図は同駆動制御装置におけるローカルメモ
リの説明図、第１０図はセマフォの構造を示す説明図で
ある。
第７図において、共有データ競合制御方式を実現する駆
動制御装置ｌは、第−ＣＰＵＩ Ｏ，、第二ＣＰｔＪ１
０□、第三ＣＰＵｌＯｓと、共有メモリ１２と、シリア
ル入出力装置１４と、これらを結ぶバス１６とから構成
されている。第−ＣＰＵ１０、には、第一ローカルメモ
リ１８Ｉが設けられている。第二ＣＰＵ１０ｇには、第
二ローカルメモリ１８ｇが設けられているとともに、デ
イスプレィおよびキーボードからなるマンマシーンイン
ターフェース１９が設けられている。第三ＣＰＵ１０３
には、第三ローカルメモリ１８３が設けられている。こ
こで、第−ＣＰＵｌ０．はモニタリングに使用し、第二
ＣＰＵｌ０！はマンマシーンインターフェースに用いら
れており、第三ＣＰＵ１０．は全体統括制御をするもの
として用いられている。かかる駆動制御装置１は、実際
に被制御装置２を動作させるに当たり、それを操作する
者がマンマシーンインターフェース１９と対話シて各種
の制御情報を決定し、これを制御線３を介して被制御装
置２に出力するものである。
動制御装置ｌは、第−ＣＰＵＩ Ｏ，、第二ＣＰｔＪ１
０□、第三ＣＰＵｌＯｓと、共有メモリ１２と、シリア
ル入出力装置１４と、これらを結ぶバス１６とから構成
されている。第−ＣＰＵ１０、には、第一ローカルメモ
リ１８Ｉが設けられている。第二ＣＰＵ１０ｇには、第
二ローカルメモリ１８ｇが設けられているとともに、デ
イスプレィおよびキーボードからなるマンマシーンイン
ターフェース１９が設けられている。第三ＣＰＵ１０３
には、第三ローカルメモリ１８３が設けられている。こ
こで、第−ＣＰＵｌ０．はモニタリングに使用し、第二
ＣＰＵｌ０！はマンマシーンインターフェースに用いら
れており、第三ＣＰＵ１０．は全体統括制御をするもの
として用いられている。かかる駆動制御装置１は、実際
に被制御装置２を動作させるに当たり、それを操作する
者がマンマシーンインターフェース１９と対話シて各種
の制御情報を決定し、これを制御線３を介して被制御装
置２に出力するものである。
かかる駆動制御装置１と被制御装置２との間は、前記シ
リアル入出力装置１４が制御線３を介して被制御装置２
側のシリアル入出力装置２４に接続されることにより、
連結されている。
リアル入出力装置１４が制御線３を介して被制御装置２
側のシリアル入出力装置２４に接続されることにより、
連結されている。
前記被制御装置２は、ダイカストマシーン２０と、シリ
アル入出力装置２４を備えたコントロールｇ１２２とか
ら構成されている。前記ダイカストマシーン２０は、コ
ントロール盤２２が駆動制御装置１からの指令を取り込
み、これに基づいて駆動制御信号を形成し、その駆動制
御信号に応じて動作をすることにより所定の製品を生産
するものである。
アル入出力装置２４を備えたコントロールｇ１２２とか
ら構成されている。前記ダイカストマシーン２０は、コ
ントロール盤２２が駆動制御装置１からの指令を取り込
み、これに基づいて駆動制御信号を形成し、その駆動制
御信号に応じて動作をすることにより所定の製品を生産
するものである。
第８図において、共有メモリ１２には、セマフォ１２１
．．１２１□、・・・、１２１．ｌと、共有データ１２
３＋、１２３ｇ、・・・、１２３．ｌと、現在時刻デー
タ１２５と、その他必要なデータが記憶されている。
．．１２１□、・・・、１２１．ｌと、共有データ１２
３＋、１２３ｇ、・・・、１２３．ｌと、現在時刻デー
タ１２５と、その他必要なデータが記憶されている。
第９図において、各ＣＰＵｌ０に設けられたローカルメ
モリ１８には、各種のプログラムやデータが記憶されて
いるとともに、セマフォ１２１゜、１２１ｚ、・・・、
１２１．を調べる際に、そのセマフォ番号（ＳＦｋ）と
セマフォを調べるタスク番号（Ｔ Ｓ ＫＮ［ｌ）とを
対応づけるためのテーブル１８１が記憶されている。
モリ１８には、各種のプログラムやデータが記憶されて
いるとともに、セマフォ１２１゜、１２１ｚ、・・・、
１２１．を調べる際に、そのセマフォ番号（ＳＦｋ）と
セマフォを調べるタスク番号（Ｔ Ｓ ＫＮ［ｌ）とを
対応づけるためのテーブル１８１が記憶されている。
第１Ｏ図において、セマフォ１２１１，１２１８、・・
・、１２１．の各々は、ビットＤ０〜Ｄ３１から構成さ
れており、ビットＤ□にセマフォの状態を示すデータが
、ビットＤ、〜Ｄ、。にセマフォ獲得時の時刻が書き込
まれるようにレイアウトされている。
・、１２１．の各々は、ビットＤ０〜Ｄ３１から構成さ
れており、ビットＤ□にセマフォの状態を示すデータが
、ビットＤ、〜Ｄ、。にセマフォ獲得時の時刻が書き込
まれるようにレイアウトされている。
このように構成された駆動制御装置ｌの動作を第１図等
を参照して説明する。
を参照して説明する。
まず、駆動制御装置ｌのレジスタ等や所定の定数等が初
期設定される（ステップ１００）。ついで、共有メモリ
１２の現在時刻データ１２５に現在時刻を書き込む（ス
テップ１０１）。そして、一定時刻（ここでは、例えば
１０ｍ５）経過したときに（ステップ１０２）、処理が
終了かを判定して（ステップ１０３）、再び現在時刻デ
ータ１２５を更新する（ステップ１０１）。そして、こ
のステップ１０１〜１０３を繰り返し、駆動制御装置１
が動作を終了するまで、現在時刻データ１２５を常に新
しい時刻に更新しておくものとする。
期設定される（ステップ１００）。ついで、共有メモリ
１２の現在時刻データ１２５に現在時刻を書き込む（ス
テップ１０１）。そして、一定時刻（ここでは、例えば
１０ｍ５）経過したときに（ステップ１０２）、処理が
終了かを判定して（ステップ１０３）、再び現在時刻デ
ータ１２５を更新する（ステップ１０１）。そして、こ
のステップ１０１〜１０３を繰り返し、駆動制御装置１
が動作を終了するまで、現在時刻データ１２５を常に新
しい時刻に更新しておくものとする。
また、ステップ１００が終了したのちに、第−ＣＰＵｌ
０．、第二ＣＰＵ１０ｉ−第三ＣＰｔＪ １０、は、そ
れぞれ共有メモリ１２の共有データ１２３、．１２３□
、・・・、１２３．、を更新するか否かを判定する（ス
テップ１１０）、そして、共有メモリ１２の共有データ
１２３．．１２１．・・・。
０．、第二ＣＰＵ１０ｉ−第三ＣＰｔＪ １０、は、そ
れぞれ共有メモリ１２の共有データ１２３、．１２３□
、・・・、１２３．、を更新するか否かを判定する（ス
テップ１１０）、そして、共有メモリ１２の共有データ
１２３．．１２１．・・・。
１２３、を更新しないときには、それぞれのプログラム
にしたがった処理を実行しくステップ１１１）、再びス
テップ１１０に戻る。このような動作を繰り返して実行
しているものとする。
にしたがった処理を実行しくステップ１１１）、再びス
テップ１１０に戻る。このような動作を繰り返して実行
しているものとする。
く第一の動作〉
この第一の動作については、第１図、第２図、第６図以
降の図を参照して説明する。
降の図を参照して説明する。
また、ステップ１１０において、仮に第−ＣＰＵ１ Ｏ
，が共有データ１２３１を更新する場合、この第−ＣＰ
Ｕ１０＋は、まず第一ローカルメモリ１Ｂ＋のテーブル
１８１に５ＦＮａ（ＳＦＩ）とＴＳＫＮａ （ＴＳＫ
１ ）とを対応づけて記憶させる（第１図ステップ２０
０、第２図タイミングＴ１）、そして、第−ＣＰ Ｕ
１０ ＋は、直ちに共有メモリ１２のセマフォ１２１．
（第６図（ａ））と、現在時刻データ１２５ （ｔ＋
）を取り込む（ステップ２０１、Ｔ１）、ついで、第−
ＣＰＵ１０、は、取り込んだセマフォ１２１＋ （第
６図（ｂ））のビット０３＋を調べ、これが“０”であ
れば（ステップ２０２）、セマフォ１２１．のビットＤ
！＋を第６図（Ｃ）のように“１”に変えるとともに、
ビットＤ、〜Ｄ、。に第６図（Ｃ）のようにセマフォ獲
得時の時刻（これは、１＋）を書き込み、これを第６図
（ｄ）のように共有メモリ１２のセマフォ１２１１とし
て更新する（ステップ２０３、Ｔ２）。そして、第−Ｃ
ＰＵｌ０．は、共有データ１２３．を更新する（ステッ
プ２０４、Ｔ３）、この更新の処理（ステップ２０４、
Ｔ３）が終了すると、セマフオ１２１１のビットＤ、ｌ
を“０゛に、ビットＤ０〜Ｄ、。を“Ｏ”にして、これ
を共存メモリ１２のセマフオ１２１１として。
，が共有データ１２３１を更新する場合、この第−ＣＰ
Ｕ１０＋は、まず第一ローカルメモリ１Ｂ＋のテーブル
１８１に５ＦＮａ（ＳＦＩ）とＴＳＫＮａ （ＴＳＫ
１ ）とを対応づけて記憶させる（第１図ステップ２０
０、第２図タイミングＴ１）、そして、第−ＣＰ Ｕ
１０ ＋は、直ちに共有メモリ１２のセマフォ１２１．
（第６図（ａ））と、現在時刻データ１２５ （ｔ＋
）を取り込む（ステップ２０１、Ｔ１）、ついで、第−
ＣＰＵ１０、は、取り込んだセマフォ１２１＋ （第
６図（ｂ））のビット０３＋を調べ、これが“０”であ
れば（ステップ２０２）、セマフォ１２１．のビットＤ
！＋を第６図（Ｃ）のように“１”に変えるとともに、
ビットＤ、〜Ｄ、。に第６図（Ｃ）のようにセマフォ獲
得時の時刻（これは、１＋）を書き込み、これを第６図
（ｄ）のように共有メモリ１２のセマフォ１２１１とし
て更新する（ステップ２０３、Ｔ２）。そして、第−Ｃ
ＰＵｌ０．は、共有データ１２３．を更新する（ステッ
プ２０４、Ｔ３）、この更新の処理（ステップ２０４、
Ｔ３）が終了すると、セマフオ１２１１のビットＤ、ｌ
を“０゛に、ビットＤ０〜Ｄ、。を“Ｏ”にして、これ
を共存メモリ１２のセマフオ１２１１として。
書き込み、かつ第一ローカルメモリ１８１のテーブル１
８１の対応付けを解消する（ステップ２０５、Ｔ４）。
８１の対応付けを解消する（ステップ２０５、Ｔ４）。
そして、該駆動制御装置１の処理が終了かを判定し、終
了なら処理を終え、終了でなければステップ１１０に戻
す処理を行う（ステ・ノブ２０６）。
了なら処理を終え、終了でなければステップ１１０に戻
す処理を行う（ステ・ノブ２０６）。
く第二の動作〉
この第二の動作については、第１図、第３図、第６図以
降の図を参照して説明する。
降の図を参照して説明する。
第二の動作についても、第一の動作のステップ１１０．
１１１，２００〜２０２までを終了しているものとする
。すなわち、ステップ１１０において、仮に第−ＣＰ
Ｕ １０ ｌが共有データ１２３、を更新する場合、こ
の第−ＣＰＵ１Ｏ＋は、まず第一ローカルメモリ１８．
のテーブル１８１に５ＦＮＩｌ（ＳＦＩ）とＴＳＫＮＩ
Ｘ（ＴＳＫＩ）とを対応づけて記憶させる（第１図ステ
ップ２００、第３図タイミングＴｌ １）、そして、第
−ＣＰＵＩＯ３は、直ちに共有メモリ１２のセマフオ１
２１１ （第６図（ａ））と、現在時刻データ１２５（
１＋＋）を取り込む（ステップ２０１．Ｔｌ １）。
１１１，２００〜２０２までを終了しているものとする
。すなわち、ステップ１１０において、仮に第−ＣＰ
Ｕ １０ ｌが共有データ１２３、を更新する場合、こ
の第−ＣＰＵ１Ｏ＋は、まず第一ローカルメモリ１８．
のテーブル１８１に５ＦＮＩｌ（ＳＦＩ）とＴＳＫＮＩ
Ｘ（ＴＳＫＩ）とを対応づけて記憶させる（第１図ステ
ップ２００、第３図タイミングＴｌ １）、そして、第
−ＣＰＵＩＯ３は、直ちに共有メモリ１２のセマフオ１
２１１ （第６図（ａ））と、現在時刻データ１２５（
１＋＋）を取り込む（ステップ２０１．Ｔｌ １）。
ついで、第一〇 Ｐ Ｕ １０ ｌは、取り込んだセマ
フォ１２１＋ （第６図（ｂ））のビットＤｓｔを調
べこれがｌ”であるので（ステップ２０２）、次にセマ
フォ１２１．のビットＤゆ〜Ｄ、。を調べる（ステップ
２０７、Ｔｌ１）、ここで、セマフオ１２１、のビット
Ｄ０〜Ｄ１．がＯ″であるときには（ステップ２０７）
、直ちに待ち状態となる（ステップ２０８〜２０９、Ｔ
１２）、このステップ２０８〜２０９において、第−Ｃ
ＰＵｌ０Ｉは、共有メモリ１２からセマフオ１２１．を
読んではセマフォ１２１．のビットＤ□が“０″となっ
ているかを判定する（Ｔｌ２）、ここで、第−ＣＰ Ｕ
１０ ＋は、読み込んだセマフオ１２１．のピッ）Ｄ
３＋が０”に変更されると（ステップ２０９、Ｔ１３）
、ステップ２０９から抜けてステップ２０３に移り、第
一の動作のステップ２０３〜２０６に移行してゆくこと
になる。
フォ１２１＋ （第６図（ｂ））のビットＤｓｔを調
べこれがｌ”であるので（ステップ２０２）、次にセマ
フォ１２１．のビットＤゆ〜Ｄ、。を調べる（ステップ
２０７、Ｔｌ１）、ここで、セマフオ１２１、のビット
Ｄ０〜Ｄ１．がＯ″であるときには（ステップ２０７）
、直ちに待ち状態となる（ステップ２０８〜２０９、Ｔ
１２）、このステップ２０８〜２０９において、第−Ｃ
ＰＵｌ０Ｉは、共有メモリ１２からセマフオ１２１．を
読んではセマフォ１２１．のビットＤ□が“０″となっ
ているかを判定する（Ｔｌ２）、ここで、第−ＣＰ Ｕ
１０ ＋は、読み込んだセマフオ１２１．のピッ）Ｄ
３＋が０”に変更されると（ステップ２０９、Ｔ１３）
、ステップ２０９から抜けてステップ２０３に移り、第
一の動作のステップ２０３〜２０６に移行してゆくこと
になる。
く第三の動作〉
この第三の動作については、第１図、第４図、第６図以
降の図を参照して説明する。
降の図を参照して説明する。
第三の動作についても、第一の動作のステップ１１０．
１１１，２００〜２０２までを終了しているものとする
。すなわち、ステップ１１０において、仮に第−ＣＰＵ
１０＋が共有データ１２３、を更新する場合、この第−
ＣＰ Ｕ １０ ＋は、まず第一ローカルメモリ１８１
のテーブル１８１にＳＦ随（ＳＦＩ）とＴＳＫＮａ（Ｔ
ＳＫＩ）とを対応づけて記憶させる（第１図ステップ２
００、第３図タイミングＴｌ１）、そして、第−ＣＰＵ
ｌ０１は、直ちに共有メモリ１２のセマフオ１２１１
（第６図（ａ））と、現在時刻データ１２５（ｔ ！ｌ
）を取り込む（ステップ２０１．Ｔ２１）。
１１１，２００〜２０２までを終了しているものとする
。すなわち、ステップ１１０において、仮に第−ＣＰＵ
１０＋が共有データ１２３、を更新する場合、この第−
ＣＰ Ｕ １０ ＋は、まず第一ローカルメモリ１８１
のテーブル１８１にＳＦ随（ＳＦＩ）とＴＳＫＮａ（Ｔ
ＳＫＩ）とを対応づけて記憶させる（第１図ステップ２
００、第３図タイミングＴｌ１）、そして、第−ＣＰＵ
ｌ０１は、直ちに共有メモリ１２のセマフオ１２１１
（第６図（ａ））と、現在時刻データ１２５（ｔ ！ｌ
）を取り込む（ステップ２０１．Ｔ２１）。
ついで、第−ＣＰＵ１０＋は、取り込んだセマフォ１２
１＋ （第６図（ｂ））のビット０３１を調べこれが
“１“であるので（ステップ２０２）、次にセマフォ１
２１＋ （第６図（ｂ））のビットＤ。〜Ｄ、。を調
べる（ステップ２０７、Ｔ２１）。
１＋ （第６図（ｂ））のビット０３１を調べこれが
“１“であるので（ステップ２０２）、次にセマフォ１
２１＋ （第６図（ｂ））のビットＤ。〜Ｄ、。を調
べる（ステップ２０７、Ｔ２１）。
ここで、セマフォ１２１＋ （第６図（ｂ））のビッ
トＤ、〜Ｄ、。は０でないので（ステップ２０７）、こ
のビットＤ、〜Ｄ、。の時刻データ５Ｔ（ｔｉ。）とス
テップ２０１で得た現在時刻データＴＭ（ｔ□）とを減
算する（ステップ２１０．Ｔ２２）、前記第一〇 Ｐ
Ｕ １． Ｏ＋において、この減算結果Ｘを予め決めて
おいて基準値ε（共有データ１２３を書き替えるのに要
する最大時間より少し大きい値）と比較する（ステップ
２１１、Ｔ２２）、ここで、減算結果Ｘが基準値εより
小さい場合は（ステップ２１１）、第−ＣＰ Ｕ １０
ｒを待ち状態に移行する（ステップ２０８〜２０９、
Ｔ２３）、すなわち、このステップ２０８〜２０９にお
いて、第−ＣＰＵＩ Ｏ＋は、共有メモリ１２からセマ
フォ１２１．を読んではセマフオ１２１、のビットＤ３
１が“θ′″となっているかを判定する（Ｔ２３）、こ
こで、第−ＣＰＵｌ０Ｉは、読み込んだセマフォ１２１
＋のビットＤ、、が０″に変更されると（ステップ２０
９、Ｔ２４）、ステップ２０９から抜けてステップ２０
３に移り、第一の動作のステップ２０３〜２０６に移行
していくことになる。
トＤ、〜Ｄ、。は０でないので（ステップ２０７）、こ
のビットＤ、〜Ｄ、。の時刻データ５Ｔ（ｔｉ。）とス
テップ２０１で得た現在時刻データＴＭ（ｔ□）とを減
算する（ステップ２１０．Ｔ２２）、前記第一〇 Ｐ
Ｕ １． Ｏ＋において、この減算結果Ｘを予め決めて
おいて基準値ε（共有データ１２３を書き替えるのに要
する最大時間より少し大きい値）と比較する（ステップ
２１１、Ｔ２２）、ここで、減算結果Ｘが基準値εより
小さい場合は（ステップ２１１）、第−ＣＰ Ｕ １０
ｒを待ち状態に移行する（ステップ２０８〜２０９、
Ｔ２３）、すなわち、このステップ２０８〜２０９にお
いて、第−ＣＰＵＩ Ｏ＋は、共有メモリ１２からセマ
フォ１２１．を読んではセマフオ１２１、のビットＤ３
１が“θ′″となっているかを判定する（Ｔ２３）、こ
こで、第−ＣＰＵｌ０Ｉは、読み込んだセマフォ１２１
＋のビットＤ、、が０″に変更されると（ステップ２０
９、Ｔ２４）、ステップ２０９から抜けてステップ２０
３に移り、第一の動作のステップ２０３〜２０６に移行
していくことになる。
く第四の動作〉
この第四の動作については、第１図、第５図、第６図以
降の図を参照して説明する。
降の図を参照して説明する。
第四の動作についても、第一の動作のステップ１１０．
１１１．２００〜２０２までを終了しているものとする
。すなわち、ステップ１１０において、仮に第−ＣＰ
Ｕ １０ ｌが共有データ１２３、を更新する場合、こ
の第−ＣＰＵ１０＋は、まず第一ローカルメモリ１Ｂ、
のテーブル１８１にＳＦ麹（ＳＦＩ）とＴＳＫＩｌｋｌ
（ＴＳＫＩ）とを対応づけて記憶させる（第１図ステッ
プ２００、第５図タイミングＴ３１）、そして、第−Ｃ
ＰＵＩＯ３は、直ちに共有メモリ１２のセマフォ１２１
１ （第６図（ａ））と、現在時刻データ１２５（ｔＨ
）を取り込む（ステップ２０１、Ｔａ２）。
１１１．２００〜２０２までを終了しているものとする
。すなわち、ステップ１１０において、仮に第−ＣＰ
Ｕ １０ ｌが共有データ１２３、を更新する場合、こ
の第−ＣＰＵ１０＋は、まず第一ローカルメモリ１Ｂ、
のテーブル１８１にＳＦ麹（ＳＦＩ）とＴＳＫＩｌｋｌ
（ＴＳＫＩ）とを対応づけて記憶させる（第１図ステッ
プ２００、第５図タイミングＴ３１）、そして、第−Ｃ
ＰＵＩＯ３は、直ちに共有メモリ１２のセマフォ１２１
１ （第６図（ａ））と、現在時刻データ１２５（ｔＨ
）を取り込む（ステップ２０１、Ｔａ２）。
ついで、第−ＣＰＵＩ Ｏ＋は、取り込んだセマフォ１
２１＋ （第６図（ｂ））のビットＩＬ＋を調べこれ
が“１″であるので（ステップ２０２）、次にセマフォ
１２１．（第６図（ｂ））のビットＤ。〜Ｄ、。を調べ
る（ステップ２０７、Ｔ２１）。
２１＋ （第６図（ｂ））のビットＩＬ＋を調べこれ
が“１″であるので（ステップ２０２）、次にセマフォ
１２１．（第６図（ｂ））のビットＤ。〜Ｄ、。を調べ
る（ステップ２０７、Ｔ２１）。
ここで、セマフォ１２１１ （第６図（ｂ））のビッ
トＤ、〜Ｄ、。は０でないので（ステップ２０７）、こ
のビットＤ０〜Ｄ、。の時刻データ５Ｔ（ｔｚ。）とス
テップ２０１で得た現在時刻データＴＭ （ｔ ２１
）とを減算する（ステップ２１０、Ｔａ２）、前記第−
ＣＰＵＩ Ｏ＋において、この減算結果Ｘを予め決めて
おいて基準値εと比較する（ステップ２１１．Ｔａ２）
。ここで、減算結果Ｘが基準値εより大きい場合は（ス
テップ２１１）、他のＣＰＵ （第二ＣＰＵ１Ｏ！、第
三ＣＰＵｌ０３）にデッドロックが発生しているので、
直ちに他のＣＰＵ （第二ＣＰ Ｕ １０ ｇ 、第三
ＣＰＵｌ０ｓ）に割り込みをかけるとともに、第一ロー
カルメモリ１Ｂ、のテーブル１８１を参照して得た当該
５Ｆ１１ｈを他のＣＰＵ （第二ＣＰ Ｕ １０ ｔ、
第三ＣＰＵｌ０ｓ）に通知する（ステップ２１２、Ｔａ
２）、そして、当該第−ＣＰＵｌ０．ｌム待ち状態に移
行する（ステップ２０８〜２０９、Ｔａ２）、すなわち
、このステップ２０８〜２０９において、第−ＣＰＵｌ
０．は、共有メモリ１２からセマフォ１２１１を読んで
はセマフォ１２１、のピッ）Ｄ３１が０”となっている
かを判定する（Ｔａ２）。
トＤ、〜Ｄ、。は０でないので（ステップ２０７）、こ
のビットＤ０〜Ｄ、。の時刻データ５Ｔ（ｔｚ。）とス
テップ２０１で得た現在時刻データＴＭ （ｔ ２１
）とを減算する（ステップ２１０、Ｔａ２）、前記第−
ＣＰＵＩ Ｏ＋において、この減算結果Ｘを予め決めて
おいて基準値εと比較する（ステップ２１１．Ｔａ２）
。ここで、減算結果Ｘが基準値εより大きい場合は（ス
テップ２１１）、他のＣＰＵ （第二ＣＰＵ１Ｏ！、第
三ＣＰＵｌ０３）にデッドロックが発生しているので、
直ちに他のＣＰＵ （第二ＣＰ Ｕ １０ ｇ 、第三
ＣＰＵｌ０ｓ）に割り込みをかけるとともに、第一ロー
カルメモリ１Ｂ、のテーブル１８１を参照して得た当該
５Ｆ１１ｈを他のＣＰＵ （第二ＣＰ Ｕ １０ ｔ、
第三ＣＰＵｌ０ｓ）に通知する（ステップ２１２、Ｔａ
２）、そして、当該第−ＣＰＵｌ０．ｌム待ち状態に移
行する（ステップ２０８〜２０９、Ｔａ２）、すなわち
、このステップ２０８〜２０９において、第−ＣＰＵｌ
０．は、共有メモリ１２からセマフォ１２１１を読んで
はセマフォ１２１、のピッ）Ｄ３１が０”となっている
かを判定する（Ｔａ２）。
割り込みをかけられた第二ＣＰ Ｕ １０ ｚおよび第
三ＣＰＵｌＯｓは、直ちに自己の第二ローカルメモリ１
８□および第三ローカルメモリ１８ｓの各テーブル１８
１を調べ（ステップ３００、Ｔａ２）、対応するＳＦ漱
がないＣＰＵｌ０ （この図では第三ＣＰＵＩ ０３
）は、処理を終了する（ステップ３０１、Ｔａ２）、ま
た、テーブル１８１を調べて（ステップ３００、Ｔａ２
）、対応するＳＦｋのあったＣＰＵｌ０ （この図では
第二ＣＰＵｌ０□）は、セマフォ１２１．のビットＤ０
〜Ｄ、。に“０″を、セマフォ１２１１のビット０コ１
に“０”を書き込み、直ちに共有メモリ１２のセマフォ
１２１＋としてこれを書き込む（ステップ２０３、Ｔａ
２）、これにより、共有メモリ１２のセマフォ１２１１
は、′Ｏ′となる。
三ＣＰＵｌＯｓは、直ちに自己の第二ローカルメモリ１
８□および第三ローカルメモリ１８ｓの各テーブル１８
１を調べ（ステップ３００、Ｔａ２）、対応するＳＦ漱
がないＣＰＵｌ０ （この図では第三ＣＰＵＩ ０３
）は、処理を終了する（ステップ３０１、Ｔａ２）、ま
た、テーブル１８１を調べて（ステップ３００、Ｔａ２
）、対応するＳＦｋのあったＣＰＵｌ０ （この図では
第二ＣＰＵｌ０□）は、セマフォ１２１．のビットＤ０
〜Ｄ、。に“０″を、セマフォ１２１１のビット０コ１
に“０”を書き込み、直ちに共有メモリ１２のセマフォ
１２１＋としてこれを書き込む（ステップ２０３、Ｔａ
２）、これにより、共有メモリ１２のセマフォ１２１１
は、′Ｏ′となる。
したがって、第−ＣＰＵ１０＋は、読み込んだセマフォ
１２１．のビット０３１が“０”に変更されたことにな
るので（ステンブ２０９、Ｔ３５）、ステップ２０９か
ら抜けてステップ２０３に移り、第一の動作のステップ
２０３〜２０６に移行していけることになる。
１２１．のビット０３１が“０”に変更されたことにな
るので（ステンブ２０９、Ｔ３５）、ステップ２０９か
ら抜けてステップ２０３に移り、第一の動作のステップ
２０３〜２０６に移行していけることになる。
本実施例は、このようにセマフォ１２１１を獲得したと
きに前記共有メモリ１２の現在時刻記憶手段にある現在
時刻データ１２５から読み出した時刻ｔを、共有データ
の更新中である表示（セマフォ１２１．のビットＤｆｆ
ｌの“１°゛）とともにセマフォに書き込んでおき、次
に現在時刻データ１２５と前記セマフォ１２１．に書き
込まれた時刻ｔとの差Ｘが一定の基準値εを超えている
ときにデッドロックが発生し、これ以下であるならば待
ち状態とするものである。したがって、本実施例によれ
ば、確実にデッドロックを検出でき、かっデンドロツク
発生時にはセマフォの実行権を解放させられることがで
きることになる。
きに前記共有メモリ１２の現在時刻記憶手段にある現在
時刻データ１２５から読み出した時刻ｔを、共有データ
の更新中である表示（セマフォ１２１．のビットＤｆｆ
ｌの“１°゛）とともにセマフォに書き込んでおき、次
に現在時刻データ１２５と前記セマフォ１２１．に書き
込まれた時刻ｔとの差Ｘが一定の基準値εを超えている
ときにデッドロックが発生し、これ以下であるならば待
ち状態とするものである。したがって、本実施例によれ
ば、確実にデッドロックを検出でき、かっデンドロツク
発生時にはセマフォの実行権を解放させられることがで
きることになる。
なお、本実施例では、複数のＣＰＵｌ０が共有メモリ１
２、バス１６を共有するマルチプロセッサによる動作で
説明したが、これに限ることなく、複数のタスク間で共
有データ１２３．を有するマルチタスク構成、あるいは
前記画構成の複合構成であってもよい。
２、バス１６を共有するマルチプロセッサによる動作で
説明したが、これに限ることなく、複数のタスク間で共
有データ１２３．を有するマルチタスク構成、あるいは
前記画構成の複合構成であってもよい。
以上述べたように本発明によれば、セマフォを獲得した
ときに前記現在時刻記憶手段から読み出した時刻を共有
データの更新中である表示とともにセマフォに書き込ん
でおき、次に現在時刻と前記セマフォに書き込まれた時
刻との差が一定の基準値を超えているときにデッドロッ
クが発生し、これ以下であるならば待ち状態とするので
、確実にデッドロックを検出でき、かつデッドロック発
生時にはセマフォの実行権を解放させることがてきると
いう効果がある。
ときに前記現在時刻記憶手段から読み出した時刻を共有
データの更新中である表示とともにセマフォに書き込ん
でおき、次に現在時刻と前記セマフォに書き込まれた時
刻との差が一定の基準値を超えているときにデッドロッ
クが発生し、これ以下であるならば待ち状態とするので
、確実にデッドロックを検出でき、かつデッドロック発
生時にはセマフォの実行権を解放させることがてきると
いう効果がある。
第１図は本発明の詳細な説明するために示すフローチャ
ート、第２図乃至第５図は同実施例を説明するために示
す説明図、第６図は同実施例で用いるセマフォの説明図
、第７図は同実施例を実現する装置を示す構成図、第８
図は同装置において使用される共有メモリの説明図、第
９図は同装置におけるローカルメモリの説明図、第１０
図はセマフォの構造を示す説明図である。 １・・・駆動制御装置、２・・・被制御袋！、１０１・
・・第−ＣＰＵ、１０□・・・第二ＣＰＵ、１０ｓ・・
・第三ＣＰＵ、１２・・・共有メモリ、１８１・・・テ
ーブル、１２１＋、１２１ｔ、・・・、１２１．・・・
セマフォ、１２３１．１２３１．・・・、１２３．・・
・共有デー久１２５・・・現在時刻データ。 代理人 弁理士 村 上 友 − 第２図 第３図 第４図 第６図 （ｄ） ［Ｉ［［［丁１２１１ 第９図 １！ １０図
ート、第２図乃至第５図は同実施例を説明するために示
す説明図、第６図は同実施例で用いるセマフォの説明図
、第７図は同実施例を実現する装置を示す構成図、第８
図は同装置において使用される共有メモリの説明図、第
９図は同装置におけるローカルメモリの説明図、第１０
図はセマフォの構造を示す説明図である。 １・・・駆動制御装置、２・・・被制御袋！、１０１・
・・第−ＣＰＵ、１０□・・・第二ＣＰＵ、１０ｓ・・
・第三ＣＰＵ、１２・・・共有メモリ、１８１・・・テ
ーブル、１２１＋、１２１ｔ、・・・、１２１．・・・
セマフォ、１２３１．１２３１．・・・、１２３．・・
・共有デー久１２５・・・現在時刻データ。 代理人 弁理士 村 上 友 − 第２図 第３図 第４図 第６図 （ｄ） ［Ｉ［［［丁１２１１ 第９図 １！ １０図
Claims (1)
- （１）共有データが更新中であることを表示するセマフ
ォを設け、共有データを更新する場合、セマフォを調べ
て更新可能ならば、このセマフォを更新中の表示に変更
し、かつこのセマフォに必要なデータを付加してセマフ
ォ用のメモリに書き込み、共有データを更新した後にセ
マフォを初期状態に復旧させるセマフォ制御方式におい
て、現在時刻を常時記憶する現在時刻記憶手段を設け、
セマフォ獲得時に共有データの更新中である表示をさせ
るとともに当該獲得時の時刻を前記現在時刻記憶手段か
ら読み出して前記セマフォに付加したのちにセマフォ用
のメモリに書き込み、前記セマフォに書き込まれた時刻
と前記現在時刻記憶手段の現在時刻とからデッドロック
状態を検出することを特徴とする共有データ競合制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13204788A JPH01300366A (ja) | 1988-05-30 | 1988-05-30 | 共有データ競合制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13204788A JPH01300366A (ja) | 1988-05-30 | 1988-05-30 | 共有データ競合制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01300366A true JPH01300366A (ja) | 1989-12-04 |
Family
ID=15072278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13204788A Pending JPH01300366A (ja) | 1988-05-30 | 1988-05-30 | 共有データ競合制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01300366A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301657A (ja) * | 1993-02-22 | 1994-10-28 | Internatl Business Mach Corp <Ibm> | 並行管理方法 |
| JPH0713939A (ja) * | 1993-06-14 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | リソースの制御方法及び装置 |
| US7921250B2 (en) * | 2004-07-29 | 2011-04-05 | International Business Machines Corporation | Method to switch the lock-bits combination used to lock a page table entry upon receiving system reset exceptions |
| US9253046B2 (en) | 1998-09-10 | 2016-02-02 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01297761A (ja) * | 1988-05-26 | 1989-11-30 | Fujitsu Ltd | ロック時限付ロック機構 |
-
1988
- 1988-05-30 JP JP13204788A patent/JPH01300366A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01297761A (ja) * | 1988-05-26 | 1989-11-30 | Fujitsu Ltd | ロック時限付ロック機構 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301657A (ja) * | 1993-02-22 | 1994-10-28 | Internatl Business Mach Corp <Ibm> | 並行管理方法 |
| JPH0713939A (ja) * | 1993-06-14 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | リソースの制御方法及び装置 |
| US9253046B2 (en) | 1998-09-10 | 2016-02-02 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| US9565013B2 (en) | 1998-09-10 | 2017-02-07 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| US9860315B2 (en) | 1998-09-10 | 2018-01-02 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| US10491675B2 (en) | 2001-10-01 | 2019-11-26 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| US7921250B2 (en) * | 2004-07-29 | 2011-04-05 | International Business Machines Corporation | Method to switch the lock-bits combination used to lock a page table entry upon receiving system reset exceptions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7178062B1 (en) | Methods and apparatus for executing code while avoiding interference | |
| JP4476193B2 (ja) | 情報処理方法および情報処理装置 | |
| US6697834B1 (en) | Mutual exculsion system and method for restarting critical sections of code when preempted during a critical section | |
| JPH0430053B2 (ja) | ||
| JP2000187600A (ja) | ウオッチドッグタイマ方式 | |
| JPH02220164A (ja) | 入出力制御処理延期装置 | |
| JPH01300366A (ja) | 共有データ競合制御方式 | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JP2009070212A (ja) | マルチプロセッサシステム | |
| JP3299361B2 (ja) | 共有メモリを持つマルチプロセッサシステム | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH0150936B2 (ja) | ||
| JPS60193046A (ja) | 命令例外検出方式 | |
| JP2000122882A (ja) | マルチスレッドプロセッサおよびデバッグ装置 | |
| KR19990082743A (ko) | 개별프로세서의초기해제에의한시스템직렬화및그멀티프로세서시스템 | |
| JPS63217424A (ja) | パイプライン制御の情報処理装置 | |
| JPH06161872A (ja) | タスク間排他制御方法 | |
| JPH0391055A (ja) | ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置 | |
| JPS6049344B2 (ja) | 命令再試行方式 | |
| JPS58205274A (ja) | 多重情報処理装置システム | |
| JPS5835289B2 (ja) | 制御プログラム処理監視機能をもつデ−タ処理装置 | |
| JPH03255546A (ja) | マイクロコンピュータのプログラム暴走検出回路 | |
| JPH08263318A (ja) | 診断処理装置の同期システム | |
| JPH03110637A (ja) | 命令トレース方式 | |
| JPH03139734A (ja) | 情報処理装置 |