JPS6049344B2 - 命令再試行方式 - Google Patents
命令再試行方式Info
- Publication number
- JPS6049344B2 JPS6049344B2 JP54097028A JP9702879A JPS6049344B2 JP S6049344 B2 JPS6049344 B2 JP S6049344B2 JP 54097028 A JP54097028 A JP 54097028A JP 9702879 A JP9702879 A JP 9702879A JP S6049344 B2 JPS6049344 B2 JP S6049344B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- signal
- circuit
- machine language
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Retry When Errors Occur (AREA)
Description
【発明の詳細な説明】
本発明は、命令再試行を行い得る機会を従来方式に比
して増加てきるようにした命令再試行に関するものであ
る。
して増加てきるようにした命令再試行に関するものであ
る。
計算機においては種々の命令が順次実行される。
その途中でハードウェアに障害が生じた場合、結果的に
は恰もその命令が１回しか実行されなかつたかのように
見えるということを条件として、命令をやり直すことは
従来より行われている。これを命令再試行という。従来
技術においては、命令再試行を行い得る機会は、命令フ
エツチ 時に障害が検出された場合またはオペランドデ
ー タ・フエツチ時に障害が検出された場合に限られて
いた。このような従来方式は、修復可能な障害が発生し
たにも拘わらず命令再試行が行われない という事態が
生ずるという欠点を有している。 本発明は、上記の考
察に基づくものであつて、命令再試行を行い得る機会を
従来の命令再試行方式より増加できるようにした命令再
試行方式を提供することを目的としている。そしてその
ため、本発明の命令再試行方式は、障害が検出されたと
きクロック停止が行われる処理装置において、機械語命
令でソース・データとして使用される領域が変更された
時にセットされ、当該機械語命令の処理が終了して次の
機械語命令の処理が開始さた・時にリセットされる記憶
手段を設け、且つ障害が検出された場合、機械語命令が
処理中であること及び上記記憶手段がリセットされてい
ることを条件として命令再試行を行う手段を設けたこと
を特徴とするものである。以下、本発明を図面を参照フ
しつつ説明する。 図において、１と２はＯＲ回路、３
は制御回路、４はクロック回路、５はラッチ、６はＮｉ
回路をそれぞれ示している。
は恰もその命令が１回しか実行されなかつたかのように
見えるということを条件として、命令をやり直すことは
従来より行われている。これを命令再試行という。従来
技術においては、命令再試行を行い得る機会は、命令フ
エツチ 時に障害が検出された場合またはオペランドデ
ー タ・フエツチ時に障害が検出された場合に限られて
いた。このような従来方式は、修復可能な障害が発生し
たにも拘わらず命令再試行が行われない という事態が
生ずるという欠点を有している。 本発明は、上記の考
察に基づくものであつて、命令再試行を行い得る機会を
従来の命令再試行方式より増加できるようにした命令再
試行方式を提供することを目的としている。そしてその
ため、本発明の命令再試行方式は、障害が検出されたと
きクロック停止が行われる処理装置において、機械語命
令でソース・データとして使用される領域が変更された
時にセットされ、当該機械語命令の処理が終了して次の
機械語命令の処理が開始さた・時にリセットされる記憶
手段を設け、且つ障害が検出された場合、機械語命令が
処理中であること及び上記記憶手段がリセットされてい
ることを条件として命令再試行を行う手段を設けたこと
を特徴とするものである。以下、本発明を図面を参照フ
しつつ説明する。 図において、１と２はＯＲ回路、３
は制御回路、４はクロック回路、５はラッチ、６はＮｉ
回路をそれぞれ示している。
クロック制御回路４は、論理Ｒｌ．Ｊのエラー信号が０
Ｒ回路１を介して入力されると、クロックの送出を停止
する。障害が中央処理装置の内部に発生すると、いずれ
かのエラー信号が論理ＲｌＪとなる。０Ｒ回路２には、
レジスタ変更信号、主メモリ変更信号および命令アドレ
ス・カウンタ変更信号が入力される。
Ｒ回路１を介して入力されると、クロックの送出を停止
する。障害が中央処理装置の内部に発生すると、いずれ
かのエラー信号が論理ＲｌＪとなる。０Ｒ回路２には、
レジスタ変更信号、主メモリ変更信号および命令アドレ
ス・カウンタ変更信号が入力される。
レジスタ変更信号とは具体的にはローカル記憶への書込
みパルスであり、主メモリ変更信号とは主メモリへの書
込パルスであり、命令アドレス・カウンタ変更信号とは
命令アドレス・カウンタ更新パルスである。レジスタ変
更信号、主メモリ変更信号、命令アドレス・カウンタ変
更信号は０Ｒ回路２を介してラッチ５に入力され、上記
レジスタ変更信号、主メモリ変更信号又は命令アドレス
・カウンタ変更信号のいずれかがオンとなつた時、ラッ
チ５はセットされる。ラッチ５は、次の命令の開始時点
でリセットされる。制御回路３には各種ＣＰＵ制御信号
が入力され、中央処理装置が機械語命令を処理中である
か否かを指示できる命令；実行中信号を出力する。ＡＮ
Ｄ回路６には、制御回路３からの実行中信号およびラッ
チ５の反転出力端子からの出力信号が入力される。次に
図のシステムの動作について説明する。
みパルスであり、主メモリ変更信号とは主メモリへの書
込パルスであり、命令アドレス・カウンタ変更信号とは
命令アドレス・カウンタ更新パルスである。レジスタ変
更信号、主メモリ変更信号、命令アドレス・カウンタ変
更信号は０Ｒ回路２を介してラッチ５に入力され、上記
レジスタ変更信号、主メモリ変更信号又は命令アドレス
・カウンタ変更信号のいずれかがオンとなつた時、ラッ
チ５はセットされる。ラッチ５は、次の命令の開始時点
でリセットされる。制御回路３には各種ＣＰＵ制御信号
が入力され、中央処理装置が機械語命令を処理中である
か否かを指示できる命令；実行中信号を出力する。ＡＮ
Ｄ回路６には、制御回路３からの実行中信号およびラッ
チ５の反転出力端子からの出力信号が入力される。次に
図のシステムの動作について説明する。
中央処理装置で障害が検出されると、中央処理装置２は
クロック停止状態となる。このとき、ソース・データが
変更されていると、ラッチ５の状態はｒ１ョであり、ソ
ース・データが変更されていないと、ラッチ５の状態は
ＲＯＪである。ラッチ５力げ０Ｊ状態であり、命令実行
中信号がＲｌＪであると、ＡＮＤ回路６は命令再試行可
能を示すｒ１ョの信号を出力する。ソース・データが既
に変更されている場合には、ラッチ５の状態はＲＯｊと
なり、ＡＮＤ回路６から命令再試行不可を示すＲＯｊ信
号を出力する。なお、上述の説明においては、ＡＮＤ回
路６が命令再試行可能信号を出力するものとしているが
、実際にはサービス・プロセッサによつてラッチ５およ
び命令実行中信号の値を読取り、サービス・プロセッサ
が再試行を行つて障害回復を行うものである。以上の説
明から明らかなように、本発明によれば、ソース・デー
タが書替えられたか否かを調べ、この結果に基づき命令
再試行の可否を決定しているので、命令再試行を行う機
会を従来方式より大幅に増加させることが出来る。
クロック停止状態となる。このとき、ソース・データが
変更されていると、ラッチ５の状態はｒ１ョであり、ソ
ース・データが変更されていないと、ラッチ５の状態は
ＲＯＪである。ラッチ５力げ０Ｊ状態であり、命令実行
中信号がＲｌＪであると、ＡＮＤ回路６は命令再試行可
能を示すｒ１ョの信号を出力する。ソース・データが既
に変更されている場合には、ラッチ５の状態はＲＯｊと
なり、ＡＮＤ回路６から命令再試行不可を示すＲＯｊ信
号を出力する。なお、上述の説明においては、ＡＮＤ回
路６が命令再試行可能信号を出力するものとしているが
、実際にはサービス・プロセッサによつてラッチ５およ
び命令実行中信号の値を読取り、サービス・プロセッサ
が再試行を行つて障害回復を行うものである。以上の説
明から明らかなように、本発明によれば、ソース・デー
タが書替えられたか否かを調べ、この結果に基づき命令
再試行の可否を決定しているので、命令再試行を行う機
会を従来方式より大幅に増加させることが出来る。
図は本発明の１実施例のブロック図である。
１と２・・・０Ｒ回路、３・・・制御回路、４・・・ク
ロック制御回路、５・・・ラッチ、６・・・ＡＮＤ回路
。
ロック制御回路、５・・・ラッチ、６・・・ＡＮＤ回路
。
Claims (1)
- １ 障害が検出されたときクロック停止が行われる処理
装置において、機械語命令でソース・データとして使用
される領域が変更された時にセットされ、当該機械語命
令の処理が終了して次の機械語命令の処理が開始された
時にリセットされる記憶手段を設け、且つ障害が検出さ
れた場合、機械語命令が処理中であること及び上記記憶
手段がリセットされていることを条件として命令再試行
を行う手段を設けたことを特徴とする命令再試行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54097028A JPS6049344B2 (ja) | 1979-07-30 | 1979-07-30 | 命令再試行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54097028A JPS6049344B2 (ja) | 1979-07-30 | 1979-07-30 | 命令再試行方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5621250A JPS5621250A (en) | 1981-02-27 |
| JPS6049344B2 true JPS6049344B2 (ja) | 1985-11-01 |
Family
ID=14180985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54097028A Expired JPS6049344B2 (ja) | 1979-07-30 | 1979-07-30 | 命令再試行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049344B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62272329A (ja) * | 1986-05-20 | 1987-11-26 | Nec Corp | 移送命令の再試行方式 |
-
1979
- 1979-07-30 JP JP54097028A patent/JPS6049344B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5621250A (en) | 1981-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456952A (en) | Data processing system having redundant control processors for fault detection | |
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| GB1397617A (en) | Input-output controller for a data processing system | |
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| US7191359B2 (en) | Fail-safe controller | |
| JPS6049344B2 (ja) | 命令再試行方式 | |
| JPH0147818B2 (ja) | ||
| JPS63217424A (ja) | パイプライン制御の情報処理装置 | |
| JP3299361B2 (ja) | 共有メモリを持つマルチプロセッサシステム | |
| JPH01116702A (ja) | シーケンスコントローラ | |
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JPS5833737A (ja) | リセツト制御方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH05233576A (ja) | 二重システム | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPH04330549A (ja) | 制御装置 | |
| JPS5917468B2 (ja) | プログラムカウンタ軌跡記憶装置 | |
| JPS6057609B2 (ja) | 電子機器の停電処理制御方式 | |
| JPS6130296B2 (ja) | ||
| JPS59125453A (ja) | リトライ方式 | |
| JPH0519745B2 (ja) | ||
| JPH0495135A (ja) | 外部発信信号制御方式 | |
| JPS6059610B2 (ja) | 命令処理方式 | |
| JPH0373884B2 (ja) | ||
| JPH01306930A (ja) | マイクロプロセッサ |