JPH0373884B2 - - Google Patents
Info
- Publication number
- JPH0373884B2 JPH0373884B2 JP57117324A JP11732482A JPH0373884B2 JP H0373884 B2 JPH0373884 B2 JP H0373884B2 JP 57117324 A JP57117324 A JP 57117324A JP 11732482 A JP11732482 A JP 11732482A JP H0373884 B2 JPH0373884 B2 JP H0373884B2
- Authority
- JP
- Japan
- Prior art keywords
- diagnosis
- self
- group
- controller
- partial circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004092 self-diagnosis Methods 0.000 claims description 36
- 238000003745 diagnosis Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000004886 process control Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012369 In process control Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14112—Diagnostic, troubleshooting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、誤動作を防止するために自己診断を
行なうプログラマブル・コントローラに関するも
のである。
行なうプログラマブル・コントローラに関するも
のである。
従来の発明と問題点
プログラマブル・コントローラはプロセス制御
用などに汎用されているが、プロセス制御におい
ては、コントローラが誤出力すると制御中のプロ
セスが暴走するなど危険な状態に陥ることが多
い。このため、コントローラには高信頼性が要求
される。
用などに汎用されているが、プロセス制御におい
ては、コントローラが誤出力すると制御中のプロ
セスが暴走するなど危険な状態に陥ることが多
い。このため、コントローラには高信頼性が要求
される。
この種コントローラを用いたプロセス制御系
は、一般に第１図示のように、コントローラ１、
プログラムメモリ２、入出力メモリ３、プロセス
入出力装置４，５、入出力機器６が、直接あるい
は伝送装置７，８を介して、システムバス９に接
続されている。この場合、コントローラ１からの
誤出力を防止するため種々の対策が講じられてお
り、本出願人が先に出願した“ストアードプログ
ラム式制御装置の誤出力防止方法”と題する特願
昭54−27897号（特開昭55−119702号）には、１
つの有効な解決方法が開示されている。これによ
れば、入力データを処理して得た一連の制御用出
力データを一旦メモリに蓄積しておき、所定量の
データの処理及び蓄積が完了した時点で、コント
ローラの自己診断及び上記一連の制御出力を入出
力装置に一括転送する診断・転送命令を実行する
構成となつている。この構成によれば、入出力装
置への制御データの出力に先立つて必ず自己診断
が行なわれるので誤出力のおそれがなく、また、
１個のデータを処理し出力するたびに自己診断を
行なう構成に比べて自己診断に要する時間を大幅
に短縮できるという利点がある。
は、一般に第１図示のように、コントローラ１、
プログラムメモリ２、入出力メモリ３、プロセス
入出力装置４，５、入出力機器６が、直接あるい
は伝送装置７，８を介して、システムバス９に接
続されている。この場合、コントローラ１からの
誤出力を防止するため種々の対策が講じられてお
り、本出願人が先に出願した“ストアードプログ
ラム式制御装置の誤出力防止方法”と題する特願
昭54−27897号（特開昭55−119702号）には、１
つの有効な解決方法が開示されている。これによ
れば、入力データを処理して得た一連の制御用出
力データを一旦メモリに蓄積しておき、所定量の
データの処理及び蓄積が完了した時点で、コント
ローラの自己診断及び上記一連の制御出力を入出
力装置に一括転送する診断・転送命令を実行する
構成となつている。この構成によれば、入出力装
置への制御データの出力に先立つて必ず自己診断
が行なわれるので誤出力のおそれがなく、また、
１個のデータを処理し出力するたびに自己診断を
行なう構成に比べて自己診断に要する時間を大幅
に短縮できるという利点がある。
しかしながら上記先行技術によつても、まだ自
己診断時間の短縮が十分とはいえない。すなわち
第１図示のコントローラ１をマイクロプログラム
制御構成とする場合、第２図示のように、マイク
ロプログラム・シーケンサ１１、マイクロプログ
ラムメモリ１２、ALU１３、レジスタ１４、カ
ウンタ１５、乗除算回路１６、システム／バス・
インターフエース１７、キヤツシユ・メモリ１
８、割込み制御回路１９、マイクロ命令ステータ
ス記憶回路２０、ビツト処理回路２１、マイクロ
命令プログラム・カウンタ２３等多数の部分回路
から構成されており、これらすべての部分回路に
対して自己診断を行なうには多大の時間を要する
からである。
己診断時間の短縮が十分とはいえない。すなわち
第１図示のコントローラ１をマイクロプログラム
制御構成とする場合、第２図示のように、マイク
ロプログラム・シーケンサ１１、マイクロプログ
ラムメモリ１２、ALU１３、レジスタ１４、カ
ウンタ１５、乗除算回路１６、システム／バス・
インターフエース１７、キヤツシユ・メモリ１
８、割込み制御回路１９、マイクロ命令ステータ
ス記憶回路２０、ビツト処理回路２１、マイクロ
命令プログラム・カウンタ２３等多数の部分回路
から構成されており、これらすべての部分回路に
対して自己診断を行なうには多大の時間を要する
からである。
発明の目的
本発明は上述した先行技術の問題点に鑑みてな
されたものであり、その目的は、誤動作を防止し
つつ自己診断時間を有効に短縮することができる
プログラマブル・コントローラを提供することに
ある。
されたものであり、その目的は、誤動作を防止し
つつ自己診断時間を有効に短縮することができる
プログラマブル・コントローラを提供することに
ある。
発明の実施例
第３図は、本発明の実施例の動作を説明するた
めのフローチヤートである。診断・一括転送命令
（CHT命令）が起動されると、まずコントローラ
１内の各部分回路の自己診断が開始される。そし
てこの自己診断結果が正常であるか否かが判定さ
れ、正常であれば出力データ一括転送指令が実行
される。これによつて、予め処理されメモリに蓄
積されていた所定量のデータが、システムバス９
を介してプロセス入出力装置４，５に送出され、
CHT命令が終了する。一方、自己診断結果が正
常でなければコントローラ１は警報出力を発生し
て停止する。このようにデータの出力に先立つて
必ず自己診断が行なわれる構成であるから、誤出
力がなされるおそれはない。
めのフローチヤートである。診断・一括転送命令
（CHT命令）が起動されると、まずコントローラ
１内の各部分回路の自己診断が開始される。そし
てこの自己診断結果が正常であるか否かが判定さ
れ、正常であれば出力データ一括転送指令が実行
される。これによつて、予め処理されメモリに蓄
積されていた所定量のデータが、システムバス９
を介してプロセス入出力装置４，５に送出され、
CHT命令が終了する。一方、自己診断結果が正
常でなければコントローラ１は警報出力を発生し
て停止する。このようにデータの出力に先立つて
必ず自己診断が行なわれる構成であるから、誤出
力がなされるおそれはない。
第４図は、第３図のCHT命令中の自己診断プ
ログラムの構成を示すフローチヤートである。自
己診断命令の実行が開始されると、まず基本診断
プログラムが実行される。この基本診断の対象と
なる第１の群の部分回路は、第３図示のマイクロ
プログラム・シーケンサ１１、マイクロプログラ
ム・メモリ１２、ALU１３、レジスタ１４等プ
ログラマブル・コントローラ１の中核をなす部分
回路である。この中核部分に異常が生じた場合、
その異常の内容によつてはプログラム・エラーが
発生せず、演算結果だけが誤つてしまう場合があ
る。このような場合にシステムの暴走等危険な状
態を生じるおそれが最も大きい。従つて上記第１
の群に属するすべての中核部分回路については
CHT命令は起動されるたびに必ず自己診断が行
なわれる。
ログラムの構成を示すフローチヤートである。自
己診断命令の実行が開始されると、まず基本診断
プログラムが実行される。この基本診断の対象と
なる第１の群の部分回路は、第３図示のマイクロ
プログラム・シーケンサ１１、マイクロプログラ
ム・メモリ１２、ALU１３、レジスタ１４等プ
ログラマブル・コントローラ１の中核をなす部分
回路である。この中核部分に異常が生じた場合、
その異常の内容によつてはプログラム・エラーが
発生せず、演算結果だけが誤つてしまう場合があ
る。このような場合にシステムの暴走等危険な状
態を生じるおそれが最も大きい。従つて上記第１
の群に属するすべての中核部分回路については
CHT命令は起動されるたびに必ず自己診断が行
なわれる。
基本診断が終了すると、引続いて第２の群に属
する部分回路についての自己診断が行なわれる。
この第２の群に属する部分回路は、例えば第２図
中のカウンタ１５、乗除算回路１６、マイクロ命
令プログラム・カウンタ２３等、上述した中核部
分以外の部分回路である。これら第２の群に属す
る部分回路はCHT命令が起動されるたびに順次
１つずつ選択され自己診断が実行される。すなわ
ち、第４図示のように、第２の群に属する部分回
路Ａ，Ｂ，Ｃ…Ｈが自己診断の対象となつている
ことを指定する診断ポインタを設置し、その内容
ＰをCHT命令が起動されるたびに歩進させる。
診断ポインタ判定ステツプにおいて、診断ポイン
タの内容Ｐが判定され、対応の番号が割当てられ
ている部分回路Ａ，Ｂ，Ｃ…又はＨが選択されそ
の自己診断が実行される。このようにしてコント
ローラの中核をなす第１の群とそれ以外の第２の
群についての自己診断が終了する。
する部分回路についての自己診断が行なわれる。
この第２の群に属する部分回路は、例えば第２図
中のカウンタ１５、乗除算回路１６、マイクロ命
令プログラム・カウンタ２３等、上述した中核部
分以外の部分回路である。これら第２の群に属す
る部分回路はCHT命令が起動されるたびに順次
１つずつ選択され自己診断が実行される。すなわ
ち、第４図示のように、第２の群に属する部分回
路Ａ，Ｂ，Ｃ…Ｈが自己診断の対象となつている
ことを指定する診断ポインタを設置し、その内容
ＰをCHT命令が起動されるたびに歩進させる。
診断ポインタ判定ステツプにおいて、診断ポイン
タの内容Ｐが判定され、対応の番号が割当てられ
ている部分回路Ａ，Ｂ，Ｃ…又はＨが選択されそ
の自己診断が実行される。このようにしてコント
ローラの中核をなす第１の群とそれ以外の第２の
群についての自己診断が終了する。
第５図は上述した自己診断の手順を更に詳細に
説明するための概念図である。すなわち、最初の
CHT命令においては、コントローラの中核をな
す第１の群に対する基本診断Ｆと、それ以外の第
２の群中の部分回路Ａ（例えば第２図示のカウン
タ１５）の自己診断が実行されて全ての自己診断
が終了する。第２回目のCHT命令においては、
第１の群に対する基本診断Ｆと、第２の群中の他
の部分回路Ｂ（例えば第２図示の乗除算回路１６）
の自己診断が実行される。以下同様にして第８回
目のCHT命令において、第２の群に属する最後
の部分回路Ｈの自己診断が実行され、診断ポイン
タの内容は初期値に戻る。従つて第９回目の
CHT命令においては、再び部分回路Ａの自己診
断が実行される。以下同様にして、コントローラ
の中核をなす第１の群に属する部分回路に対して
はCHT命令の起動のたびに自己診断が実行され、
一方それ以外の第２の群に属する部分回路に対し
ては、CHT命令が起動されるたびに順次サイク
リツクに選択されたいずれか１つの部分回路につ
いて自己診断が実行される。
説明するための概念図である。すなわち、最初の
CHT命令においては、コントローラの中核をな
す第１の群に対する基本診断Ｆと、それ以外の第
２の群中の部分回路Ａ（例えば第２図示のカウン
タ１５）の自己診断が実行されて全ての自己診断
が終了する。第２回目のCHT命令においては、
第１の群に対する基本診断Ｆと、第２の群中の他
の部分回路Ｂ（例えば第２図示の乗除算回路１６）
の自己診断が実行される。以下同様にして第８回
目のCHT命令において、第２の群に属する最後
の部分回路Ｈの自己診断が実行され、診断ポイン
タの内容は初期値に戻る。従つて第９回目の
CHT命令においては、再び部分回路Ａの自己診
断が実行される。以下同様にして、コントローラ
の中核をなす第１の群に属する部分回路に対して
はCHT命令の起動のたびに自己診断が実行され、
一方それ以外の第２の群に属する部分回路に対し
ては、CHT命令が起動されるたびに順次サイク
リツクに選択されたいずれか１つの部分回路につ
いて自己診断が実行される。
上述した実施例では、第２の群に属する部分回
路に対してはCHT命令起動のたびにいずれか一
つを選択して自己診断を行なう構成を例示した
が、１回のCHT命令あたりいずれか２つあるい
はそれ以上の部分回路を順次選択して自己診断を
実行する構成とすることもできる。
路に対してはCHT命令起動のたびにいずれか一
つを選択して自己診断を行なう構成を例示した
が、１回のCHT命令あたりいずれか２つあるい
はそれ以上の部分回路を順次選択して自己診断を
実行する構成とすることもできる。
発明の効果
以上詳細に説明したように、本発明は、診断・
転送指令を備えたプログラマブル・コントローラ
において、自己診断の対象をコントローラの中核
をなす第１の群とそれ以外の第２の群とに分け、
第１の群に属する部分回路については前記診断・
転送命令のたびに自己診断を行ない、第２の群に
属する部分回路については前記診断・転送命令の
たびに順次いずれか一部の部分回路を選択してサ
イクリツクに自己診断を行なう構成であるから、
誤出力を防止しつつ自己診断時間を有効に短縮す
ることができる。
転送指令を備えたプログラマブル・コントローラ
において、自己診断の対象をコントローラの中核
をなす第１の群とそれ以外の第２の群とに分け、
第１の群に属する部分回路については前記診断・
転送命令のたびに自己診断を行ない、第２の群に
属する部分回路については前記診断・転送命令の
たびに順次いずれか一部の部分回路を選択してサ
イクリツクに自己診断を行なう構成であるから、
誤出力を防止しつつ自己診断時間を有効に短縮す
ることができる。
第１図はプログラマブル・コントローラを用い
たプロセス制御系の一般的な構成を例示するブロ
ツク図、第２図は第１図中のプラグラマブル・コ
ントローラ１の構成の一例を示すブロツク図、第
３図乃至第５図は本発明は一実施例の動作を説明
するためのフローチヤートである。 １……プログラマブル・コントローラ、２……
プログラムメモリ、４，５……プロセス入出力装
置、６……入出力機器、７，８……伝送装置、９
……システムバス、１１……マイクロプログラ
ム・シーケンサ、１２……マイクロプログラム・
メモリ、１３……ALU、１４……レジスタ、１
５……カウンタ、１６……乗除算回路、１７……
システム／バス・インターフエース、１８……キ
ヤツシユ・メモリ、１９……割込み制御回路、２
０……マイクロ命令ステータス記憶回路、２１…
…ビツト処理回路、２３……マイクロ命令プログ
ラム・カウンタ。
たプロセス制御系の一般的な構成を例示するブロ
ツク図、第２図は第１図中のプラグラマブル・コ
ントローラ１の構成の一例を示すブロツク図、第
３図乃至第５図は本発明は一実施例の動作を説明
するためのフローチヤートである。 １……プログラマブル・コントローラ、２……
プログラムメモリ、４，５……プロセス入出力装
置、６……入出力機器、７，８……伝送装置、９
……システムバス、１１……マイクロプログラ
ム・シーケンサ、１２……マイクロプログラム・
メモリ、１３……ALU、１４……レジスタ、１
５……カウンタ、１６……乗除算回路、１７……
システム／バス・インターフエース、１８……キ
ヤツシユ・メモリ、１９……割込み制御回路、２
０……マイクロ命令ステータス記憶回路、２１…
…ビツト処理回路、２３……マイクロ命令プログ
ラム・カウンタ。
Claims (1)
- 【特許請求の範囲】 １ 一群の入力データを処理し作成した一群の出
力データを一旦メモリに蓄積し、自己診断を行な
つた後、前期一群の出力データをプロセス入出力
装置に一括転送する診断・転送命令を備えたプロ
グラマブル・コントローラにおいて、 該プログラマブル・コントローラのマイクロプ
ログラム制御を構成する複数の部分回路をコント
ローラの中核をなす第１の群とそれ以外の第２の
群とに分け、第１の群に属する部分回路について
は前記診断・転送命令のたびに自己診断を行な
い、第２の群に属する部分回路については前記診
断・転送命令のたびに順次いずれか一部の部分回
路を選択してサイクリツクに自己診断を行なうこ
とを特徴とするプログラマブル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117324A JPS598012A (ja) | 1982-07-06 | 1982-07-06 | プログラマブル・コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117324A JPS598012A (ja) | 1982-07-06 | 1982-07-06 | プログラマブル・コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS598012A JPS598012A (ja) | 1984-01-17 |
| JPH0373884B2 true JPH0373884B2 (ja) | 1991-11-25 |
Family
ID=14708918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117324A Granted JPS598012A (ja) | 1982-07-06 | 1982-07-06 | プログラマブル・コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598012A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650779A (ja) * | 1992-08-03 | 1994-02-25 | Sony Corp | 自己診断方法およびそのための制御装置 |
-
1982
- 1982-07-06 JP JP57117324A patent/JPS598012A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS598012A (ja) | 1984-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4274138A (en) | Stored program control system with switching between instruction word systems | |
| US4045782A (en) | Microprogrammed processor system having external memory | |
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| JPH0373884B2 (ja) | ||
| JPH0147818B2 (ja) | ||
| JPH04248629A (ja) | 演算処理システム | |
| JPS586971B2 (ja) | 演算処理装置 | |
| JPS5938608B2 (ja) | デ−タ転送制御方式 | |
| JPH0519745B2 (ja) | ||
| JPH05233576A (ja) | 二重システム | |
| JPH03246659A (ja) | マルチｃｐｕにおける伝送データのチェック方法 | |
| JPS6256544B2 (ja) | ||
| JPS6049344B2 (ja) | 命令再試行方式 | |
| JPS5833737A (ja) | リセツト制御方式 | |
| JPS6012656B2 (ja) | リトライ制御方式 | |
| JPS60225936A (ja) | 演算制御方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH01124035A (ja) | 出力データ制御装置 | |
| JPS6298435A (ja) | コンピユ−タの異常検出方法 | |
| JPH0289139A (ja) | 論理シミュレーション方法 | |
| JPS62118447A (ja) | 入出力疑似障害の発生方式 | |
| JPS61100802A (ja) | プログラマブルシ−ケンスコントロ−ラの演算処理方式 | |
| JPH01169641A (ja) | ソフトエラー検出方式 | |
| JPS5953902A (ja) | 制御装置 | |
| JPS62107355A (ja) | デ−タ処理装置 |