JPH03246659A - マルチcpuにおける伝送データのチェック方法 - Google Patents

マルチcpuにおける伝送データのチェック方法

Info

Publication number
JPH03246659A
JPH03246659A JP3017825A JP1782591A JPH03246659A JP H03246659 A JPH03246659 A JP H03246659A JP 3017825 A JP3017825 A JP 3017825A JP 1782591 A JP1782591 A JP 1782591A JP H03246659 A JPH03246659 A JP H03246659A
Authority
JP
Japan
Prior art keywords
command
cpu
code
slave
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3017825A
Other languages
English (en)
Inventor
Katsuhide Sakashita
坂下 勝秀
Kiyotake Tanno
丹野 清武
Katsuji Miyata
宮田 勝次
Hiroshi Obara
弘 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Oki Electric Industry Co Ltd
Shinko Seisakusho KK
Panasonic Holdings Corp
Original Assignee
Oki Electric Industry Co Ltd
Shinko Seisakusho KK
Tokyo Electric Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Shinko Seisakusho KK, Tokyo Electric Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3017825A priority Critical patent/JPH03246659A/ja
Publication of JPH03246659A publication Critical patent/JPH03246659A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[00013
【産業上の利用分野] この発明はマスターCPUと1又は複数のスレーブCP
Uとの間でデータ伝送を行うマルチCPUシステムに関
する。 [0002] 【従来の技術】 従来、マスターCPUと1又は複数のスレーブCPUと
の間でデータ伝送を行うシステムにおいては、例えば、
マスターCPUからスレーブCPUに一方的にデータを
伝送させる方式、またマスターCPUからスレーブCP
Uにデータを伝送させるとスレーブCPUが伝送データ
を受信してACKコード又はNACKコ[0003]
【発明が解決しようとする課題】
しかしながら、前者の方式では伝送路に断線やノイズ発
生等の障害があった場合やスレーブC’P U側にハー
ドやソフトの障害がありスレーブCPUが暴走するよう
なことがあってもマスターCPUは全く判定することが
できない欠点があった。また後者の方式では返送するの
がACKコード又はNACKコードのみであるためノイ
ズによってコード判別を誤認するおそれがあり、また伝
送路に断線やノイズ発生等の障害があった場合やスレー
ブCPU側にハードやソフトの障害があった場合にその
事象をマスターCPUは判定することができるが、その
障害がどのようなものであるかを判定することができな
い欠点があった。 [0004] そこでこの発明は、マスターCPUはスレーブCPUに
対するデータの伝送状態をその事象及び内容も含めてよ
り確実にチエツクすることができ、しかもスレーブCP
Uの動作に異常がある場合にその異常動作の内容をも判
定することができるマルチCPUシステムを提供しよう
とするものである。 [0005]
【課題を解決するための手段】
この発明は、マスターCPUと1又は複数のスレーブC
PUとの間でデータ伝送を行うマルチCPUシステムに
おいて、マスターCPUからスレーブCPUにコマンド
を伝送するとスレーブCPUではそのコマンドの状態を
チエツクし、コマンドの状態が正常であればマスターC
PUにACKコードとともにコマンドをコマンドエコー
として伝送してコマンドを実行し、またコマンドの状態
が異常であればマスターCPUからのACKコードとと
もにコマンドをコマンドエコーとして伝送し、さらにコ
マンドの実行後に正常な動作が確認されると結果OKコ
ードを伝送し、また異常な動作が確認されると結果NG
コードとともにエラー内容を示すエラー情報を伝送し、
マスターCPUではスレーブCPUからのACKコード
又はNACKコードとコマンドエコーとからデータの伝
送状態をチエツクするとともに、結果OKコード又は結
果NGコードとエラー情報とから伝送データによるスレ
ーブCPUの動作状態をチエツクすることにある。 [0006]
【作用】
このような構成の本発明であれば、マスターCPUから
スレーブCPUにコマンドが伝送されると、スレーブC
PUではそのコマンドの状態がチエツクされる。ここで
、コマンドの状態が正常であればマスターCPUにAC
Kコードとともにコマンドがコマンドエコーとして伝送
されてコマンドが実行される。そして、コマンドの実行
後に正常な動作が確認されると結果OKコードが伝送さ
れ、異常な動作が確認されると結果NGコードとともに
エラー内容を示すエラー情報が伝送される。また、コマ
ンドの状態が異常であればマスターCPUからのACK
コードとともにコマンドがコマンドエコーとして伝送さ
れる。これにより、マスターCPUではスレーブCPU
からのACKコード又はNACKコードとコマンドエコ
ーとからデータの伝送状態がチエツクされる。さらに、
結果OKコード又は結果NGコードとエラー情報とから
伝送データによるスレーブCPUの動作状態がチエツク
される。 [0007]
【実施例】
以下、この発明の実施例を図面を参照しながら説・明す
る。なお、この実施例で[0008] 第1図はブロック図で、1はマスターCPU、2はスレ
ーブCPUである。前記マスターCPU1にはデータバ
ス3を介してROM(リード・オンリ・メモリ)4、R
AM(ランダム・アクセス・メモリ)5及びメカ部を除
く各種入出力装置6が接続されている。前記スレーブC
PU2にはデータバス7を介してROM8、RAM9及
びI10ポート10が接続されている。前記I10ポー
ト10には各種のメカ機構が接続されている。前記マス
ターCPUIとスレーブCPU2とはポートAllを間
に介して制御信号ライン12が接続され、またポートB
13を間に介して双方向データバス14が接続されてい
る。前記マスターCPU1及びスレーブCPU2はそれ
ぞれROM4.8に格納されているプログラムデー夕に
基づいて制御動作を行うものである。 [0009] 前記マスターCPU1は第7図に示すプログラム処理を
行うように設定されている。すなわち、先ずポートB1
3が空になっているか否かをチエツクし、空になってい
ればポートAllに「1」のIDデータをセットする。 続いてポートB13にコマンドをセットする。このコマ
ンドとしては1バイトが8ビツト構成で第2図の(a)
に示すようにID=1の単一バイトからなるコマンドか
或いは第2図の(b)に示すようにID=1とID=0
の複数バイトからなるコマンドになっている。ID=1
のものは2ビツト目から7ビツト目までの6ビツトがコ
マンド格納部、1ビツト目が実行ウェイトビット格納部
、0ビツト目がレスポンスビット格納部となっている。 ID=1のコマンド部にはコマンド群の性質を現わすデ
ータがセットされている。コマンドが複数バイトからな
るものでは前記ポートB13にコマンドをセットした状
態でそのポートB13のコマンドが前記スレーブCPU
2に読込まれて空になるのを待つ。そして前記ポー)B
13が空になるとrOJのIDデータを前記ポートAl
lにセットし、かつID=0のコマンドを前記ポートB
13にセットする。この処理をID=Oのコマンド全て
がセットされ終わるまで繰り返し行う。ID=Oのコマ
ンド全てがセットされ終わると前記スレーブCPU2か
らのACKコード又はNACKコードの入力待ち状態と
なる。なお、この処理においてポートB13が空になら
ないときには常に実行権をモニタへ移す。 [0010] 前記スレーブCPU2は第8図及び第9図に示すプログ
ラム処理を行うように設定されている。すなわち、前記
ポートAllにID=1のデータがセットされ前記ポー
)B13にコマンドがセットされているとその各ポー)
A、Bのデータを取込み、20m5タイマーをスタート
させる。この20m5の間に次のコマンドを取込む。も
し、この間にコマンドのキャンセル指示があれば現行コ
マンドを中断して新たなコマンドを受付ける。そしてこ
のタイマーがタイムアツプすると■D=1のコマンドの
テーブルをサーチし、そのコマンドがテーブルに有れば
後続のコマンド数をチエツクする。これはID=1のコ
マンド部にセットされているコマンド数と実際に取込ま
れたコマンド数をチエツクして行う。このコマンド数の
チエツクにおいて一致が確認されると前記ポー)813
の空状態を確認してからID=1をポートAllにセッ
トし、第3図の(a)に示すように6ビツトのコマンド
エコーと2ビツトのACKコード「00」からなるAC
KデータをポートB13にセットする。このID=1の
データ及びACKデータが前記マスターCPUIに取込
まれると続いてID=0をポートAllにセットし、第
3図の(b)に示すように8ビツトのBCCコードをポ
ートB13にセットする。このときのBCCコードは前
記マスターCPUIから取込まれた全てのコマンドの各
ビットの排他的論理和によって作られるコードになって
いる。続いて前記マスターCPUIから取込んだID=
1のコマンドの1ビツト目をチエツクし、ウェイトビッ
トがセットされているか否かをチエツクする。ウェイト
ビットがセットされていればウェイト時間を設けてから
コマンドの実行処理を行い、またウェイトビットがセッ
トされていなければ直ちにコマンドの実行処理を行う。 続いて前記マスターCPU1から取込んだID=1のコ
マンドのOビット目をチエツクし、レスポンスビットが
セットされているか否かをチエツクする。このレスポン
スビットがセットされていなければこの処理をリターン
させ、またこのレスポンスビットがセットされていれば
スレーブCPUZ側における各部の動作がコマンドに従
って正常に行われたか否かをチエツクする。動作が正常
に行われたときには前記ポートAllにID=1をセッ
トし、第5図の(a)に示すように6ビツトのコマンド
エコーと2ビツトの結果OKコード「10」からなるO
KデータをポートB13にセットし、続いてポートB1
3が空になるとID=OをポートAllにセットし、第
5図の(b)に示すように8ビツトのノーマルエンドコ
ードをポートB13にセットしてスレーブCPU2の処
理を終了する。また、スレーブCPU2側の動作に異常
があるときはID=1をポートAllにセットし、第6
図の(a)に示すように6ビツトのコマンドエコーと2
ビツトの結果NGコードからなるNGデータをポートB
13にセットする。続いてポートB13が空になるとI
D=0をポートAllにセットし、第6図の(b)に示
すように8ビツトからなるエラー情報をポートB13に
セットしてスレーブCPU2の処理を終了する[001
1] また、この処理においてマスターCPU1から取込まれ
たID=1のコマンドがテーブルになかっなり、コマン
ド数が不一致のときにはID=1をポートA11にセッ
トし、第4図の(a)に示すように6ビツトのコマンド
エコーと2ビツトのNACKコードからなるNACKデ
ータをポートB13にセットする。続いてポートB13
が空になるとID=0をポートA11にセットし、さら
に第4図の(b)に示すように8ビツトのエラースティ
タスをポートB13にセットし、最後に受信バッファを
クリアしてこの処理を終了する。なお、前記エラーステ
ィタスはOビット目をID=1で未定義のコマンド情報
とし、1ビツト目を未使用ビットとし、2ビツト目をコ
マンド群が規定値よりも多いことを示す情報とし、3ビ
ツト目をコマンド群が規定数よりも少ないことを示す情
報とし、4ビツト目を全コマンド群の実行未完のうちに
新たなコマンドを受信したことを示す情報とし、5ビツ
ト目をスレーブCPU2の受信バッファが満杯であるこ
とを示す情報とし、6ビツト目をID=1のコマンドが
ないことを示す情報とし、7ビツト目をその他のエラー
を示す情報としている。 [0012] 前記マスターCPUIは前記スレーブCPU2からAC
KコードまたはNACKコードを読込んだときには第1
0図に示す割込み(1)処理を行なう。すなわち、ポー
トB13を介してスレーブCPU2からの送信データを
読込む。そしてBCCコードまたはエラースティタスを
読込んだときには第11図に示す割込み(2)処理を行
う。すなわちACKデータのときはコマンドエコーの一
致ヲチエツクし、さらにBCCコードの一致をチエツク
する。そして全てが一致したとき始めて伝送データが正
常に伝送されたものと判定してリターンする。また、N
ACKデータのときやACKデータであってもコマンド
エコーやBCCコードが不一致のときにはデータの伝送
に異常ありと判定し、RAM5にエラースティタスを格
納してリターンする。 [0013] また、結果OKコード、結果NGコードを読込んだとき
には第12図に示す割込み(3)処理を行う。すなわち
、結果OKコードのときはフラグFを1にセットする。 続いてノーマルエンドコード、エラー情報を読込んだと
きは第13図に示す割込み(4)処理を行う。すなわち
、先ずフラグFの状態をチエツクし、Fが「1」であれ
ば次にコマンドエコーの一致をチエツクし、一致してい
ればこの処理をリターンする。また、Fが「1」でなか
ったり、コマンドエラーが不一致のときにはエラー情報
をRAM5に格納し、続いてポートB13の空を確認し
てからポートAllにID=1をセットし、ポートB1
3にキャンセルコマンドをセットしてこの処理をリター
ンする。 [0014] このように構成された本実施例装置においては、マスタ
ーCPU1からスレーブCPU2にコマンドが伝送され
るとスレーブCPU2では取込んだID=1のコマンド
がテーブルに有るか否かをチエツクし、有れば続いてコ
マンドの数をチエツクする。そしてこのコマンド数も一
致していればマスターCPU1にコマンドエコーとAC
KコードからなるACKデータを伝送する。またID=
1のコマンドがテーブルになかったり、コマンド数が不
一致のときにはマスターCPU1にコマンドエコーとN
ACKコードからなるNACKデータを伝送する。従っ
てマスターCPUIではACK、NACKのコードのみ
でなくコマンドエコーによっても伝送データの状態を判
定することができる。従って、データの伝送路が断線し
ている場合は勿論、ノイズによって障害があった場合も
コマンドエコーの状態によって異常があったことを確実
に判定することができる。また、伝送が正常に行われた
ことも確実に判定できる。このように伝送状態をその事
象のみでなく、異常が断線によるものかノイズによるも
のかその内容も含めて確実にチエツクすることができる
。 [0015] さらに、マスターCPU1からのID=1のコマンドに
レスポンスビットがセットされているときにはスレーブ
CPU2におけるコマンド実行後の動作結果をチエツク
し、動作が正常の場合は結果OKコードをマスターCP
U1に送信し、また動作が異常の場合は結果NGコード
及びそのエラー内容をデータとして含むエラー情報をマ
スターCPU1に伝送している。従って、マスターCP
UIはコマンドによってスレーブCPUZ側の動作がど
のように行われたか確実に判定することかできる。 [0016] なお、前記実施例はこの発明をマスターCPUとスレー
ブCPUが1:1の関係にある場合に適用したものにつ
いて述べたが必ずしもこれに限定されるものではなく、
マスターCPUとスレーブCPUが1:複数の関係にあ
る、いわゆるインラインシステムにも適用できるもので
ある。 [0017]
【発明の効果】
以上詳述したようにこの発明によれば、マスターCPU
はスレーブCPUに対するデータの伝送状態をその事象
及び内容も含めてより確実にチエツクすることができ、
しかもスレーブCPUの動作に異常がある場合にその異
常動作の内容をも判定することができるマルチCPUシ
ステムを提供できる。
【図面の簡単な説明】
【図1】 この発明の一実施例を示すブロック図。
【図2】 同実施例こおするコマンドの構成を示す図。
【図3】 同実施例こおするACK返送時のデータ構成
を示す図。
【図4】 同実施例こおするNACK返送時のデータ構
成を示す図。
【図5】 同実施例こおする動作正常返送時のデータ構
成を示す図。
【図6】 同実施例こおする動作異常返送時のデータ構
成を示す図。
【図7】 同実施例こおするマスターCPUのプログラ
ム処理を示す流れ図
【図8】 同実施例におけるスレー
ブCPUのプログラム処理を示す流れ図
【図9】 同実
施例におけるスレーブCPUのプログラム処理を示す流
れ図
【図101同実施例におけるマスターCPUのAC
K、NACK受信時の割込み処理を示す流れ図。 【図11】同実施例におけるマスターCPUのBCCコ
ード、エラースティタス受信時の割込み処理を示す流れ
図。
【図12】同実施例におけるマスターCPUの結果OK
コード、結果NGコード受信時の割込み処理を示す流れ
図。
【図13】同実施例におけるマスターCPUのノーマル
エンドコード、エラー情報受信時の割込み処理を示す流
れ図。
【符号の説明】
1・・・マスターCPU、2・・・スレーブCPU、4
.8・・・ROM(リード・オンリ・メモリ)11・・
・ポートA、13・・・ポートB、14・・・双方向デ
ータバス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】 (イ)
【図10】
【図1月 【図12】
【図13】 リターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】マスターCPUと1又は複数のスレーブC
    PUとの間でデータ伝送を行うマルチCPUシステムに
    おいて、前記マスターCPUからスレーブCPUにコマ
    ンドを伝送すると前記スレーブCPUではそのコマンド
    の状態をチェックし、コマンドの状態が正常であれば前
    記マスターCPUにACKコードとともに前記コマンド
    をコマンドエコーとして伝送してコマンドを実行し、ま
    たコマンドの状態が異常であれば前記マスターCPUに
    NACKコードとともに前記コマンドをコマンドエコー
    として伝送し、さらにコマンドの実行後に正常な動作が
    確認されると結果OKコードを伝送し、また異常な動作
    が確認されると結果NGコードとともにエラー内容を示
    すエラー情報を伝送し、前記マスターCPUでは前記ス
    レーブCPUからのACKコード又はNACKコードと
    コマンドエコーとからデータの伝送状態をチェックする
    とともに、結果OKコード又は結果NGコードとエラー
    情報とから伝送データによるスレーブCPUの動作状態
    をチェックすることを特徴とするマルチCPUシステム
JP3017825A 1991-02-08 1991-02-08 マルチcpuにおける伝送データのチェック方法 Pending JPH03246659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3017825A JPH03246659A (ja) 1991-02-08 1991-02-08 マルチcpuにおける伝送データのチェック方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3017825A JPH03246659A (ja) 1991-02-08 1991-02-08 マルチcpuにおける伝送データのチェック方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59123371A Division JPS613265A (ja) 1984-06-15 1984-06-15 マルチcpuにおける伝送デ−タのチエツク方式

Publications (1)

Publication Number Publication Date
JPH03246659A true JPH03246659A (ja) 1991-11-05

Family

ID=11954501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3017825A Pending JPH03246659A (ja) 1991-02-08 1991-02-08 マルチcpuにおける伝送データのチェック方法

Country Status (1)

Country Link
JP (1) JPH03246659A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052994A1 (en) * 2005-11-07 2007-05-10 Lg Electronics Inc. Near field communication host controller interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052994A1 (en) * 2005-11-07 2007-05-10 Lg Electronics Inc. Near field communication host controller interface

Similar Documents

Publication Publication Date Title
FI92262C (fi) Joustava väyläjärjestelmä
US5237567A (en) Processor communication bus
US4912635A (en) System for reexecuting branch instruction without fetching by storing target instruction control information
US5471638A (en) Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests
EP0383899B1 (en) Failure detection for partial write operations for memories
JPH02189663A (ja) 入出力データ転送方式
US20060095898A1 (en) Method for integrating multiple object files from heterogeneous architectures into a set of files
JPH03246659A (ja) マルチcpuにおける伝送データのチェック方法
JPS623361A (ja) ステ−タス通報方式
JPH0353663B2 (ja)
JP3127941B2 (ja) 二重化装置
EP0609082A1 (en) Information transfer in a data processing system
JPS60195659A (ja) バス制御方式
JPS63304356A (ja) Dmaデ−タ転送の正常性検査方式
EP0609083A1 (en) Information transfer in a data processing system
JPH0152774B2 (ja)
JP2504473B2 (ja) デ−タ転送処理方式
JP2903901B2 (ja) データ送受信装置
JPS6210757A (ja) プロセツサ制御方式
JPH0373884B2 (ja)
JPH0398140A (ja) パラレルバスシステム
JPS6042496B2 (ja) パリテイエラ−処理方式
JPS5833737A (ja) リセツト制御方式
Lesny FASTBUS Segment Driver microcode description
JPH0721095A (ja) データ転送装置