JPH03246659A - マルチｃｐｕにおける伝送データのチェック方法 - Google Patents
マルチｃｐｕにおける伝送データのチェック方法Info
- Publication number
- JPH03246659A JPH03246659A JP3017825A JP1782591A JPH03246659A JP H03246659 A JPH03246659 A JP H03246659A JP 3017825 A JP3017825 A JP 3017825A JP 1782591 A JP1782591 A JP 1782591A JP H03246659 A JPH03246659 A JP H03246659A
- Authority
- JP
- Japan
- Prior art keywords
- command
- cpu
- code
- slave
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 claims abstract description 16
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 claims abstract description 16
- 230000002159 abnormal effect Effects 0.000 claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 description 12
- 230000005856 abnormality Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 5
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000002592 echocardiography Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１３
【産業上の利用分野］
この発明はマスターＣＰＵと１又は複数のスレーブＣＰ
Ｕとの間でデータ伝送を行うマルチＣＰＵシステムに関
する。 ［０００２］ 【従来の技術】 従来、マスターＣＰＵと１又は複数のスレーブＣＰＵと
の間でデータ伝送を行うシステムにおいては、例えば、
マスターＣＰＵからスレーブＣＰＵに一方的にデータを
伝送させる方式、またマスターＣＰＵからスレーブＣＰ
Ｕにデータを伝送させるとスレーブＣＰＵが伝送データ
を受信してＡＣＫコード又はＮＡＣＫコ［０００３］
Ｕとの間でデータ伝送を行うマルチＣＰＵシステムに関
する。 ［０００２］ 【従来の技術】 従来、マスターＣＰＵと１又は複数のスレーブＣＰＵと
の間でデータ伝送を行うシステムにおいては、例えば、
マスターＣＰＵからスレーブＣＰＵに一方的にデータを
伝送させる方式、またマスターＣＰＵからスレーブＣＰ
Ｕにデータを伝送させるとスレーブＣＰＵが伝送データ
を受信してＡＣＫコード又はＮＡＣＫコ［０００３］
しかしながら、前者の方式では伝送路に断線やノイズ発
生等の障害があった場合やスレーブＣ’Ｐ Ｕ側にハー
ドやソフトの障害がありスレーブＣＰＵが暴走するよう
なことがあってもマスターＣＰＵは全く判定することが
できない欠点があった。また後者の方式では返送するの
がＡＣＫコード又はＮＡＣＫコードのみであるためノイ
ズによってコード判別を誤認するおそれがあり、また伝
送路に断線やノイズ発生等の障害があった場合やスレー
ブＣＰＵ側にハードやソフトの障害があった場合にその
事象をマスターＣＰＵは判定することができるが、その
障害がどのようなものであるかを判定することができな
い欠点があった。 ［０００４］ そこでこの発明は、マスターＣＰＵはスレーブＣＰＵに
対するデータの伝送状態をその事象及び内容も含めてよ
り確実にチエツクすることができ、しかもスレーブＣＰ
Ｕの動作に異常がある場合にその異常動作の内容をも判
定することができるマルチＣＰＵシステムを提供しよう
とするものである。 ［０００５］
生等の障害があった場合やスレーブＣ’Ｐ Ｕ側にハー
ドやソフトの障害がありスレーブＣＰＵが暴走するよう
なことがあってもマスターＣＰＵは全く判定することが
できない欠点があった。また後者の方式では返送するの
がＡＣＫコード又はＮＡＣＫコードのみであるためノイ
ズによってコード判別を誤認するおそれがあり、また伝
送路に断線やノイズ発生等の障害があった場合やスレー
ブＣＰＵ側にハードやソフトの障害があった場合にその
事象をマスターＣＰＵは判定することができるが、その
障害がどのようなものであるかを判定することができな
い欠点があった。 ［０００４］ そこでこの発明は、マスターＣＰＵはスレーブＣＰＵに
対するデータの伝送状態をその事象及び内容も含めてよ
り確実にチエツクすることができ、しかもスレーブＣＰ
Ｕの動作に異常がある場合にその異常動作の内容をも判
定することができるマルチＣＰＵシステムを提供しよう
とするものである。 ［０００５］
この発明は、マスターＣＰＵと１又は複数のスレーブＣ
ＰＵとの間でデータ伝送を行うマルチＣＰＵシステムに
おいて、マスターＣＰＵからスレーブＣＰＵにコマンド
を伝送するとスレーブＣＰＵではそのコマンドの状態を
チエツクし、コマンドの状態が正常であればマスターＣ
ＰＵにＡＣＫコードとともにコマンドをコマンドエコー
として伝送してコマンドを実行し、またコマンドの状態
が異常であればマスターＣＰＵからのＡＣＫコードとと
もにコマンドをコマンドエコーとして伝送し、さらにコ
マンドの実行後に正常な動作が確認されると結果ＯＫコ
ードを伝送し、また異常な動作が確認されると結果ＮＧ
コードとともにエラー内容を示すエラー情報を伝送し、
マスターＣＰＵではスレーブＣＰＵからのＡＣＫコード
又はＮＡＣＫコードとコマンドエコーとからデータの伝
送状態をチエツクするとともに、結果ＯＫコード又は結
果ＮＧコードとエラー情報とから伝送データによるスレ
ーブＣＰＵの動作状態をチエツクすることにある。 ［０００６］
ＰＵとの間でデータ伝送を行うマルチＣＰＵシステムに
おいて、マスターＣＰＵからスレーブＣＰＵにコマンド
を伝送するとスレーブＣＰＵではそのコマンドの状態を
チエツクし、コマンドの状態が正常であればマスターＣ
ＰＵにＡＣＫコードとともにコマンドをコマンドエコー
として伝送してコマンドを実行し、またコマンドの状態
が異常であればマスターＣＰＵからのＡＣＫコードとと
もにコマンドをコマンドエコーとして伝送し、さらにコ
マンドの実行後に正常な動作が確認されると結果ＯＫコ
ードを伝送し、また異常な動作が確認されると結果ＮＧ
コードとともにエラー内容を示すエラー情報を伝送し、
マスターＣＰＵではスレーブＣＰＵからのＡＣＫコード
又はＮＡＣＫコードとコマンドエコーとからデータの伝
送状態をチエツクするとともに、結果ＯＫコード又は結
果ＮＧコードとエラー情報とから伝送データによるスレ
ーブＣＰＵの動作状態をチエツクすることにある。 ［０００６］
このような構成の本発明であれば、マスターＣＰＵから
スレーブＣＰＵにコマンドが伝送されると、スレーブＣ
ＰＵではそのコマンドの状態がチエツクされる。ここで
、コマンドの状態が正常であればマスターＣＰＵにＡＣ
Ｋコードとともにコマンドがコマンドエコーとして伝送
されてコマンドが実行される。そして、コマンドの実行
後に正常な動作が確認されると結果ＯＫコードが伝送さ
れ、異常な動作が確認されると結果ＮＧコードとともに
エラー内容を示すエラー情報が伝送される。また、コマ
ンドの状態が異常であればマスターＣＰＵからのＡＣＫ
コードとともにコマンドがコマンドエコーとして伝送さ
れる。これにより、マスターＣＰＵではスレーブＣＰＵ
からのＡＣＫコード又はＮＡＣＫコードとコマンドエコ
ーとからデータの伝送状態がチエツクされる。さらに、
結果ＯＫコード又は結果ＮＧコードとエラー情報とから
伝送データによるスレーブＣＰＵの動作状態がチエツク
される。 ［０００７］
スレーブＣＰＵにコマンドが伝送されると、スレーブＣ
ＰＵではそのコマンドの状態がチエツクされる。ここで
、コマンドの状態が正常であればマスターＣＰＵにＡＣ
Ｋコードとともにコマンドがコマンドエコーとして伝送
されてコマンドが実行される。そして、コマンドの実行
後に正常な動作が確認されると結果ＯＫコードが伝送さ
れ、異常な動作が確認されると結果ＮＧコードとともに
エラー内容を示すエラー情報が伝送される。また、コマ
ンドの状態が異常であればマスターＣＰＵからのＡＣＫ
コードとともにコマンドがコマンドエコーとして伝送さ
れる。これにより、マスターＣＰＵではスレーブＣＰＵ
からのＡＣＫコード又はＮＡＣＫコードとコマンドエコ
ーとからデータの伝送状態がチエツクされる。さらに、
結果ＯＫコード又は結果ＮＧコードとエラー情報とから
伝送データによるスレーブＣＰＵの動作状態がチエツク
される。 ［０００７］
以下、この発明の実施例を図面を参照しながら説・明す
る。なお、この実施例で［０００８］ 第１図はブロック図で、１はマスターＣＰＵ、２はスレ
ーブＣＰＵである。前記マスターＣＰＵ１にはデータバ
ス３を介してＲＯＭ（リード・オンリ・メモリ）４、Ｒ
ＡＭ（ランダム・アクセス・メモリ）５及びメカ部を除
く各種入出力装置６が接続されている。前記スレーブＣ
ＰＵ２にはデータバス７を介してＲＯＭ８、ＲＡＭ９及
びＩ１０ポート１０が接続されている。前記Ｉ１０ポー
ト１０には各種のメカ機構が接続されている。前記マス
ターＣＰＵＩとスレーブＣＰＵ２とはポートＡｌｌを間
に介して制御信号ライン１２が接続され、またポートＢ
１３を間に介して双方向データバス１４が接続されてい
る。前記マスターＣＰＵ１及びスレーブＣＰＵ２はそれ
ぞれＲＯＭ４．８に格納されているプログラムデー夕に
基づいて制御動作を行うものである。 ［０００９］ 前記マスターＣＰＵ１は第７図に示すプログラム処理を
行うように設定されている。すなわち、先ずポートＢ１
３が空になっているか否かをチエツクし、空になってい
ればポートＡｌｌに「１」のＩＤデータをセットする。 続いてポートＢ１３にコマンドをセットする。このコマ
ンドとしては１バイトが８ビツト構成で第２図の（ａ）
に示すようにＩＤ＝１の単一バイトからなるコマンドか
或いは第２図の（ｂ）に示すようにＩＤ＝１とＩＤ＝０
の複数バイトからなるコマンドになっている。ＩＤ＝１
のものは２ビツト目から７ビツト目までの６ビツトがコ
マンド格納部、１ビツト目が実行ウェイトビット格納部
、０ビツト目がレスポンスビット格納部となっている。 ＩＤ＝１のコマンド部にはコマンド群の性質を現わすデ
ータがセットされている。コマンドが複数バイトからな
るものでは前記ポートＢ１３にコマンドをセットした状
態でそのポートＢ１３のコマンドが前記スレーブＣＰＵ
２に読込まれて空になるのを待つ。そして前記ポー）Ｂ
１３が空になるとｒＯＪのＩＤデータを前記ポートＡｌ
ｌにセットし、かつＩＤ＝０のコマンドを前記ポートＢ
１３にセットする。この処理をＩＤ＝Ｏのコマンド全て
がセットされ終わるまで繰り返し行う。ＩＤ＝Ｏのコマ
ンド全てがセットされ終わると前記スレーブＣＰＵ２か
らのＡＣＫコード又はＮＡＣＫコードの入力待ち状態と
なる。なお、この処理においてポートＢ１３が空になら
ないときには常に実行権をモニタへ移す。 ［００１０］ 前記スレーブＣＰＵ２は第８図及び第９図に示すプログ
ラム処理を行うように設定されている。すなわち、前記
ポートＡｌｌにＩＤ＝１のデータがセットされ前記ポー
）Ｂ１３にコマンドがセットされているとその各ポー）
Ａ、Ｂのデータを取込み、２０ｍ５タイマーをスタート
させる。この２０ｍ５の間に次のコマンドを取込む。も
し、この間にコマンドのキャンセル指示があれば現行コ
マンドを中断して新たなコマンドを受付ける。そしてこ
のタイマーがタイムアツプすると■Ｄ＝１のコマンドの
テーブルをサーチし、そのコマンドがテーブルに有れば
後続のコマンド数をチエツクする。これはＩＤ＝１のコ
マンド部にセットされているコマンド数と実際に取込ま
れたコマンド数をチエツクして行う。このコマンド数の
チエツクにおいて一致が確認されると前記ポー）８１３
の空状態を確認してからＩＤ＝１をポートＡｌｌにセッ
トし、第３図の（ａ）に示すように６ビツトのコマンド
エコーと２ビツトのＡＣＫコード「００」からなるＡＣ
ＫデータをポートＢ１３にセットする。このＩＤ＝１の
データ及びＡＣＫデータが前記マスターＣＰＵＩに取込
まれると続いてＩＤ＝０をポートＡｌｌにセットし、第
３図の（ｂ）に示すように８ビツトのＢＣＣコードをポ
ートＢ１３にセットする。このときのＢＣＣコードは前
記マスターＣＰＵＩから取込まれた全てのコマンドの各
ビットの排他的論理和によって作られるコードになって
いる。続いて前記マスターＣＰＵＩから取込んだＩＤ＝
１のコマンドの１ビツト目をチエツクし、ウェイトビッ
トがセットされているか否かをチエツクする。ウェイト
ビットがセットされていればウェイト時間を設けてから
コマンドの実行処理を行い、またウェイトビットがセッ
トされていなければ直ちにコマンドの実行処理を行う。 続いて前記マスターＣＰＵ１から取込んだＩＤ＝１のコ
マンドのＯビット目をチエツクし、レスポンスビットが
セットされているか否かをチエツクする。このレスポン
スビットがセットされていなければこの処理をリターン
させ、またこのレスポンスビットがセットされていれば
スレーブＣＰＵＺ側における各部の動作がコマンドに従
って正常に行われたか否かをチエツクする。動作が正常
に行われたときには前記ポートＡｌｌにＩＤ＝１をセッ
トし、第５図の（ａ）に示すように６ビツトのコマンド
エコーと２ビツトの結果ＯＫコード「１０」からなるＯ
ＫデータをポートＢ１３にセットし、続いてポートＢ１
３が空になるとＩＤ＝ＯをポートＡｌｌにセットし、第
５図の（ｂ）に示すように８ビツトのノーマルエンドコ
ードをポートＢ１３にセットしてスレーブＣＰＵ２の処
理を終了する。また、スレーブＣＰＵ２側の動作に異常
があるときはＩＤ＝１をポートＡｌｌにセットし、第６
図の（ａ）に示すように６ビツトのコマンドエコーと２
ビツトの結果ＮＧコードからなるＮＧデータをポートＢ
１３にセットする。続いてポートＢ１３が空になるとＩ
Ｄ＝０をポートＡｌｌにセットし、第６図の（ｂ）に示
すように８ビツトからなるエラー情報をポートＢ１３に
セットしてスレーブＣＰＵ２の処理を終了する［００１
１］ また、この処理においてマスターＣＰＵ１から取込まれ
たＩＤ＝１のコマンドがテーブルになかっなり、コマン
ド数が不一致のときにはＩＤ＝１をポートＡ１１にセッ
トし、第４図の（ａ）に示すように６ビツトのコマンド
エコーと２ビツトのＮＡＣＫコードからなるＮＡＣＫデ
ータをポートＢ１３にセットする。続いてポートＢ１３
が空になるとＩＤ＝０をポートＡ１１にセットし、さら
に第４図の（ｂ）に示すように８ビツトのエラースティ
タスをポートＢ１３にセットし、最後に受信バッファを
クリアしてこの処理を終了する。なお、前記エラーステ
ィタスはＯビット目をＩＤ＝１で未定義のコマンド情報
とし、１ビツト目を未使用ビットとし、２ビツト目をコ
マンド群が規定値よりも多いことを示す情報とし、３ビ
ツト目をコマンド群が規定数よりも少ないことを示す情
報とし、４ビツト目を全コマンド群の実行未完のうちに
新たなコマンドを受信したことを示す情報とし、５ビツ
ト目をスレーブＣＰＵ２の受信バッファが満杯であるこ
とを示す情報とし、６ビツト目をＩＤ＝１のコマンドが
ないことを示す情報とし、７ビツト目をその他のエラー
を示す情報としている。 ［００１２］ 前記マスターＣＰＵＩは前記スレーブＣＰＵ２からＡＣ
ＫコードまたはＮＡＣＫコードを読込んだときには第１
０図に示す割込み（１）処理を行なう。すなわち、ポー
トＢ１３を介してスレーブＣＰＵ２からの送信データを
読込む。そしてＢＣＣコードまたはエラースティタスを
読込んだときには第１１図に示す割込み（２）処理を行
う。すなわちＡＣＫデータのときはコマンドエコーの一
致ヲチエツクし、さらにＢＣＣコードの一致をチエツク
する。そして全てが一致したとき始めて伝送データが正
常に伝送されたものと判定してリターンする。また、Ｎ
ＡＣＫデータのときやＡＣＫデータであってもコマンド
エコーやＢＣＣコードが不一致のときにはデータの伝送
に異常ありと判定し、ＲＡＭ５にエラースティタスを格
納してリターンする。 ［００１３］ また、結果ＯＫコード、結果ＮＧコードを読込んだとき
には第１２図に示す割込み（３）処理を行う。すなわち
、結果ＯＫコードのときはフラグＦを１にセットする。 続いてノーマルエンドコード、エラー情報を読込んだと
きは第１３図に示す割込み（４）処理を行う。すなわち
、先ずフラグＦの状態をチエツクし、Ｆが「１」であれ
ば次にコマンドエコーの一致をチエツクし、一致してい
ればこの処理をリターンする。また、Ｆが「１」でなか
ったり、コマンドエラーが不一致のときにはエラー情報
をＲＡＭ５に格納し、続いてポートＢ１３の空を確認し
てからポートＡｌｌにＩＤ＝１をセットし、ポートＢ１
３にキャンセルコマンドをセットしてこの処理をリター
ンする。 ［００１４］ このように構成された本実施例装置においては、マスタ
ーＣＰＵ１からスレーブＣＰＵ２にコマンドが伝送され
るとスレーブＣＰＵ２では取込んだＩＤ＝１のコマンド
がテーブルに有るか否かをチエツクし、有れば続いてコ
マンドの数をチエツクする。そしてこのコマンド数も一
致していればマスターＣＰＵ１にコマンドエコーとＡＣ
ＫコードからなるＡＣＫデータを伝送する。またＩＤ＝
１のコマンドがテーブルになかったり、コマンド数が不
一致のときにはマスターＣＰＵ１にコマンドエコーとＮ
ＡＣＫコードからなるＮＡＣＫデータを伝送する。従っ
てマスターＣＰＵＩではＡＣＫ、ＮＡＣＫのコードのみ
でなくコマンドエコーによっても伝送データの状態を判
定することができる。従って、データの伝送路が断線し
ている場合は勿論、ノイズによって障害があった場合も
コマンドエコーの状態によって異常があったことを確実
に判定することができる。また、伝送が正常に行われた
ことも確実に判定できる。このように伝送状態をその事
象のみでなく、異常が断線によるものかノイズによるも
のかその内容も含めて確実にチエツクすることができる
。 ［００１５］ さらに、マスターＣＰＵ１からのＩＤ＝１のコマンドに
レスポンスビットがセットされているときにはスレーブ
ＣＰＵ２におけるコマンド実行後の動作結果をチエツク
し、動作が正常の場合は結果ＯＫコードをマスターＣＰ
Ｕ１に送信し、また動作が異常の場合は結果ＮＧコード
及びそのエラー内容をデータとして含むエラー情報をマ
スターＣＰＵ１に伝送している。従って、マスターＣＰ
ＵＩはコマンドによってスレーブＣＰＵＺ側の動作がど
のように行われたか確実に判定することかできる。 ［００１６］ なお、前記実施例はこの発明をマスターＣＰＵとスレー
ブＣＰＵが１：１の関係にある場合に適用したものにつ
いて述べたが必ずしもこれに限定されるものではなく、
マスターＣＰＵとスレーブＣＰＵが１：複数の関係にあ
る、いわゆるインラインシステムにも適用できるもので
ある。 ［００１７］
る。なお、この実施例で［０００８］ 第１図はブロック図で、１はマスターＣＰＵ、２はスレ
ーブＣＰＵである。前記マスターＣＰＵ１にはデータバ
ス３を介してＲＯＭ（リード・オンリ・メモリ）４、Ｒ
ＡＭ（ランダム・アクセス・メモリ）５及びメカ部を除
く各種入出力装置６が接続されている。前記スレーブＣ
ＰＵ２にはデータバス７を介してＲＯＭ８、ＲＡＭ９及
びＩ１０ポート１０が接続されている。前記Ｉ１０ポー
ト１０には各種のメカ機構が接続されている。前記マス
ターＣＰＵＩとスレーブＣＰＵ２とはポートＡｌｌを間
に介して制御信号ライン１２が接続され、またポートＢ
１３を間に介して双方向データバス１４が接続されてい
る。前記マスターＣＰＵ１及びスレーブＣＰＵ２はそれ
ぞれＲＯＭ４．８に格納されているプログラムデー夕に
基づいて制御動作を行うものである。 ［０００９］ 前記マスターＣＰＵ１は第７図に示すプログラム処理を
行うように設定されている。すなわち、先ずポートＢ１
３が空になっているか否かをチエツクし、空になってい
ればポートＡｌｌに「１」のＩＤデータをセットする。 続いてポートＢ１３にコマンドをセットする。このコマ
ンドとしては１バイトが８ビツト構成で第２図の（ａ）
に示すようにＩＤ＝１の単一バイトからなるコマンドか
或いは第２図の（ｂ）に示すようにＩＤ＝１とＩＤ＝０
の複数バイトからなるコマンドになっている。ＩＤ＝１
のものは２ビツト目から７ビツト目までの６ビツトがコ
マンド格納部、１ビツト目が実行ウェイトビット格納部
、０ビツト目がレスポンスビット格納部となっている。 ＩＤ＝１のコマンド部にはコマンド群の性質を現わすデ
ータがセットされている。コマンドが複数バイトからな
るものでは前記ポートＢ１３にコマンドをセットした状
態でそのポートＢ１３のコマンドが前記スレーブＣＰＵ
２に読込まれて空になるのを待つ。そして前記ポー）Ｂ
１３が空になるとｒＯＪのＩＤデータを前記ポートＡｌ
ｌにセットし、かつＩＤ＝０のコマンドを前記ポートＢ
１３にセットする。この処理をＩＤ＝Ｏのコマンド全て
がセットされ終わるまで繰り返し行う。ＩＤ＝Ｏのコマ
ンド全てがセットされ終わると前記スレーブＣＰＵ２か
らのＡＣＫコード又はＮＡＣＫコードの入力待ち状態と
なる。なお、この処理においてポートＢ１３が空になら
ないときには常に実行権をモニタへ移す。 ［００１０］ 前記スレーブＣＰＵ２は第８図及び第９図に示すプログ
ラム処理を行うように設定されている。すなわち、前記
ポートＡｌｌにＩＤ＝１のデータがセットされ前記ポー
）Ｂ１３にコマンドがセットされているとその各ポー）
Ａ、Ｂのデータを取込み、２０ｍ５タイマーをスタート
させる。この２０ｍ５の間に次のコマンドを取込む。も
し、この間にコマンドのキャンセル指示があれば現行コ
マンドを中断して新たなコマンドを受付ける。そしてこ
のタイマーがタイムアツプすると■Ｄ＝１のコマンドの
テーブルをサーチし、そのコマンドがテーブルに有れば
後続のコマンド数をチエツクする。これはＩＤ＝１のコ
マンド部にセットされているコマンド数と実際に取込ま
れたコマンド数をチエツクして行う。このコマンド数の
チエツクにおいて一致が確認されると前記ポー）８１３
の空状態を確認してからＩＤ＝１をポートＡｌｌにセッ
トし、第３図の（ａ）に示すように６ビツトのコマンド
エコーと２ビツトのＡＣＫコード「００」からなるＡＣ
ＫデータをポートＢ１３にセットする。このＩＤ＝１の
データ及びＡＣＫデータが前記マスターＣＰＵＩに取込
まれると続いてＩＤ＝０をポートＡｌｌにセットし、第
３図の（ｂ）に示すように８ビツトのＢＣＣコードをポ
ートＢ１３にセットする。このときのＢＣＣコードは前
記マスターＣＰＵＩから取込まれた全てのコマンドの各
ビットの排他的論理和によって作られるコードになって
いる。続いて前記マスターＣＰＵＩから取込んだＩＤ＝
１のコマンドの１ビツト目をチエツクし、ウェイトビッ
トがセットされているか否かをチエツクする。ウェイト
ビットがセットされていればウェイト時間を設けてから
コマンドの実行処理を行い、またウェイトビットがセッ
トされていなければ直ちにコマンドの実行処理を行う。 続いて前記マスターＣＰＵ１から取込んだＩＤ＝１のコ
マンドのＯビット目をチエツクし、レスポンスビットが
セットされているか否かをチエツクする。このレスポン
スビットがセットされていなければこの処理をリターン
させ、またこのレスポンスビットがセットされていれば
スレーブＣＰＵＺ側における各部の動作がコマンドに従
って正常に行われたか否かをチエツクする。動作が正常
に行われたときには前記ポートＡｌｌにＩＤ＝１をセッ
トし、第５図の（ａ）に示すように６ビツトのコマンド
エコーと２ビツトの結果ＯＫコード「１０」からなるＯ
ＫデータをポートＢ１３にセットし、続いてポートＢ１
３が空になるとＩＤ＝ＯをポートＡｌｌにセットし、第
５図の（ｂ）に示すように８ビツトのノーマルエンドコ
ードをポートＢ１３にセットしてスレーブＣＰＵ２の処
理を終了する。また、スレーブＣＰＵ２側の動作に異常
があるときはＩＤ＝１をポートＡｌｌにセットし、第６
図の（ａ）に示すように６ビツトのコマンドエコーと２
ビツトの結果ＮＧコードからなるＮＧデータをポートＢ
１３にセットする。続いてポートＢ１３が空になるとＩ
Ｄ＝０をポートＡｌｌにセットし、第６図の（ｂ）に示
すように８ビツトからなるエラー情報をポートＢ１３に
セットしてスレーブＣＰＵ２の処理を終了する［００１
１］ また、この処理においてマスターＣＰＵ１から取込まれ
たＩＤ＝１のコマンドがテーブルになかっなり、コマン
ド数が不一致のときにはＩＤ＝１をポートＡ１１にセッ
トし、第４図の（ａ）に示すように６ビツトのコマンド
エコーと２ビツトのＮＡＣＫコードからなるＮＡＣＫデ
ータをポートＢ１３にセットする。続いてポートＢ１３
が空になるとＩＤ＝０をポートＡ１１にセットし、さら
に第４図の（ｂ）に示すように８ビツトのエラースティ
タスをポートＢ１３にセットし、最後に受信バッファを
クリアしてこの処理を終了する。なお、前記エラーステ
ィタスはＯビット目をＩＤ＝１で未定義のコマンド情報
とし、１ビツト目を未使用ビットとし、２ビツト目をコ
マンド群が規定値よりも多いことを示す情報とし、３ビ
ツト目をコマンド群が規定数よりも少ないことを示す情
報とし、４ビツト目を全コマンド群の実行未完のうちに
新たなコマンドを受信したことを示す情報とし、５ビツ
ト目をスレーブＣＰＵ２の受信バッファが満杯であるこ
とを示す情報とし、６ビツト目をＩＤ＝１のコマンドが
ないことを示す情報とし、７ビツト目をその他のエラー
を示す情報としている。 ［００１２］ 前記マスターＣＰＵＩは前記スレーブＣＰＵ２からＡＣ
ＫコードまたはＮＡＣＫコードを読込んだときには第１
０図に示す割込み（１）処理を行なう。すなわち、ポー
トＢ１３を介してスレーブＣＰＵ２からの送信データを
読込む。そしてＢＣＣコードまたはエラースティタスを
読込んだときには第１１図に示す割込み（２）処理を行
う。すなわちＡＣＫデータのときはコマンドエコーの一
致ヲチエツクし、さらにＢＣＣコードの一致をチエツク
する。そして全てが一致したとき始めて伝送データが正
常に伝送されたものと判定してリターンする。また、Ｎ
ＡＣＫデータのときやＡＣＫデータであってもコマンド
エコーやＢＣＣコードが不一致のときにはデータの伝送
に異常ありと判定し、ＲＡＭ５にエラースティタスを格
納してリターンする。 ［００１３］ また、結果ＯＫコード、結果ＮＧコードを読込んだとき
には第１２図に示す割込み（３）処理を行う。すなわち
、結果ＯＫコードのときはフラグＦを１にセットする。 続いてノーマルエンドコード、エラー情報を読込んだと
きは第１３図に示す割込み（４）処理を行う。すなわち
、先ずフラグＦの状態をチエツクし、Ｆが「１」であれ
ば次にコマンドエコーの一致をチエツクし、一致してい
ればこの処理をリターンする。また、Ｆが「１」でなか
ったり、コマンドエラーが不一致のときにはエラー情報
をＲＡＭ５に格納し、続いてポートＢ１３の空を確認し
てからポートＡｌｌにＩＤ＝１をセットし、ポートＢ１
３にキャンセルコマンドをセットしてこの処理をリター
ンする。 ［００１４］ このように構成された本実施例装置においては、マスタ
ーＣＰＵ１からスレーブＣＰＵ２にコマンドが伝送され
るとスレーブＣＰＵ２では取込んだＩＤ＝１のコマンド
がテーブルに有るか否かをチエツクし、有れば続いてコ
マンドの数をチエツクする。そしてこのコマンド数も一
致していればマスターＣＰＵ１にコマンドエコーとＡＣ
ＫコードからなるＡＣＫデータを伝送する。またＩＤ＝
１のコマンドがテーブルになかったり、コマンド数が不
一致のときにはマスターＣＰＵ１にコマンドエコーとＮ
ＡＣＫコードからなるＮＡＣＫデータを伝送する。従っ
てマスターＣＰＵＩではＡＣＫ、ＮＡＣＫのコードのみ
でなくコマンドエコーによっても伝送データの状態を判
定することができる。従って、データの伝送路が断線し
ている場合は勿論、ノイズによって障害があった場合も
コマンドエコーの状態によって異常があったことを確実
に判定することができる。また、伝送が正常に行われた
ことも確実に判定できる。このように伝送状態をその事
象のみでなく、異常が断線によるものかノイズによるも
のかその内容も含めて確実にチエツクすることができる
。 ［００１５］ さらに、マスターＣＰＵ１からのＩＤ＝１のコマンドに
レスポンスビットがセットされているときにはスレーブ
ＣＰＵ２におけるコマンド実行後の動作結果をチエツク
し、動作が正常の場合は結果ＯＫコードをマスターＣＰ
Ｕ１に送信し、また動作が異常の場合は結果ＮＧコード
及びそのエラー内容をデータとして含むエラー情報をマ
スターＣＰＵ１に伝送している。従って、マスターＣＰ
ＵＩはコマンドによってスレーブＣＰＵＺ側の動作がど
のように行われたか確実に判定することかできる。 ［００１６］ なお、前記実施例はこの発明をマスターＣＰＵとスレー
ブＣＰＵが１：１の関係にある場合に適用したものにつ
いて述べたが必ずしもこれに限定されるものではなく、
マスターＣＰＵとスレーブＣＰＵが１：複数の関係にあ
る、いわゆるインラインシステムにも適用できるもので
ある。 ［００１７］
以上詳述したようにこの発明によれば、マスターＣＰＵ
はスレーブＣＰＵに対するデータの伝送状態をその事象
及び内容も含めてより確実にチエツクすることができ、
しかもスレーブＣＰＵの動作に異常がある場合にその異
常動作の内容をも判定することができるマルチＣＰＵシ
ステムを提供できる。
はスレーブＣＰＵに対するデータの伝送状態をその事象
及び内容も含めてより確実にチエツクすることができ、
しかもスレーブＣＰＵの動作に異常がある場合にその異
常動作の内容をも判定することができるマルチＣＰＵシ
ステムを提供できる。
【図１】 この発明の一実施例を示すブロック図。
【図２】 同実施例こおするコマンドの構成を示す図。
【図３】 同実施例こおするＡＣＫ返送時のデータ構成
を示す図。
を示す図。
【図４】 同実施例こおするＮＡＣＫ返送時のデータ構
成を示す図。
成を示す図。
【図５】 同実施例こおする動作正常返送時のデータ構
成を示す図。
成を示す図。
【図６】 同実施例こおする動作異常返送時のデータ構
成を示す図。
成を示す図。
【図７】 同実施例こおするマスターＣＰＵのプログラ
ム処理を示す流れ図
ム処理を示す流れ図
【図８】 同実施例におけるスレー
ブＣＰＵのプログラム処理を示す流れ図
ブＣＰＵのプログラム処理を示す流れ図
【図９】 同実
施例におけるスレーブＣＰＵのプログラム処理を示す流
れ図
施例におけるスレーブＣＰＵのプログラム処理を示す流
れ図
【図１０１同実施例におけるマスターＣＰＵのＡＣ
Ｋ、ＮＡＣＫ受信時の割込み処理を示す流れ図。 【図１１】同実施例におけるマスターＣＰＵのＢＣＣコ
ード、エラースティタス受信時の割込み処理を示す流れ
図。
Ｋ、ＮＡＣＫ受信時の割込み処理を示す流れ図。 【図１１】同実施例におけるマスターＣＰＵのＢＣＣコ
ード、エラースティタス受信時の割込み処理を示す流れ
図。
【図１２】同実施例におけるマスターＣＰＵの結果ＯＫ
コード、結果ＮＧコード受信時の割込み処理を示す流れ
図。
コード、結果ＮＧコード受信時の割込み処理を示す流れ
図。
【図１３】同実施例におけるマスターＣＰＵのノーマル
エンドコード、エラー情報受信時の割込み処理を示す流
れ図。
エンドコード、エラー情報受信時の割込み処理を示す流
れ図。
１・・・マスターＣＰＵ、２・・・スレーブＣＰＵ、４
．８・・・ＲＯＭ（リード・オンリ・メモリ）１１・・
・ポートＡ、１３・・・ポートＢ、１４・・・双方向デ
ータバス。
．８・・・ＲＯＭ（リード・オンリ・メモリ）１１・・
・ポートＡ、１３・・・ポートＢ、１４・・・双方向デ
ータバス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
（イ）
【図１０】
【図１月
【図１２】
【図１３】
リターン
Claims (1)
- 【請求項１】マスターＣＰＵと１又は複数のスレーブＣ
ＰＵとの間でデータ伝送を行うマルチＣＰＵシステムに
おいて、前記マスターＣＰＵからスレーブＣＰＵにコマ
ンドを伝送すると前記スレーブＣＰＵではそのコマンド
の状態をチェックし、コマンドの状態が正常であれば前
記マスターＣＰＵにＡＣＫコードとともに前記コマンド
をコマンドエコーとして伝送してコマンドを実行し、ま
たコマンドの状態が異常であれば前記マスターＣＰＵに
ＮＡＣＫコードとともに前記コマンドをコマンドエコー
として伝送し、さらにコマンドの実行後に正常な動作が
確認されると結果ＯＫコードを伝送し、また異常な動作
が確認されると結果ＮＧコードとともにエラー内容を示
すエラー情報を伝送し、前記マスターＣＰＵでは前記ス
レーブＣＰＵからのＡＣＫコード又はＮＡＣＫコードと
コマンドエコーとからデータの伝送状態をチェックする
とともに、結果ＯＫコード又は結果ＮＧコードとエラー
情報とから伝送データによるスレーブＣＰＵの動作状態
をチェックすることを特徴とするマルチＣＰＵシステム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017825A JPH03246659A (ja) | 1991-02-08 | 1991-02-08 | マルチｃｐｕにおける伝送データのチェック方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017825A JPH03246659A (ja) | 1991-02-08 | 1991-02-08 | マルチｃｐｕにおける伝送データのチェック方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123371A Division JPS613265A (ja) | 1984-06-15 | 1984-06-15 | マルチｃｐｕにおける伝送デ−タのチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03246659A true JPH03246659A (ja) | 1991-11-05 |
Family
ID=11954501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3017825A Pending JPH03246659A (ja) | 1991-02-08 | 1991-02-08 | マルチｃｐｕにおける伝送データのチェック方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03246659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007052994A1 (en) * | 2005-11-07 | 2007-05-10 | Lg Electronics Inc. | Near field communication host controller interface |
-
1991
- 1991-02-08 JP JP3017825A patent/JPH03246659A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007052994A1 (en) * | 2005-11-07 | 2007-05-10 | Lg Electronics Inc. | Near field communication host controller interface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI92262C (fi) | Joustava väyläjärjestelmä | |
| US5237567A (en) | Processor communication bus | |
| US4912635A (en) | System for reexecuting branch instruction without fetching by storing target instruction control information | |
| US5471638A (en) | Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests | |
| EP0383899B1 (en) | Failure detection for partial write operations for memories | |
| JPH02189663A (ja) | 入出力データ転送方式 | |
| US20060095898A1 (en) | Method for integrating multiple object files from heterogeneous architectures into a set of files | |
| JPH03246659A (ja) | マルチｃｐｕにおける伝送データのチェック方法 | |
| JPS623361A (ja) | ステ−タス通報方式 | |
| JPH0353663B2 (ja) | ||
| JP3127941B2 (ja) | 二重化装置 | |
| EP0609082A1 (en) | Information transfer in a data processing system | |
| JPS63304356A (ja) | Ｄｍａデ−タ転送の正常性検査方式 | |
| EP0609083A1 (en) | Information transfer in a data processing system | |
| JP2504473B2 (ja) | デ−タ転送処理方式 | |
| JP2903901B2 (ja) | データ送受信装置 | |
| JPS6210757A (ja) | プロセツサ制御方式 | |
| JPH0373884B2 (ja) | ||
| JPH0398140A (ja) | パラレルバスシステム | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPS5833737A (ja) | リセツト制御方式 | |
| Lesny | FASTBUS Segment Driver microcode description | |
| JPH0721095A (ja) | データ転送装置 | |
| JPS60243763A (ja) | デユアルポ−トメモリ制御回路 | |
| JPS6228866A (ja) | 主記憶アクセス方式 |