JPS6228866A - 主記憶アクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主記憶アクセス方式に関し、特に複数の排他制
御要求を一つの伝送手段により主記憶装置に対し送出す
るよう構成された処理装置におけるデッドロックの回避
技術に関する。

主記憶装置の共通データ領域に対する多重アクセスを回
避するために、排他制御が行なわれる。

この排他制御は、主記憶装置を複数の処理装置で共用す
るマルチプロセッサシステム等においては各処理装置間
で必要となると共に、一つの処理装置内にオペランド要
求部と命令要求部の如く複数の主記憶要求元がある場合
にはこの複数の要求元間でも必要とされる。なお、一般
に、前記排他制御要求は、主記憶装置の特定の分割単位
（ロック単位という）に対し出され、該排他制御要求が
受け付けられることにより該ロック単位に対しロックが
かけられる。ここで、ロックとは排他制御要求に対する
ものであり、通常のメモリアクセスは阻害されない。

〔従来の技術〕

第２図は従来の主記憶アクセス方式を実施するシステム
のブロック図であり、主記憶装置４０にシステム制御装
置４１を介して２個の実行処理装置４２゜４３と、２個
の入出力処理装置４４．４５を接続し、実行処理袋！４
２．４３で主記憶装置４０を共用したマルチプロセッサ
システムを示す。

実行処理装置４２には、オペランド要求部４６．命令要
求部４７の二つの主記憶要求元があり、オペランド要求
部４６から出されたオペランド要求（オペランド書込み
要求、オペランド読出し要求、それらに伴う排他制御要
求、この排他制御要求と対を為す排他制御終了要求等の
種類がある）および命令要求部４７から出された命令要
求（命令取り出し要求、それに伴う排他制御要求、この
排他制御要求と対を為す排他制御終了要求等の種類があ
る）は、セレクタ４８で予め決定された優先順位に従っ
て選択され、レジスタ４９にロードされる。この優先順
位は、通常、オペランド取り出しが最も高く、次に命令
取り出しが高く、オペランド書込みが最も低い。セレク
タ５０は、レジスタ５１に有効な要求があるときはレジ
スタ５１の出力を選択し、Ｉ／ジスタ５１に有効な要求
がないときはレジスタ４９を選択してその内容をレジス
タ５１にロードする。このロードは、レジスタ５１の内
容が排他制御要求以外のものであるときは、レジスタ５
１の内容がシステム制御装置４１に受け取られた時点で
行なわれる。しかし、レジスタ５１の内容が排他制御要
求のときは、セレクタ５０は排他制御要求がシステム制
御装置４１に受け取られた後もその選択をレジスタ５１
に固定しており、システム制御袋ｒ！１．４１から排他
制御要求に対する成功が報告された時点で始めてレジス
タ４９の内容がレジスタ５１にロードされる。なお、こ
のような構成と同一の構成が実行処理装置４３側にも設
けられる。

システム制御装置４１に対して送出された排他制御要求
に対しては、ロックの成否がリプライによってその排他
制御要求を発した実行処理装置４２゜４３に報告される
。そして、ロックが成功していれば、実行処理装置にお
けるセレクタ５０はレジスタ４９の新たな要求を受け付
けるべく切換えられ、ロックが失敗していれば、再びレ
ジスタ５１から排他制御要求がシステム制御装置４１に
送出される。

今、主記憶装置４０のあるロック単位に対し実行処理装
置４２．４３から共に排他制御要求が出された場合を考
えると、その二つの排他制御要求はシステム制御装置４
１で優先順位がとられ、システム制御装置４１は唯一の
実行処理装置に対してのみ口。

り成功を報告する。そして、ロック成功した側の実行処
理装置では前述したように次の要求がレジスタ４９から
セレクタ５０を介してレジスタ５１にロードされる。一
方、ロックが失敗した側の実行処理装置は、前述したよ
うに排他制御要求をレジスタ５１に保持し、ロックが成
功するまでその排他制御要求をシステム制御装置４１に
送出し続ける。この為、後続の命令はロック成功するま
で待たされることになる。

ロックを成功した実行処理装置が排他制御の必要な処理
を行ない、その処理が終了すると、排他制御終了要求を
排他制御要求と同一のバスを介してシステム制御装置４
１に送出する。これを受けてシステム制御装置４１はそ
のロック単位に対する新たな排他制御要求を受け付ける
状態となる。従って、もし他の実行処理装置が同一ロッ
ク単位に対し排他制御要求を出していれば、システム制
′ａ装置４１からその実行処理装置に対しロック成功が
報告され、他の実行処理装置も排他制御の必要な処理が
可能となる。

〔発明が解決しようとする問題点〕

ところで、第２図の構成において、同一の実行処理装置
から命令取り出しとオペランド取り出しに起因する排他
制御要求が同時に同一ロック単位に対して出された場合
、先ずセレクタ４８においてそのどちらか優先順位の高
い方の排他制御要求が選択され、レジスタ４９．セレク
タ５０．　　レジスタ５１を介してシステム制？１１装
置４１に送出され、そのロック成功が報告された時点で
後の排他制御要求がレジスタ４９．セレクタ５０．レジ
スタ５１を介してシステム制御装置４１に送られる。し
かし、後の排他制御要求は、先の排他制御要求が既にロ
ック成功していることからシステム制御装置４１では受
け付けられず、レジスタ５１に保持されたままとなる。

このため、先の排他制御要求を出した主記憶要求元から
排他制御終了要求が出ても、この排他制御終了要求はレ
ジスタ５１にロードされることができず、システム制御
装置４１に排他制御終了要求を送出できない。この排他
制御終了要求が送出できないとレジスタ５１に保持され
ている排他制御要求は受け付けられないから、このとき
所謂デッドロックが発生する。

このようなデッドロックを回避する一方法は、実行処理
装置内に現在地の主記憶要求元が排他制御処理中である
か否かを検出する手段を設け、排他制御処理中であれば
、残りの主記憶要求元から新たな排他制御要求を出さな
いようにすることである。

しかし、このような構成によれば、排他制御要求の対象
となるロック単位が各々別々であっても後の排他制御要
求は抑止されることになり、性能が著しく低下するとい
う問題がある。

本発明の目的は、性能を低下させることなく上述したよ
うなデッドロックを回避することにある。

〔問題点を解決するための手段〕

本発明は上記問題点を解決するために、複数の主記憶要
求元を有し、各要求元から出された排他制御要求を共通
の伝送手段により主記憶装置に送出し、咳送出された排
他制御要求が受け付けられなかった場合は該受け付けら
れなかった排他制御要求が受け付けられるまで優先的に
前記伝送手段により繰り返し前記主記憶装置に送出する
ように構成された処理装置における主記憶アクセス方式
前記伝送手段により送出された排他制御要求が受け付け
られない間に他の主記憶要求元から排他制御終了要求が
出されたとき、該排他制御終了要求を前記排他制御要求
より優先させて前記伝送手段により前記主記憶装置に送
出するようにしたものである。

〔作用〕

ある一つの主記憶要求元から出された排他制御要求が受
け付けられ排他制御処理が行なわれている間に一別の主
記憶要求元から同一ロック単位に対し排他制御要求が出
されると、先の排他制御要求が受け付けられていること
から後の排他制御要求は受け付けられず、伝送手段を専
有する状態が発生する。しかし、このような状態が発生
すると、排他制御終了要求は排他制御要求より優先的に
前記伝送手段から主記憶装置に送出されるので、デッド
ロックが回避される。

〔実施例〕

第１図は本発明の実施例のデータ処理システムのブロッ
ク図であり、１．３０は実行処理装置、３１゜３２は入
出力処理装置、３３はシステム制御装置、３４は主記憶
装置である。

実行処理装置１の中には、オペランド要求部２゜命令要
求部１２．セレクタ５．１５．２０、レジスタ４゜６、
１４．１６．２１．２２、優先順位決定論理部２６等を
含む主記憶要求機構が設けられている。主記憶要求機構
中にはレジスタ２１と信号線２４等を含む伝送手段が含
まれている。同様な構成の主記憶要求機構は実行処理装
置３０にも設けられる。

主記憶装置３４に対する要求は、オペランド要求部２お
よび命令要求部１２から出される。主記憶要求のアドレ
ス及びコマンドは一旦レジスタ４又はレジスタ１４で受
けられる。オペランド要求部２及び命令要求部１２は、
このレジスタ４またはレジスタ１４に有効な要求が留ま
っている間は新たな要求を出すことはできない。セレク
タ５又はセレクタ１５はレジスタ６又はレジスタ１６に
有効な要求がなければレジスタ４又はレジスタ１４から
の要求を受け付けるが、レジスタ６又はレジスタ１６に
有効な要求が留まっている間はレジスタ６又はレジスタ
１６の出力を選択する。

オペランド要求部２及び命令要求部１２は各々独立に主
記憶要求を発生し、双方の要求はセレクタ２０で選択さ
れ、レジスタ２１にロードされる。セレクタ２０は要求
が一つの場合は要求のあった側の主記憶要求を選択し、
二つの主記憶要求が同時に発生した場合には適当な優先
順位によって要求を処理する。レジスタ２１にロードさ
れた主記憶要求は信号線２４を通じてシステム制御装置
３３に伝えられる。システム制御装置３３は各処理装置
からの要求を受け付け、主記憶装置３４とのインタフェ
イスを行なう。

オペランド要求部２および命令要求部１２は、通常の主
記憶要求の他にも主記憶の排他制御要求。

排他制御終了要求を出すことができる。オペランド要求
部２または命令要求部１２から出された排他制御要求は
、レジスタ４又はレジスタ１４．セレクタ５又はセレク
タ１５を経てレジスタ６又はレジスタ１６にロードされ
る０通常の主記憶要求では、要求がレジスタ２１に受け
取られた段階でセレクタ５又はセレクタ１５は次の要求
を受け付けるべくレジスタ４又はレジスタ１４を選択す
るが、排他制御要求の場合はその要求がシステム制御装
置３３に受け付けられたことが確認されるまでレジスタ
６又はレジスタ１６に排他制御要求が留まっている。

排他制御要求の受け付は可否はシステム制御装置３３か
ら信号線２３を経てレジスタ２２にロードされる。排他
制御要求が受け付けられていれば、セレクタ５又はセレ
クタ１５はレジスタ４又はレジスタ１４を選択して次の
要求の受け付けを可能とし、排他制御終了要求が受け付
けられていなければ、再度レジスタ６又はレジスタ１６
からセレクタ５又はセレクタ１５．セレクタ２０を経て
排他制御要求がレジスタ２１にロードされ、システム制
御装置３３に送出される。以後、排他制御要求がシステ
ム制′４Ｂ装置３３に受け付けられるまで同様の動作を
繰り返す。

オペランド要求部２または命令要求部１２は、排他制御
要求を出しそれが受けイ」けられると、排他制御処理に
入る。この排他制御処理とはシステムの共有メモリに対
して行なわれる厳密な排他制御を必要とする処理、例え
ばマシンのハードウェア資源の再分配等の処理のことで
ある。排他制御処理を終了したオペランド要求部２また
は命令要求部１２は、主記憶装置３４の共有領域の排他
制御権を他の処理装置に譲るために、排他制御終了要求
を出す、この排他制御終了要求は、排他制御要求と同一
の経路を通ってシステム制御装置３３に伝えられる。

今、実行処理装置１のオペランド要求部２から出された
排他制御要求がシステム制御装置３３に受け付けられ、
排他制御処理を行なっている最中に、同し実行処理装置
１の命令要求部１２から前記排他制御要求と同一ロック
単位に排他制御要求が出された場合を想定してみる。こ
の場合、命令要求部１２が排他制御要求を行なったロッ
ク単位は、既に同一実行処理装置１のオペランド要求部
２によってロックされているため、命令要求部１２から
出された排他制御要求はシステム制御装置３３に受け付
けられない。

一方、オペランド要求部２はやがて排他制御処理を終了
し、排他制御終了要求を出す。通常の主記憶要求がオペ
ランド要求部２から出されたとしても、レジスタ１６に
ある排他制御要求がセレクタ２０、レジスタ２１の経路
を専有しているため、オペランド要求部２から出された
通常の主記憶要求はレジスタ６で待たされる。しかし、
排他制御終了要求の場合には、オペランド要求部２内に
設けられた排他制御要求部３から信号線７を通してセレ
クタ２０の優先順位決定論理部２６に排他制御終了要求
が出されたことが報告される。そして、優先順位決定論
理部２６は、排他制御終了要求の送出が報告されると、
この排他制御終了要求を排他制御要求に優先して処理す
べく信号線２５を通してセレクタ２０を切換える。この
結果、レジスタ６に留まっていた排他制御終了要求は、
セレクタ２０で選択されてレジスタ２１にロードされ、
システム制御装置３３に対し送出されることになる。そ
して、排他制御終了要求がシステム制御装置３３に送出
されると、レジスタ１６に留まっていた排他制御要求が
セレクタ２０で選択され、システム制御装置３３に送出
されるので、前記排他制御終了要求が既に送出済のこと
と相まって命令要求部１２から出された排他制御要求は
受け付けられることになる。

また、実行処理装置１の命令要求部１２から出された排
他制御要求がシステム制御装置３３に受け付けられ、排
他制御要求を行なっている最中に、同じ実行処理装置１
のオペランド要求部２から前記排他制御要求と同−ロッ
ク単位に排他制御要求が出された場合、オペランド要求
部２からの排他制御要求はレジスタ２１を一時的に専有
することになる。しかし、この場合も命令要求部１２か
ら排他側ｍ終了要求が出されると、その旨が命令要求部
１２内の排他制御要求部１３から信号線１７を通して優
先順位決定論理部２６に通知され、優先順位決定論理部
２６はレジスタ１６の排他制御終了要求をレジスタ６の
排他制御要求より優先して処理すべくセレクタ２０を切
換えるので、排他制御終了要求が先にシステム制御装置
３３に送出されることになる。

なお、以上の実施例では、命令要求部１２からの排他制
御要求がレジスタ２１を専有することによってオペラン
ド要求部２からの排他制御終了要求が送出困難となる場
合、およびオペランド要求部２からの排他制御要求がレ
ジスタ２１を専有することによって命令要求部１２から
の排他制御終了要求が送出困難となる場合の双方を想定
したが、計算機のアーキテクチャによっては、前者また
は後者の何れか一方が起こり得ない場合も考えられる。

そのようなシステム例えば後者が起こり得ないシステム
では第１図の信号線１７を省略し、前者の場合のみのデ
ッドロックを回避する構成とすれば良い。

〔発明の効果〕

以上説明したように、本発明によれば、一つの処理装置
内のある主記憶要求元から出された排他制御要求が受け
付けられている最中に、同一処理装置内の別の主記憶要
求元から排他制御要求が発生し、一つしかない伝送手段
が専有され排他制御終了要求の送出が困難な事態になる
と、排他制御終了要求を前記排他制御要求より優先させ
て前記伝送手段により前記主記憶装置に送出させるので
、デッドロックを回避できる。

更に、処理装置内に現在排他制御処理中であるか否かを
検出する手段を設け、排他制御処理中であれば、各主記
憶要求元から新たな排他制御要求を出さないようにする
方法によれば、前述したように排他制御要求の対象とな
るロック単位が各々別々であっても後の排他制御要求は
先の排他制御処理が終了するまで抑止されるという問題
が生じるが、本発明によれば、各主記憶要求元からの排
他制御要求の発生は抑止していないので、ロック単位の
異なる排他制御要求は直ちに受け付けられることが可能
であり、性能を高めることができる。

【図面の簡単な説明】

第１図は本発明の主記憶アクセス方式を実施するデータ
処理システムの一例を示すブロック図および、 第２図は従来の主記憶アクセス方式を実施するデータ処
理システムの一例を示すブロック図である。 図において、１．３０は実行処理装置、２はオペランド
要求部、１２は命令要求部、３１．３２は入出力処理装
置、３３はシステム制御装置、３４は主記憶装置である
。 代理人弁理士　内　原　　ＷンＬ１．ノア。 覧、 未発明の実施例のブロック図 第１図

Claims (1)

1. 【特許請求の範囲】 複数の主記憶要求元を有し、各要求元から出された排他
   制御要求を共通の伝送手段により主記憶装置に送出し、
   該送出された排他制御要求が受け付けられなかった場合
   は該受け付けられなかった排他制御要求が受け付けられ
   るまで優先的に前記伝送手段により繰り返し前記主記憶
   装置に送出するように構成された処理装置における主記
   憶アクセス方式において、 前記伝送手段により送出された排他制御要求が受け付け
   られない間に他の主記憶要求元から排他制御終了要求が
   出されたとき、該排他制御終了要求を前記排他制御要求
   より優先させて前記伝送手段により前記主記憶装置に送
   出するようにしたことを特徴とする主記憶アクセス方式
   。