JPS598012A - プログラマブル・コントローラ - Google Patents
プログラマブル・コントローラInfo
- Publication number
- JPS598012A JPS598012A JP57117324A JP11732482A JPS598012A JP S598012 A JPS598012 A JP S598012A JP 57117324 A JP57117324 A JP 57117324A JP 11732482 A JP11732482 A JP 11732482A JP S598012 A JPS598012 A JP S598012A
- Authority
- JP
- Japan
- Prior art keywords
- self
- diagnosis
- group
- partial circuits
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14112—Diagnostic, troubleshooting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、プログラマブル・コントローラの誤動作を防
止するだめの自己診断方式に関するものである。
止するだめの自己診断方式に関するものである。
従来技術と問題点
プログラマブル・コントローラはプロセス制御用などに
汎用されているが、プロセス制御においては、コントロ
ーラが誤出力すると制御中のプロセスが暴走するなど危
険な状態に陥ることが多い。
汎用されているが、プロセス制御においては、コントロ
ーラが誤出力すると制御中のプロセスが暴走するなど危
険な状態に陥ることが多い。
このため、コントローラには高信頼性が要求される。
この種コントローラを用いたプロセス制御系は、一般に
第1図示のように、コントローラ1、プログラムメモリ
2、入出カメモリ6、プロセス入出力装置4,5、入出
力機器6が、直接あるいは伝送装置7,8を介して、シ
ステムバス9に接続されている。この場合、コントロー
ラ1からの誤出力を防止するため種々の対策が講じられ
ており、本出願人が先に出願し九〇ストアードプログラ
ム式制御装置の誤出力防止方法”と題する特願昭55−
119702号には、一つの有効な解決方法が開示され
ている。これによれば、入力データを処理して得た一連
の制御用出力データを一部メモリに蓄積しておき、所定
量のデータの処理及び蓄積が完了した時点で、コントロ
ーラの自己診断及び上記一連の制御出力を人出装置に一
括転送する診断・転送命令を実行する構成となっている
。この構成によれば、入出力装置への制御データの出力
に先立って必ず自己診断が行なわれるので誤出力のおそ
れがなく、また、1個のデータを処理し出力するたびに
自己診断を行なう構成に比べて自己診断に要する時間を
大幅に短縮できるという利点がある。
第1図示のように、コントローラ1、プログラムメモリ
2、入出カメモリ6、プロセス入出力装置4,5、入出
力機器6が、直接あるいは伝送装置7,8を介して、シ
ステムバス9に接続されている。この場合、コントロー
ラ1からの誤出力を防止するため種々の対策が講じられ
ており、本出願人が先に出願し九〇ストアードプログラ
ム式制御装置の誤出力防止方法”と題する特願昭55−
119702号には、一つの有効な解決方法が開示され
ている。これによれば、入力データを処理して得た一連
の制御用出力データを一部メモリに蓄積しておき、所定
量のデータの処理及び蓄積が完了した時点で、コントロ
ーラの自己診断及び上記一連の制御出力を人出装置に一
括転送する診断・転送命令を実行する構成となっている
。この構成によれば、入出力装置への制御データの出力
に先立って必ず自己診断が行なわれるので誤出力のおそ
れがなく、また、1個のデータを処理し出力するたびに
自己診断を行なう構成に比べて自己診断に要する時間を
大幅に短縮できるという利点がある。
しかしながら上記先行技術によっても、まだ自己診断時
間の短縮が十分とはいえない。すなわち第1図示のコン
トローラ1をマイクロプログラム制御構成とする場合、
第2図示のように、マイクロプログラム・シーケンサ1
1. マイクロプログラム・メモリ12. ALU1
5.レジスタ14.カウンタ15、乗除算回路16.シ
ステム/バス・インターフェース17.キャッシュ・メ
モリ189割込み制御回路19. ’?イクロ命令ステ
ータス記憶回路20.ビット処理回路21.マイクロ命
令プログラム・カウンタ26等多数の部分回路から構成
されており、これらすべての部分回路に対して自己診断
を行なうには多大の時間を要するからである。
間の短縮が十分とはいえない。すなわち第1図示のコン
トローラ1をマイクロプログラム制御構成とする場合、
第2図示のように、マイクロプログラム・シーケンサ1
1. マイクロプログラム・メモリ12. ALU1
5.レジスタ14.カウンタ15、乗除算回路16.シ
ステム/バス・インターフェース17.キャッシュ・メ
モリ189割込み制御回路19. ’?イクロ命令ステ
ータス記憶回路20.ビット処理回路21.マイクロ命
令プログラム・カウンタ26等多数の部分回路から構成
されており、これらすべての部分回路に対して自己診断
を行なうには多大の時間を要するからである。
発明の目的
本発明は上述した先行技術の問題点に鑑みてなされたも
のであり、その目的に1、誤動作を防止しつつ自己診断
時間を有効に短縮することができるプログラマブル・コ
ントローラの自己診断方式を提供することにある。
のであり、その目的に1、誤動作を防止しつつ自己診断
時間を有効に短縮することができるプログラマブル・コ
ントローラの自己診断方式を提供することにある。
発明の実施例
第6図は、本発明の一実施例の動作を説明するためのフ
ローチャートである。診断・一括転送命令(CRT命令
)が起動されると、捷ずコントローラ1内の各部分回路
の自己診断が開始される。そしてこの自己診断結果が正
常であるが否かが判定され、正常であれば出力チータ一
括転送指令が実行される。これによって、予め処理され
メモリに蓄積されていた所定量のデータが、システムバ
ス9を介してプロセス入出力装置4,5に送出され、C
IIT命令が終了する。一方、自己診断結果が正常でな
ければコントローラ1は警報出力を発生して停止する。
ローチャートである。診断・一括転送命令(CRT命令
)が起動されると、捷ずコントローラ1内の各部分回路
の自己診断が開始される。そしてこの自己診断結果が正
常であるが否かが判定され、正常であれば出力チータ一
括転送指令が実行される。これによって、予め処理され
メモリに蓄積されていた所定量のデータが、システムバ
ス9を介してプロセス入出力装置4,5に送出され、C
IIT命令が終了する。一方、自己診断結果が正常でな
ければコントローラ1は警報出力を発生して停止する。
このようにデータの出力に先立って必ず自己診断が行な
われる構成であるから、誤出力がなされるおそれはない
。
われる構成であるから、誤出力がなされるおそれはない
。
第4図は、第3図のCRT命令中の自己診断プログラム
の構成を示すフローチャートである。自己診断命令の実
行が開始されると、まず基本診断プログラムが実行され
る。この基本診断の対象となる第1の群の部分回路は、
第6図示のマイクロプログラム・シーケンサ11.マイ
クロプロクラム・メモリ12. ALU13. レジ
スタ14等プログラマブル・コントローラ1の中核をな
す部分回路であする。
の構成を示すフローチャートである。自己診断命令の実
行が開始されると、まず基本診断プログラムが実行され
る。この基本診断の対象となる第1の群の部分回路は、
第6図示のマイクロプログラム・シーケンサ11.マイ
クロプロクラム・メモリ12. ALU13. レジ
スタ14等プログラマブル・コントローラ1の中核をな
す部分回路であする。
この中核部分に異常が生じた場合、その異常の内容によ
ってはプログラム・エラーが発生せず、演算結果だけが
誤ってしまう場合がある。このような場合にシステムの
暴走等危険な状態を生ずるおそれが最も太きい。従って
上記第1の群に属するすべての中核部分回路については
CHT命令が起動されるたびに必ず自己診断が行なわれ
る。
ってはプログラム・エラーが発生せず、演算結果だけが
誤ってしまう場合がある。このような場合にシステムの
暴走等危険な状態を生ずるおそれが最も太きい。従って
上記第1の群に属するすべての中核部分回路については
CHT命令が起動されるたびに必ず自己診断が行なわれ
る。
基本診断が終了すると、引続いて第2の群に属する部分
回路についての自己診断が行なわれる。
回路についての自己診断が行なわれる。
この第2の群に属する部分回路は、例えは第2図中のカ
ウンタ152乗除算回路16.マイクロ命令プログラム
・カウンタ23等、上述した中核部分以外の部分回路で
ある。これら第2の群に属する部分回路はCRT命令が
起動されるたびに順次1つずつ選択され自己診断が実行
される。すなわち、第4図示のように、第2の群に属す
る部分回路A、B。
ウンタ152乗除算回路16.マイクロ命令プログラム
・カウンタ23等、上述した中核部分以外の部分回路で
ある。これら第2の群に属する部分回路はCRT命令が
起動されるたびに順次1つずつ選択され自己診断が実行
される。すなわち、第4図示のように、第2の群に属す
る部分回路A、B。
C・・・Hが自己診断の対象となっていることを指定す
る診断ポインタを設置し、その内容pをCRT命令が起
動されるたびに歩進させる。診断ポインタ判定ステップ
において、診断ポインタの内容pが判定され、対応の番
号が割当てられている部分回路A、E、C・・・又はH
が選択されその自己診断が実行される。このようにして
第1の群と第2の群についての自己診断が終了する。
る診断ポインタを設置し、その内容pをCRT命令が起
動されるたびに歩進させる。診断ポインタ判定ステップ
において、診断ポインタの内容pが判定され、対応の番
号が割当てられている部分回路A、E、C・・・又はH
が選択されその自己診断が実行される。このようにして
第1の群と第2の群についての自己診断が終了する。
第5図は上述した自己診断の手順を更に詳細に説明する
だめの概念図である。すなわち、最初のCHT命令にお
いては、第1の群に対する基本診断Fと、第2の群中の
部分回路A(例えば第2図示のカウンタ15)の自己診
断が実行されて全ての自己診断が終了する。第2回目の
CHT命令においては、第1の群に対する基本診断Fと
、第2の群中の他の部分回路B(例えば第2図示の乗除
算回路16)の自己診断が実行される。以下同様にして
第8回目のCRT命令において、第2の群に属する最後
の部分回路Hの自己診断が実行され、診断ポインタの内
容は初期値に戻る。従って第9回目のCRT命令におい
ては、再び部分回路Aの自己診断が実行される。以下同
様にして、第1の群に属する部分回路に対してはCHT
命令の起動のたびに自己診断が実行され、一方第2の群
に属する部分回z路に対しては、CHT命令が起動され
るたびに順次サイクリックに選択されたいずれか1つの
部分回路について自己診断が実行される。
だめの概念図である。すなわち、最初のCHT命令にお
いては、第1の群に対する基本診断Fと、第2の群中の
部分回路A(例えば第2図示のカウンタ15)の自己診
断が実行されて全ての自己診断が終了する。第2回目の
CHT命令においては、第1の群に対する基本診断Fと
、第2の群中の他の部分回路B(例えば第2図示の乗除
算回路16)の自己診断が実行される。以下同様にして
第8回目のCRT命令において、第2の群に属する最後
の部分回路Hの自己診断が実行され、診断ポインタの内
容は初期値に戻る。従って第9回目のCRT命令におい
ては、再び部分回路Aの自己診断が実行される。以下同
様にして、第1の群に属する部分回路に対してはCHT
命令の起動のたびに自己診断が実行され、一方第2の群
に属する部分回z路に対しては、CHT命令が起動され
るたびに順次サイクリックに選択されたいずれか1つの
部分回路について自己診断が実行される。
上述した実施例では、第2の群に属する部分回路に対し
てはCRT命令起動のたびにいずれか一つを選択して自
己診断を行なう構成を例示したが、1回のCHT命令あ
たシいずれか2つあるいはそれ以上の部分回路を順次選
択し7て自己診断を実行する構成とすることもできる。
てはCRT命令起動のたびにいずれか一つを選択して自
己診断を行なう構成を例示したが、1回のCHT命令あ
たシいずれか2つあるいはそれ以上の部分回路を順次選
択し7て自己診断を実行する構成とすることもできる。
また上記実施例では、自己診断の対象とする部分回路を
2群に分けだが、これらを6つあるいはそれ以上の適宜
数の群に群分けすることもできる。
2群に分けだが、これらを6つあるいはそれ以上の適宜
数の群に群分けすることもできる。
さらに壕だ、第2群以降の群に属する部分回路に対して
は、2回又はそれ以上のCRT命令起動のたびにいずれ
か1つ以上を選択して自己診断を行なう構成とすること
もできる。
は、2回又はそれ以上のCRT命令起動のたびにいずれ
か1つ以上を選択して自己診断を行なう構成とすること
もできる。
発明の効果
以上詳細に説明したように、本発明は、診断・転送指令
を備えたプログラマブル・コントローラにおいて、自己
診断の対象を群分けし、群別に診断頻度を変える構成で
あるから、誤出力を防止しつつ自己診断時間を有効に短
縮することができる。
を備えたプログラマブル・コントローラにおいて、自己
診断の対象を群分けし、群別に診断頻度を変える構成で
あるから、誤出力を防止しつつ自己診断時間を有効に短
縮することができる。
第1図はプログラマブル・コントローラを用いたプロセ
ス制御4系の一般的な構成を例示するブロック図、第2
図は第1図中のプログラマブル・コントローラ1の構成
の一例を示すブロック図、第6図乃至第5図は本発明の
一実MI+例の動作を説明するだめのフローチャートで
ある。 1・・・プログラマブル・コントローラ、2・・・プロ
グラム・メモリ、4,5・・・プロセス入出力装置、6
・・・入出力機器、7,8・・・伝送装置、11 ・・
・マイクロプログラム・シーケンサ、12・・・マイク
ロプログラム・メモリ、1ろ・・・ALU、 14・
・・レジスタ、15・・・カウンタ、16・・・乗除算
回路、17・・・システム/ハス・インターフェース、
18・・・キャッシュ・メモリ、19・・・割込制御回
路、20・・・マイクロ命令ステータス記憶回路、21
・・・ビット処理回路、26・・・マイクロ命令プロ
グラム・カウンタ特%(、出願人 富士電機製造株式会
社(外1名)代理人弁理士玉蟲久五部(外3名) M 1 図 第 2 図
ス制御4系の一般的な構成を例示するブロック図、第2
図は第1図中のプログラマブル・コントローラ1の構成
の一例を示すブロック図、第6図乃至第5図は本発明の
一実MI+例の動作を説明するだめのフローチャートで
ある。 1・・・プログラマブル・コントローラ、2・・・プロ
グラム・メモリ、4,5・・・プロセス入出力装置、6
・・・入出力機器、7,8・・・伝送装置、11 ・・
・マイクロプログラム・シーケンサ、12・・・マイク
ロプログラム・メモリ、1ろ・・・ALU、 14・
・・レジスタ、15・・・カウンタ、16・・・乗除算
回路、17・・・システム/ハス・インターフェース、
18・・・キャッシュ・メモリ、19・・・割込制御回
路、20・・・マイクロ命令ステータス記憶回路、21
・・・ビット処理回路、26・・・マイクロ命令プロ
グラム・カウンタ特%(、出願人 富士電機製造株式会
社(外1名)代理人弁理士玉蟲久五部(外3名) M 1 図 第 2 図
Claims (1)
- 【特許請求の範囲】 一部の入力データを処理し作成した一部の出力データを
一部メモリに蓄積し、自己診断を行なった後、前記一群
の出力データをプロセス入出力装置に一括転送する診断
・転送命令を備えたプログラマブル・コントローラにお
いて、 前記自己診断を行なう複数の部分回路を複数群に分け、
第1の群に属する部分回路については前記診断・転送命
令のたびに自己診断を行ない、第2の群以降の群に属す
る部分回路については1又は複数回の前記診断・転送命
令のたびに順次いずれか一部を選択して自己診断を行な
うことを特徴とするプログラマブル・コントローラの自
己診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57117324A JPS598012A (ja) | 1982-07-06 | 1982-07-06 | プログラマブル・コントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57117324A JPS598012A (ja) | 1982-07-06 | 1982-07-06 | プログラマブル・コントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS598012A true JPS598012A (ja) | 1984-01-17 |
JPH0373884B2 JPH0373884B2 (ja) | 1991-11-25 |
Family
ID=14708918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57117324A Granted JPS598012A (ja) | 1982-07-06 | 1982-07-06 | プログラマブル・コントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS598012A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469563A (en) * | 1992-08-03 | 1995-11-21 | Sony Corporation | Method and control apparatus for self diagnosis |
-
1982
- 1982-07-06 JP JP57117324A patent/JPS598012A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469563A (en) * | 1992-08-03 | 1995-11-21 | Sony Corporation | Method and control apparatus for self diagnosis |
Also Published As
Publication number | Publication date |
---|---|
JPH0373884B2 (ja) | 1991-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5515383A (en) | Built-in self-test system and method for self test of an integrated circuit | |
US7890800B2 (en) | Method, operating system and computing hardware for running a computer program | |
US4019033A (en) | Control store checking system and method | |
JPH052654A (ja) | マイクロコンピユータの故障検知方法および回路 | |
JPS63141139A (ja) | 構成の変更が可能なコンピュータ | |
US4045782A (en) | Microprogrammed processor system having external memory | |
JPS598012A (ja) | プログラマブル・コントローラ | |
US5280606A (en) | Fault recovery processing for supercomputer | |
US3470537A (en) | Information processing system using relative addressing | |
JP6912104B2 (ja) | 試験装置、試験方法及びコンピュータプログラム | |
JPS5916055A (ja) | 擬似障害自動発生装置 | |
JPH0147818B2 (ja) | ||
JP2020046979A (ja) | 車載用電子制御装置 | |
JPS593610A (ja) | Iplリトライ処理方式 | |
JP2690910B2 (ja) | 制御記憶装置 | |
JPS5938608B2 (ja) | デ−タ転送制御方式 | |
JPS62107355A (ja) | デ−タ処理装置 | |
JPS6256544B2 (ja) | ||
JPS61100802A (ja) | プログラマブルシ−ケンスコントロ−ラの演算処理方式 | |
JPS62118447A (ja) | 入出力疑似障害の発生方式 | |
JPH08212082A (ja) | データ処理装置及び割り込み制御方法 | |
JPH01134539A (ja) | マイクロプログラムトレース方式 | |
JPH04316131A (ja) | 故障同定方法 | |
JPS60150141A (ja) | 異常診断方式 | |
JPH0423152A (ja) | 演算処理装置における診断装置 |