JPS598012A - プログラマブル・コントローラ - Google Patents
プログラマブル・コントローラInfo
- Publication number
- JPS598012A JPS598012A JP57117324A JP11732482A JPS598012A JP S598012 A JPS598012 A JP S598012A JP 57117324 A JP57117324 A JP 57117324A JP 11732482 A JP11732482 A JP 11732482A JP S598012 A JPS598012 A JP S598012A
- Authority
- JP
- Japan
- Prior art keywords
- self
- diagnosis
- group
- partial circuits
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14112—Diagnostic, troubleshooting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、プログラマブル・コントローラの誤動作を防
止するだめの自己診断方式に関するものである。
止するだめの自己診断方式に関するものである。
従来技術と問題点
プログラマブル・コントローラはプロセス制御用などに
汎用されているが、プロセス制御においては、コントロ
ーラが誤出力すると制御中のプロセスが暴走するなど危
険な状態に陥ることが多い。
汎用されているが、プロセス制御においては、コントロ
ーラが誤出力すると制御中のプロセスが暴走するなど危
険な状態に陥ることが多い。
このため、コントローラには高信頼性が要求される。
この種コントローラを用いたプロセス制御系は、一般に
第１図示のように、コントローラ１、プログラムメモリ
２、入出カメモリ６、プロセス入出力装置４，５、入出
力機器６が、直接あるいは伝送装置７，８を介して、シ
ステムバス９に接続されている。この場合、コントロー
ラ１からの誤出力を防止するため種々の対策が講じられ
ており、本出願人が先に出願し九〇ストアードプログラ
ム式制御装置の誤出力防止方法”と題する特願昭５５−
１１９７０２号には、一つの有効な解決方法が開示され
ている。これによれば、入力データを処理して得た一連
の制御用出力データを一部メモリに蓄積しておき、所定
量のデータの処理及び蓄積が完了した時点で、コントロ
ーラの自己診断及び上記一連の制御出力を人出装置に一
括転送する診断・転送命令を実行する構成となっている
。この構成によれば、入出力装置への制御データの出力
に先立って必ず自己診断が行なわれるので誤出力のおそ
れがなく、また、１個のデータを処理し出力するたびに
自己診断を行なう構成に比べて自己診断に要する時間を
大幅に短縮できるという利点がある。
第１図示のように、コントローラ１、プログラムメモリ
２、入出カメモリ６、プロセス入出力装置４，５、入出
力機器６が、直接あるいは伝送装置７，８を介して、シ
ステムバス９に接続されている。この場合、コントロー
ラ１からの誤出力を防止するため種々の対策が講じられ
ており、本出願人が先に出願し九〇ストアードプログラ
ム式制御装置の誤出力防止方法”と題する特願昭５５−
１１９７０２号には、一つの有効な解決方法が開示され
ている。これによれば、入力データを処理して得た一連
の制御用出力データを一部メモリに蓄積しておき、所定
量のデータの処理及び蓄積が完了した時点で、コントロ
ーラの自己診断及び上記一連の制御出力を人出装置に一
括転送する診断・転送命令を実行する構成となっている
。この構成によれば、入出力装置への制御データの出力
に先立って必ず自己診断が行なわれるので誤出力のおそ
れがなく、また、１個のデータを処理し出力するたびに
自己診断を行なう構成に比べて自己診断に要する時間を
大幅に短縮できるという利点がある。
しかしながら上記先行技術によっても、まだ自己診断時
間の短縮が十分とはいえない。すなわち第１図示のコン
トローラ１をマイクロプログラム制御構成とする場合、
第２図示のように、マイクロプログラム・シーケンサ１
１． マイクロプログラム・メモリ１２． ＡＬＵ１
５．レジスタ１４．カウンタ１５、乗除算回路１６．シ
ステム／バス・インターフェース１７．キャッシュ・メ
モリ１８９割込み制御回路１９． ’？イクロ命令ステ
ータス記憶回路２０．ビット処理回路２１．マイクロ命
令プログラム・カウンタ２６等多数の部分回路から構成
されており、これらすべての部分回路に対して自己診断
を行なうには多大の時間を要するからである。
間の短縮が十分とはいえない。すなわち第１図示のコン
トローラ１をマイクロプログラム制御構成とする場合、
第２図示のように、マイクロプログラム・シーケンサ１
１． マイクロプログラム・メモリ１２． ＡＬＵ１
５．レジスタ１４．カウンタ１５、乗除算回路１６．シ
ステム／バス・インターフェース１７．キャッシュ・メ
モリ１８９割込み制御回路１９． ’？イクロ命令ステ
ータス記憶回路２０．ビット処理回路２１．マイクロ命
令プログラム・カウンタ２６等多数の部分回路から構成
されており、これらすべての部分回路に対して自己診断
を行なうには多大の時間を要するからである。
発明の目的
本発明は上述した先行技術の問題点に鑑みてなされたも
のであり、その目的に１、誤動作を防止しつつ自己診断
時間を有効に短縮することができるプログラマブル・コ
ントローラの自己診断方式を提供することにある。
のであり、その目的に１、誤動作を防止しつつ自己診断
時間を有効に短縮することができるプログラマブル・コ
ントローラの自己診断方式を提供することにある。
発明の実施例
第６図は、本発明の一実施例の動作を説明するためのフ
ローチャートである。診断・一括転送命令（ＣＲＴ命令
）が起動されると、捷ずコントローラ１内の各部分回路
の自己診断が開始される。そしてこの自己診断結果が正
常であるが否かが判定され、正常であれば出力チータ一
括転送指令が実行される。これによって、予め処理され
メモリに蓄積されていた所定量のデータが、システムバ
ス９を介してプロセス入出力装置４，５に送出され、Ｃ
ＩＩＴ命令が終了する。一方、自己診断結果が正常でな
ければコントローラ１は警報出力を発生して停止する。
ローチャートである。診断・一括転送命令（ＣＲＴ命令
）が起動されると、捷ずコントローラ１内の各部分回路
の自己診断が開始される。そしてこの自己診断結果が正
常であるが否かが判定され、正常であれば出力チータ一
括転送指令が実行される。これによって、予め処理され
メモリに蓄積されていた所定量のデータが、システムバ
ス９を介してプロセス入出力装置４，５に送出され、Ｃ
ＩＩＴ命令が終了する。一方、自己診断結果が正常でな
ければコントローラ１は警報出力を発生して停止する。
このようにデータの出力に先立って必ず自己診断が行な
われる構成であるから、誤出力がなされるおそれはない
。
われる構成であるから、誤出力がなされるおそれはない
。
第４図は、第３図のＣＲＴ命令中の自己診断プログラム
の構成を示すフローチャートである。自己診断命令の実
行が開始されると、まず基本診断プログラムが実行され
る。この基本診断の対象となる第１の群の部分回路は、
第６図示のマイクロプログラム・シーケンサ１１．マイ
クロプロクラム・メモリ１２． ＡＬＵ１３． レジ
スタ１４等プログラマブル・コントローラ１の中核をな
す部分回路であする。
の構成を示すフローチャートである。自己診断命令の実
行が開始されると、まず基本診断プログラムが実行され
る。この基本診断の対象となる第１の群の部分回路は、
第６図示のマイクロプログラム・シーケンサ１１．マイ
クロプロクラム・メモリ１２． ＡＬＵ１３． レジ
スタ１４等プログラマブル・コントローラ１の中核をな
す部分回路であする。
この中核部分に異常が生じた場合、その異常の内容によ
ってはプログラム・エラーが発生せず、演算結果だけが
誤ってしまう場合がある。このような場合にシステムの
暴走等危険な状態を生ずるおそれが最も太きい。従って
上記第１の群に属するすべての中核部分回路については
ＣＨＴ命令が起動されるたびに必ず自己診断が行なわれ
る。
ってはプログラム・エラーが発生せず、演算結果だけが
誤ってしまう場合がある。このような場合にシステムの
暴走等危険な状態を生ずるおそれが最も太きい。従って
上記第１の群に属するすべての中核部分回路については
ＣＨＴ命令が起動されるたびに必ず自己診断が行なわれ
る。
基本診断が終了すると、引続いて第２の群に属する部分
回路についての自己診断が行なわれる。
回路についての自己診断が行なわれる。
この第２の群に属する部分回路は、例えは第２図中のカ
ウンタ１５２乗除算回路１６．マイクロ命令プログラム
・カウンタ２３等、上述した中核部分以外の部分回路で
ある。これら第２の群に属する部分回路はＣＲＴ命令が
起動されるたびに順次１つずつ選択され自己診断が実行
される。すなわち、第４図示のように、第２の群に属す
る部分回路Ａ、Ｂ。
ウンタ１５２乗除算回路１６．マイクロ命令プログラム
・カウンタ２３等、上述した中核部分以外の部分回路で
ある。これら第２の群に属する部分回路はＣＲＴ命令が
起動されるたびに順次１つずつ選択され自己診断が実行
される。すなわち、第４図示のように、第２の群に属す
る部分回路Ａ、Ｂ。
Ｃ・・・Ｈが自己診断の対象となっていることを指定す
る診断ポインタを設置し、その内容ｐをＣＲＴ命令が起
動されるたびに歩進させる。診断ポインタ判定ステップ
において、診断ポインタの内容ｐが判定され、対応の番
号が割当てられている部分回路Ａ、Ｅ、Ｃ・・・又はＨ
が選択されその自己診断が実行される。このようにして
第１の群と第２の群についての自己診断が終了する。
る診断ポインタを設置し、その内容ｐをＣＲＴ命令が起
動されるたびに歩進させる。診断ポインタ判定ステップ
において、診断ポインタの内容ｐが判定され、対応の番
号が割当てられている部分回路Ａ、Ｅ、Ｃ・・・又はＨ
が選択されその自己診断が実行される。このようにして
第１の群と第２の群についての自己診断が終了する。
第５図は上述した自己診断の手順を更に詳細に説明する
だめの概念図である。すなわち、最初のＣＨＴ命令にお
いては、第１の群に対する基本診断Ｆと、第２の群中の
部分回路Ａ（例えば第２図示のカウンタ１５）の自己診
断が実行されて全ての自己診断が終了する。第２回目の
ＣＨＴ命令においては、第１の群に対する基本診断Ｆと
、第２の群中の他の部分回路Ｂ（例えば第２図示の乗除
算回路１６）の自己診断が実行される。以下同様にして
第８回目のＣＲＴ命令において、第２の群に属する最後
の部分回路Ｈの自己診断が実行され、診断ポインタの内
容は初期値に戻る。従って第９回目のＣＲＴ命令におい
ては、再び部分回路Ａの自己診断が実行される。以下同
様にして、第１の群に属する部分回路に対してはＣＨＴ
命令の起動のたびに自己診断が実行され、一方第２の群
に属する部分回ｚ路に対しては、ＣＨＴ命令が起動され
るたびに順次サイクリックに選択されたいずれか１つの
部分回路について自己診断が実行される。
だめの概念図である。すなわち、最初のＣＨＴ命令にお
いては、第１の群に対する基本診断Ｆと、第２の群中の
部分回路Ａ（例えば第２図示のカウンタ１５）の自己診
断が実行されて全ての自己診断が終了する。第２回目の
ＣＨＴ命令においては、第１の群に対する基本診断Ｆと
、第２の群中の他の部分回路Ｂ（例えば第２図示の乗除
算回路１６）の自己診断が実行される。以下同様にして
第８回目のＣＲＴ命令において、第２の群に属する最後
の部分回路Ｈの自己診断が実行され、診断ポインタの内
容は初期値に戻る。従って第９回目のＣＲＴ命令におい
ては、再び部分回路Ａの自己診断が実行される。以下同
様にして、第１の群に属する部分回路に対してはＣＨＴ
命令の起動のたびに自己診断が実行され、一方第２の群
に属する部分回ｚ路に対しては、ＣＨＴ命令が起動され
るたびに順次サイクリックに選択されたいずれか１つの
部分回路について自己診断が実行される。
上述した実施例では、第２の群に属する部分回路に対し
てはＣＲＴ命令起動のたびにいずれか一つを選択して自
己診断を行なう構成を例示したが、１回のＣＨＴ命令あ
たシいずれか２つあるいはそれ以上の部分回路を順次選
択し７て自己診断を実行する構成とすることもできる。
てはＣＲＴ命令起動のたびにいずれか一つを選択して自
己診断を行なう構成を例示したが、１回のＣＨＴ命令あ
たシいずれか２つあるいはそれ以上の部分回路を順次選
択し７て自己診断を実行する構成とすることもできる。
また上記実施例では、自己診断の対象とする部分回路を
２群に分けだが、これらを６つあるいはそれ以上の適宜
数の群に群分けすることもできる。
２群に分けだが、これらを６つあるいはそれ以上の適宜
数の群に群分けすることもできる。
さらに壕だ、第２群以降の群に属する部分回路に対して
は、２回又はそれ以上のＣＲＴ命令起動のたびにいずれ
か１つ以上を選択して自己診断を行なう構成とすること
もできる。
は、２回又はそれ以上のＣＲＴ命令起動のたびにいずれ
か１つ以上を選択して自己診断を行なう構成とすること
もできる。
発明の効果
以上詳細に説明したように、本発明は、診断・転送指令
を備えたプログラマブル・コントローラにおいて、自己
診断の対象を群分けし、群別に診断頻度を変える構成で
あるから、誤出力を防止しつつ自己診断時間を有効に短
縮することができる。
を備えたプログラマブル・コントローラにおいて、自己
診断の対象を群分けし、群別に診断頻度を変える構成で
あるから、誤出力を防止しつつ自己診断時間を有効に短
縮することができる。
第１図はプログラマブル・コントローラを用いたプロセ
ス制御４系の一般的な構成を例示するブロック図、第２
図は第１図中のプログラマブル・コントローラ１の構成
の一例を示すブロック図、第６図乃至第５図は本発明の
一実ＭＩ＋例の動作を説明するだめのフローチャートで
ある。 １・・・プログラマブル・コントローラ、２・・・プロ
グラム・メモリ、４，５・・・プロセス入出力装置、６
・・・入出力機器、７，８・・・伝送装置、１１ ・・
・マイクロプログラム・シーケンサ、１２・・・マイク
ロプログラム・メモリ、１ろ・・・ＡＬＵ、 １４・
・・レジスタ、１５・・・カウンタ、１６・・・乗除算
回路、１７・・・システム／ハス・インターフェース、
１８・・・キャッシュ・メモリ、１９・・・割込制御回
路、２０・・・マイクロ命令ステータス記憶回路、２１
・・・ビット処理回路、２６・・・マイクロ命令プロ
グラム・カウンタ特％（、出願人 富士電機製造株式会
社（外１名）代理人弁理士玉蟲久五部（外３名） Ｍ １ 図 第 ２ 図
ス制御４系の一般的な構成を例示するブロック図、第２
図は第１図中のプログラマブル・コントローラ１の構成
の一例を示すブロック図、第６図乃至第５図は本発明の
一実ＭＩ＋例の動作を説明するだめのフローチャートで
ある。 １・・・プログラマブル・コントローラ、２・・・プロ
グラム・メモリ、４，５・・・プロセス入出力装置、６
・・・入出力機器、７，８・・・伝送装置、１１ ・・
・マイクロプログラム・シーケンサ、１２・・・マイク
ロプログラム・メモリ、１ろ・・・ＡＬＵ、 １４・
・・レジスタ、１５・・・カウンタ、１６・・・乗除算
回路、１７・・・システム／ハス・インターフェース、
１８・・・キャッシュ・メモリ、１９・・・割込制御回
路、２０・・・マイクロ命令ステータス記憶回路、２１
・・・ビット処理回路、２６・・・マイクロ命令プロ
グラム・カウンタ特％（、出願人 富士電機製造株式会
社（外１名）代理人弁理士玉蟲久五部（外３名） Ｍ １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 一部の入力データを処理し作成した一部の出力データを
一部メモリに蓄積し、自己診断を行なった後、前記一群
の出力データをプロセス入出力装置に一括転送する診断
・転送命令を備えたプログラマブル・コントローラにお
いて、 前記自己診断を行なう複数の部分回路を複数群に分け、
第１の群に属する部分回路については前記診断・転送命
令のたびに自己診断を行ない、第２の群以降の群に属す
る部分回路については１又は複数回の前記診断・転送命
令のたびに順次いずれか一部を選択して自己診断を行な
うことを特徴とするプログラマブル・コントローラの自
己診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117324A JPS598012A (ja) | 1982-07-06 | 1982-07-06 | プログラマブル・コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117324A JPS598012A (ja) | 1982-07-06 | 1982-07-06 | プログラマブル・コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS598012A true JPS598012A (ja) | 1984-01-17 |
| JPH0373884B2 JPH0373884B2 (ja) | 1991-11-25 |
Family
ID=14708918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117324A Granted JPS598012A (ja) | 1982-07-06 | 1982-07-06 | プログラマブル・コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598012A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469563A (en) * | 1992-08-03 | 1995-11-21 | Sony Corporation | Method and control apparatus for self diagnosis |
-
1982
- 1982-07-06 JP JP57117324A patent/JPS598012A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469563A (en) * | 1992-08-03 | 1995-11-21 | Sony Corporation | Method and control apparatus for self diagnosis |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373884B2 (ja) | 1991-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515383A (en) | Built-in self-test system and method for self test of an integrated circuit | |
| US7890800B2 (en) | Method, operating system and computing hardware for running a computer program | |
| US4019033A (en) | Control store checking system and method | |
| JPH052654A (ja) | マイクロコンピユータの故障検知方法および回路 | |
| JPS63141139A (ja) | 構成の変更が可能なコンピュータ | |
| US4045782A (en) | Microprogrammed processor system having external memory | |
| JPS598012A (ja) | プログラマブル・コントローラ | |
| US5280606A (en) | Fault recovery processing for supercomputer | |
| US3470537A (en) | Information processing system using relative addressing | |
| JP6912104B2 (ja) | 試験装置、試験方法及びコンピュータプログラム | |
| JPS5916055A (ja) | 擬似障害自動発生装置 | |
| JPH0147818B2 (ja) | ||
| JPH02311950A (ja) | マルチプロセッサシステムの自己診断方法 | |
| JP2020046979A (ja) | 車載用電子制御装置 | |
| US20040015676A1 (en) | Sharing of a logic operator having a work register | |
| JPS593610A (ja) | Ｉｐｌリトライ処理方式 | |
| JP2690910B2 (ja) | 制御記憶装置 | |
| JPS5938608B2 (ja) | デ−タ転送制御方式 | |
| JPS62107355A (ja) | デ−タ処理装置 | |
| Rollison et al. | Laboratory Implementation of the Continuously Reconfiguring Multi-Microprocessor Flight Control System (CRMMFCS) | |
| JPS6256544B2 (ja) | ||
| JPS61100802A (ja) | プログラマブルシ−ケンスコントロ−ラの演算処理方式 | |
| JPS62118447A (ja) | 入出力疑似障害の発生方式 | |
| JPH08212082A (ja) | データ処理装置及び割り込み制御方法 | |
| JPH01134539A (ja) | マイクロプログラムトレース方式 |