JPH09212382A - パーソナルコンピュータ - Google Patents

パーソナルコンピュータ

Info

Publication number
JPH09212382A
JPH09212382A JP8040494A JP4049496A JPH09212382A JP H09212382 A JPH09212382 A JP H09212382A JP 8040494 A JP8040494 A JP 8040494A JP 4049496 A JP4049496 A JP 4049496A JP H09212382 A JPH09212382 A JP H09212382A
Authority
JP
Japan
Prior art keywords
program
unit
job
data
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8040494A
Other languages
English (en)
Inventor
Makoto Tamai
良 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP8040494A priority Critical patent/JPH09212382A/ja
Publication of JPH09212382A publication Critical patent/JPH09212382A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 CPUを多重化してストール又はハングアッ
プの発生を確実に阻止する。 【解決手段】 キーボード18での操作単位又はプログ
ラム上の複数のジョブ中の一つのジョブ単位をセレクタ
13で遅延せずにCPU12aに入力し、また、ジョブ
単位のプログラムをCPU12aで実行が終了した後
に、セレクタ13から遅延したジョブ単位のプログラム
をCPU12bに入力する。さらに、CPU12bでの
プログラム実行が終了した後に、セレクタ13から遅延
したジョブ単位のプログラムをCPU12cに入力す
る。CPU12aが任意のジョブ単位で無限ループの無
応答となった場合、このデータを選択部13bが取り込
んで、CPU12aからのデータの出力を停止し、CP
U12b,12cが順次送出するデータを出力する選択
を行う。CPU12bが任意のジョブ単位で無応答とな
った場合は、CPU12bからのデータの出力を停止
し、かつ、CPU12cからのデータを出力する選択を
データを選択部13bが行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多重化した中央演
算処理装置がそれぞれジョブ単位のプログラムを実行し
て演算処理中のデータ、プログラムが破壊されるストー
ル又は無限ループの無応答(ハングアップ)を阻止する
パーソナルコンピュータに関する。
【0002】
【従来の技術】図4は従来のパーソナルコンピュータの
構成を示すブロック図である。図4において、この例
は、バスライン1で接続されるCPU2の制御で、デー
タをメモリ3に一時的に記憶してデータ処理を行ってい
る。この処理データをフロッピーディスクドライブ(F
DD)4、ハードディスクドライブ(HDD)5で記憶
すると供に、処理データを表示装置6に画面表示してい
る。また、各種のデータ入力及び処理指示がキーボード
7で行われると供に、ネットワークボードなどのドライ
バー8を通じて外部装置とのデータのやり取りを行う。
【0003】このようなデータ処理ではストールが発生
することが知られている。このストールは、CPU2と
メモリ3との間でデータのやり取りが出来なくなるもの
であり、また、CPU2とFDD4,HDD5との間及
びCPU2とドライバー8との間でデータのやり取りが
出来なくなるものである。このストールの発生原因とし
てバスライン1を伝送するプログラムデータが消失した
り、書き替え時に消失するものがある。また、ノイズの
クロストークなどで伝送データ化けがある。
【0004】このようなストールが発生した場合、図4
に示す構成では動作中のアプリケーションプログラムを
終了させるか、電源断によりリセットしている。
【0005】
【発明が解決しようとする課題】このように上記従来例
のパーソナルコンピュータでは、ハード上、ソフトウェ
ア上での不具合による演算処理中のデータ、プログラム
が破壊されるストールや無限ループの無応答が発生し易
く、その信頼性が低いものとなっている。
【0006】本発明は、このような従来の技術における
課題を解決するものであり、CPUが多重化されて、ス
トール又は無応答(ハングアップ)の発生を確実に阻止
できるパーソナルコンピュータの提供を目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明のパーソナルコンピュータは、
複数の中央演算処理装置を有し、この多重化したそれぞ
れの中央演算処理装置でキーボードでの操作単位、又
は、プログラム上の一つのジョブ単位のプログラムを実
行して演算処理中のデータ、プログラムが破壊されるス
トール又は無限ループの無応答を阻止する処理を行うも
のである。
【0008】請求項2記載のパーソナルコンピュータ
は、前記請求項1記載の構成に遅延処理部を設け、この
遅延処理部で、キーボードでの操作単位、又は、プログ
ラム上の一つのジョブ単位のプログラムを順次遅延し、
複数の中央演算処理装置にそれぞれ供給し、同一のジョ
ブ単位のプログラム処理を順次遅延して行うものであ
る。
【0009】請求項3記載のパーソナルコンピュータ
は、前記請求項2記載において、遅延処理部で最初に処
理したジョブ単位のプログラム処理データを表示し、か
つ、キーボードでの操作を許可するものである。
【0010】請求項4記載のパーソナルコンピュータ
は、前記請求項2記載において、遅延処理部で最初に処
理したジョブ単位のプログラム実行でストール又は無応
答となった際に、遅延した次のジョブ単位のプログラム
を実行し、さらに、この遅延したジョブ単位のプログラ
ム実行でストール又は無応答となった際に、さらに、遅
延した次のジョブ単位のプログラムを実行するものであ
る。
【0011】請求項5記載のパーソナルコンピュータ
は、前記複数の中央演算処理装置の処理データを比較
し、一致した処理データを出力した後に、次のジョブ単
位のプログラムを実行するものである。
【0012】請求項6記載のパーソナルコンピュータ
は、前記請求項5記載において、複数の中央演算処理装
置の処理データを比較する際に、多数決で得られた処理
データを出力した後に、次のジョブ単位のプログラムを
実行するものである。
【0013】このような構成により、請求項1記載の発
明のパーソナルコンピュータは、多重化した中央演算処
理装置でプログラムにおけるキーボードでの操作単位、
又は、プログラム上の数ジョブ中の一つの同一のジョブ
単位のプログラムを実行し、ストールや無応答を阻止し
ている。
【0014】請求項2記載のパーソナルコンピュータ
は、プログラムにおけるキーボードでの操作単位、又
は、プログラム上の数ジョブ中の一つのジョブ単位を順
次遅延して、複数の中央演算処理装置で同一のジョブ単
位のプログラム実行を順次行っている。したがって、ス
トールや無応答が発生したジョブ単位と同一のジョブ単
位のプログラム実行が継続して行われることになり、そ
のストール又は無応答が防止される。
【0015】請求項3,4記載のパーソナルコンピュー
タは、遅延処理部で最初に処理したジョブ単位のプログ
ラム実行による処理データを表示し、かつ、キーボード
での操作を許可すると供に、ストール又は無応答となっ
た際に遅延した順序で、同一のジョブ単位でのプログラ
ムを実行している。したがって、ストール又は無応答が
防止されると供に、キーボードなどでの操作が確実に行
われるようになる。
【0016】請求項5,6記載のパーソナルコンピュー
タは、複数の中央演算処理装置の処理データを比較し、
一致又は多数決で得られた処理データによって、次のジ
ョブ単位のプログラムを実行しているので、この場合も
ストール又は無応答が防止される。
【0017】
【発明の実施の形態】次に、本発明のパーソナルコンピ
ュータの実施形態を図面を参照して詳細に説明する。図
1は本発明のパーソナルコンピュータの実施形態の構成
を示すブロック図である。図1において、この例は、バ
スライン11に接続され、ここでの演算処理を行うCP
U12a,12c,12dと、この多重化したCPU1
2a〜12dからの処理データを選択するセレクタ13
とを有している。
【0018】また、処理データを一時的に記憶するメモ
リ14と、処理データを記憶するハードディスクドライ
ブ(HDD)15と、処理データを記憶するフロッピー
ディスク(FD)へのデータの書き込み及び読み出しを
行うフロッピーディスクドライブ(FDD)16とを有
している。
【0019】さらに、処理データを画面表示する表示装
置17と、各種の処理指示の操作を行うためのキーボー
ド18と、外部装置とのデータのやり取りし、ネットワ
ークボードなどのドライバ19とを有している。
【0020】図2は多重化したCPU12a〜12dで
遅延したプログラムを実行する構成を示すブロック図で
ある。この例はCPU12a〜12dへのプログラムを
ジョブ単位で遅らせるものであり、この図1中のセレク
タ13に対応し、CPU12a〜12dでのプログラム
実行をジョブ単位で遅延するための遅延処理部13aを
有している。さらに、CPU12a〜12dの演算処理
データを選択して出力する選択部13bとを有してい
る。
【0021】図3は多重化したCPU12a〜12dか
らの処理データを選択する構成を示すブロック図であ
る。この例はCPU12a〜12dの処理データを選択
して出力し、図1中のセレクタ13に対応する論理回路
20を有している。
【0022】次に、この実施形態の動作について説明す
る。図1において、ここでは無限ループの無応答(ハン
グアップ)が発生した場合について説明する。バスライ
ン11で接続されるセレクタ13の処理でCPU12a
〜12dが無応答を防止するプログラム実行を行う。
【0023】この場合、処理データをメモリ14に一時
的に記憶しながら処理する。この処理データをFDD1
6、HDD15で記憶すると供に、処理データを表示装
置17に画面表示する。また、各種のデータ入力及び処
理指示がキーボード18で行われると供に、ネットワー
クボードなどのドライバ19を通じて外部装置とのデー
タのやり取りが行われる。
【0024】このデータ処理では図2に示す図1中のセ
レクタ13に対応する遅延処理部13aで、プログラム
をジョブ単位で遅延してCPU12a〜12dがそれぞ
れ処理する。この場合のジョブ単位は、キーボード18
での操作単位、又は、プログラム上の複数のジョブ中の
一つをジョブ単位としたものである。
【0025】このジョブ単位のプログラムを遅延処理部
13aで順次遅延してCPU12a〜12dにそれぞれ
入力する。遅延処理部13aの「0」はジョブ単位のプ
ログラムを遅延せずにCPU12aに入力するものであ
る。
【0026】また、遅延処理部13aの「1」はジョブ
単位のプログラム実行をCPU12aが終了するまでの
間で遅延してCPU12bに入力するものである。さら
に、遅延処理部13aの「2」はジョブ単位のプログラ
ム実行をCPU12bが終了するまでの間で遅延してC
PU12cに入力するものである。
【0027】したがって、CPU12aが最初にジョブ
単位のプログラムを実行し、この演算処理が終了すると
CPU12bが同一のジョブ単位のプログラムを実行す
る。このCPU12bの演算処理が終了した後にCPU
12cが同一のジョブ単位のプログラムを実行する。
【0028】このCPU12a〜12dが順次、処理し
たデータを選択部13bが、遅延処理部13aに入力さ
れるプログラムに基づいて選択して出力する。すなわ
ち、同一のジョブ単位のプログラムを実行した処理デー
タを順次、遅延に合わせて出力される。ここでCPU1
2aが任意のジョブ単位で無応答となった場合、このデ
ータを選択部13bが取り込んで、CPU12aからの
データの出力を停止し、CPU12b,12cが順次出
力するデータを選択する。
【0029】さらに、CPU12aに続いてCPU12
bが任意のジョブ単位で無応答となった場合も、このデ
ータを選択部13bが取り込んで、CPU12bからの
データの出力を停止し、かつ、CPU12cからのデー
タを出力する選択を行う。このCPU12bでの処理が
無応答になると同時に、CPU12cは、CPU12b
でのプログラム実行に異常が発生したと判断し、アプリ
ケーション処理に異常通知を行う。
【0030】さらに、遅延処理部13aが遅延した
「2」のジョブ単位のプログラムをCPU12cが実行
し、この出力データで処理を継続する。又は、キーボー
ド18を再操作する警告の画面表示を表示装置17で行
う。この結果、無応答の発生を確実に阻止できるように
なる。
【0031】なお、ここではCPU12a〜12dが順
次、処理したデータを選択部13bが出力しているが、
CPU12aが連続的にデータ処理を行い、CPU12
aが無応答となった際に、CPU12bがデータ処理を
行い、さらにCPU12bが無応答となった場合、CP
U12cがデータ処理を行うようにしても良い。さら
に、無応答の異常を識別せずに、CPU12a〜12d
が順次、処理したデータに不一致が発生した際に、一致
したデータを出力するようにも出来る。
【0032】図3において、この例ではCPU12a〜
12dに同時にプログラムが供給される。CPU12a
〜12dから論理回路20に同一の処理データが出力さ
れ、論理回路20が、この三つの処理データの同一性を
判断する。ここでCPU12a〜12dのいずれかが異
常処理となった場合、論理回路20の通知で残りの正常
動作するCPU(12a〜12d)でプログラム実行を
続行する。
【0033】CPU12a〜12dの全ての処理データ
が不一致となった場合、アプリケーション処理に異常通
知を行い、さらに、キーボード18を再操作する警告の
画面表示を表示装置17で行う。この場合も無限ループ
の無応答の発生を確実に阻止できるようになる。
【0034】
【発明の効果】以上の説明から明らかなように、請求項
1記載の発明のパーソナルコンピュータによれば、多重
化した中央演算処理装置でプログラムにおけるキーボー
ドでの操作単位、又は、プログラム上の数ジョブ中の一
つの同一のジョブ単位のプログラムを実行しているた
め,そのストールや無応答が確実に阻止できるようにな
る。
【0035】請求項2記載のパーソナルコンピュータに
よれば一つのジョブ単位を順次遅延して、複数の中央演
算処理装置で同一のジョブ単位のプログラム実行を順次
行っているため、ストールや無応答が発生したジョブ単
位と同一のジョブ単位のプログラム実行が継続して行わ
れ、そのストール又は無応答が確実に防止できるように
なる。
【0036】請求項3,4記載のパーソナルコンピュー
タによれば、遅延処理部で最初に処理したジョブ単位の
プログラム実行による処理データを表示し、かつ、キー
ボードでの操作を許可すると供に、ストール又は無応答
となった際に遅延した順序で、同一のジョブ単位でのプ
ログラムを実行しているため、ストール又は無応答が確
実に防止されると供に、キーボードなどでの操作が確実
に出来るようになる。
【0037】請求項5,6記載のパーソナルコンピュー
タによれば、複数の中央演算処理装置の処理データを比
較し、一致又は多数決で得られた処理データによって、
次のジョブ単位のプログラムを実行しているため、この
場合もストール又は無応答が確実に防止できるようにな
る。
【図面の簡単な説明】
【図1】本発明のパーソナルコンピュータの実施形態の
構成を示すブロック図である。
【図2】実施形態にあって多重化したCPUで遅延して
プログラムを実行する構成を示すブロック図である。
【図3】実施形態にあって多重化したCPUからの処理
データを選択する構成を示すブロック図である。
【図4】従来のパーソナルコンピュータの概略構成を示
すブロック図である。
【符号の説明】
12a〜12d CPU 13 セレクタ 13a 遅延処理部 13b 選択部 14 メモリ 15 HDD 16 FDD 17 表示装置 18 キーボード 20 論理回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の中央演算処理装置を有し、この多
    重化したそれぞれの中央演算処理装置でキーボードでの
    操作単位、又は、プログラム上の一つのジョブ単位のプ
    ログラムを実行して演算処理中のデータ、プログラムが
    破壊されるストール又は無限ループの無応答を阻止する
    処理を行うことを特徴とするパーソナルコンピュータ。
  2. 【請求項2】 前記請求項1記載の構成に遅延処理部を
    設け、この遅延処理部で、キーボードでの操作単位、又
    は、プログラム上の一つのジョブ単位のプログラムを順
    次遅延し、複数の中央演算処理装置にそれぞれ供給し、
    同一のジョブ単位のプログラム処理を順次遅延して行う
    ことを特徴とするパーソナルコンピュータ。
  3. 【請求項3】 前記請求項2記載において、遅延処理部
    で最初に処理したジョブ単位のプログラム処理データを
    表示し、かつ、キーボードでの操作を許可することを特
    徴とするパーソナルコンピュータ。
  4. 【請求項4】 前記請求項2記載において、遅延処理部
    で最初に処理したジョブ単位のプログラム実行でストー
    ル又は無応答となった際に、遅延した次のジョブ単位の
    プログラムを実行し、さらに、この遅延したジョブ単位
    のプログラム実行でストール又は無応答となった際に、
    さらに、遅延した次のジョブ単位のプログラムを実行す
    ることを特徴とするパーソナルコンピュータ。
  5. 【請求項5】 前記複数の中央演算処理装置の処理デー
    タを比較し、一致した処理データを出力した後に、次の
    ジョブ単位のプログラムを実行することを特徴とするパ
    ーソナルコンピュータ。
  6. 【請求項6】 前記請求項5記載において、複数の中央
    演算処理装置の処理データを比較する際に、多数決で得
    られた処理データを出力した後に、次のジョブ単位のプ
    ログラムを実行することを特徴とするパーソナルコンピ
    ュータ。
JP8040494A 1996-02-02 1996-02-02 パーソナルコンピュータ Pending JPH09212382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8040494A JPH09212382A (ja) 1996-02-02 1996-02-02 パーソナルコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8040494A JPH09212382A (ja) 1996-02-02 1996-02-02 パーソナルコンピュータ

Publications (1)

Publication Number Publication Date
JPH09212382A true JPH09212382A (ja) 1997-08-15

Family

ID=12582134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8040494A Pending JPH09212382A (ja) 1996-02-02 1996-02-02 パーソナルコンピュータ

Country Status (1)

Country Link
JP (1) JPH09212382A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157204A (ja) * 2015-02-23 2016-09-01 コニカミノルタ株式会社 画像処理装置、画像処理方法、画像処理装置の制御プログラム、および画像形成システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157204A (ja) * 2015-02-23 2016-09-01 コニカミノルタ株式会社 画像処理装置、画像処理方法、画像処理装置の制御プログラム、および画像形成システム

Similar Documents

Publication Publication Date Title
JP3706542B2 (ja) 処理コアの使用を動的に更新する方法および装置
US5860002A (en) System for assigning boot strap processor in symmetric multiprocessor computer with watchdog reassignment
US7908251B2 (en) Quorum-based power-down of unresponsive servers in a computer cluster
JP3293125B2 (ja) オンチップマルチプロセッサシステムにおける初期設定・診断方式
EP0125797A1 (en) Interrupt signal handling apparatus
JPH09212382A (ja) パーソナルコンピュータ
JP2002229811A (ja) 論理分割システムの制御方法
JPH0652130A (ja) マルチプロセッサシステム
JPH064301A (ja) 時分割割込制御方式
WO2001080007A2 (en) Methods and apparatus for robust startup of a computer system having redundant components
JPH0585927B2 (ja)
JP2806799B2 (ja) 情報処理システム
KR100477138B1 (ko) 퍼스널컴퓨터시스템
JPH03222020A (ja) マルチマイクロプロセッサシステムのリセット方式
JPH0855040A (ja) システム運転方法
JP4083954B2 (ja) 異常監視装置及び異常監視方法
JPS594050B2 (ja) 情報処理システム
JPH05108213A (ja) ウオツチ・ドツグ・タイマによるリセツト処理回路
JPH1139032A (ja) マルチcpu型集中監視装置
JPH09167109A (ja) エラー情報ロギング方法
JPH04242815A (ja) 計算機
JP2000003290A (ja) インサーキットエミュレータ
JPH01292562A (ja) マルチcpuシステム
JPH05173829A (ja) エラー発生方法
JPH0773162A (ja) 情報処理装置の性能モニタ