JP3293125B2 - オンチップマルチプロセッサシステムにおける初期設定・診断方式 - Google Patents
オンチップマルチプロセッサシステムにおける初期設定・診断方式Info
- Publication number
- JP3293125B2 JP3293125B2 JP20888998A JP20888998A JP3293125B2 JP 3293125 B2 JP3293125 B2 JP 3293125B2 JP 20888998 A JP20888998 A JP 20888998A JP 20888998 A JP20888998 A JP 20888998A JP 3293125 B2 JP3293125 B2 JP 3293125B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- group
- diagnosis
- output
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
- G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Hardware Redundancy (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、オンチップマルチ
プロセッサシステム（複数のＣＰＵ（Ｃｅｎｔｒａｌ
Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と主記憶装置，主記
憶アクセス制御装置，およびＩＯＰ（Ｉｎｐｕｔ Ｏｕ
ｔｐｕｔ Ｐｒｏｃｅｓｓｏｒ）等のＣＰＵ以外の診断
対象となる装置（「ＣＰＵ以外診断対象装置」という）
とが１つのＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅ
ｇｒａｔｉｏｎ）内に搭載されたマルチプロセッサシス
テム）において各ＣＰＵおよび各ＣＰＵ以外診断対象装
置の初期設定・診断動作（システムリセット時（最も通
常であるのは電源投入時）に各装置を診断した上で立ち
上げる動作）を行うオンチップマルチプロセッサシステ
ムにおける初期設定・診断方式に関する。
プロセッサシステム（複数のＣＰＵ（Ｃｅｎｔｒａｌ
Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と主記憶装置，主記
憶アクセス制御装置，およびＩＯＰ（Ｉｎｐｕｔ Ｏｕ
ｔｐｕｔ Ｐｒｏｃｅｓｓｏｒ）等のＣＰＵ以外の診断
対象となる装置（「ＣＰＵ以外診断対象装置」という）
とが１つのＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅ
ｇｒａｔｉｏｎ）内に搭載されたマルチプロセッサシス
テム）において各ＣＰＵおよび各ＣＰＵ以外診断対象装
置の初期設定・診断動作（システムリセット時（最も通
常であるのは電源投入時）に各装置を診断した上で立ち
上げる動作）を行うオンチップマルチプロセッサシステ
ムにおける初期設定・診断方式に関する。
【０００２】
【従来の技術】図６は、従来のオンチップマルチプロセ
ッサシステムにおける初期設定・診断方式の一例の構成
を示すブロック図である。以下、図６を参照して、従来
技術の説明を行う。
ッサシステムにおける初期設定・診断方式の一例の構成
を示すブロック図である。以下、図６を参照して、従来
技術の説明を行う。
【０００３】図６において、初期設定・診断制御プロセ
ッサ２０は、各ＣＰＵ２１１〜２１ｍ（ｍは任意の正整
数）からなるＣＰＵ群２１，主記憶アクセス制御装置２
２，主記憶装置２３，および各ＩＯＰ２４１〜２４ｎ
（ｎは任意の正整数）からなるＩＯＰ群２４によって構
成されるオンチップマルチプロセッサシステム（１つの
ＬＳＩ）とは独立した別のＬＳＩによって実現される初
期設定・診断制御用の専用プロセッサである。
ッサ２０は、各ＣＰＵ２１１〜２１ｍ（ｍは任意の正整
数）からなるＣＰＵ群２１，主記憶アクセス制御装置２
２，主記憶装置２３，および各ＩＯＰ２４１〜２４ｎ
（ｎは任意の正整数）からなるＩＯＰ群２４によって構
成されるオンチップマルチプロセッサシステム（１つの
ＬＳＩ）とは独立した別のＬＳＩによって実現される初
期設定・診断制御用の専用プロセッサである。
【０００４】初期設定・診断制御プロセッサ２０は、当
該オンチップマルチプロセッサシステムの電源投入時に
システム制御部（オンチップマルチプロセッサシステム
に関する「システム立上げ」や「障害処理全般」の制御
を行う装置）から電確信号（本明細書では、オンチップ
マルチプロセッサシステムの電源投入を通知する信号を
代表例とする「システム制御部から出力されるＣＰＵ初
期設定・診断開始指示信号」を意味する）をトリガ信号
として受け取ると、ＣＰＵ群２１，主記憶アクセス制御
装置２２，主記憶装置２３，およびＩＯＰ群２４の各装
置の初期設定・診断動作を開始する。
該オンチップマルチプロセッサシステムの電源投入時に
システム制御部（オンチップマルチプロセッサシステム
に関する「システム立上げ」や「障害処理全般」の制御
を行う装置）から電確信号（本明細書では、オンチップ
マルチプロセッサシステムの電源投入を通知する信号を
代表例とする「システム制御部から出力されるＣＰＵ初
期設定・診断開始指示信号」を意味する）をトリガ信号
として受け取ると、ＣＰＵ群２１，主記憶アクセス制御
装置２２，主記憶装置２３，およびＩＯＰ群２４の各装
置の初期設定・診断動作を開始する。
【０００５】なお、初期設定・診断制御プロセッサ２０
による初期設定・診断動作は、各診断対象装置（ＣＰＵ
群２１，主記憶アクセス制御装置２２，主記憶装置２
３，およびＩＯＰ群２４）に設けられたスキャンパス等
の診断用パスを用いてデータの書込みおよび読出しを行
うことによって実現される。
による初期設定・診断動作は、各診断対象装置（ＣＰＵ
群２１，主記憶アクセス制御装置２２，主記憶装置２
３，およびＩＯＰ群２４）に設けられたスキャンパス等
の診断用パスを用いてデータの書込みおよび読出しを行
うことによって実現される。
【０００６】初期設定・診断制御プロセッサ２０は、上
記の初期設定・診断動作による診断対象装置の診断結果
をシステム制御部に報告する。障害が見つかった装置に
ついては、その報告を受けたシステム制御部の制御によ
って、デグレード可能な単位でデグレードされる。
記の初期設定・診断動作による診断対象装置の診断結果
をシステム制御部に報告する。障害が見つかった装置に
ついては、その報告を受けたシステム制御部の制御によ
って、デグレード可能な単位でデグレードされる。
【０００７】
【発明が解決しようとする課題】上述した従来のオンチ
ップマルチプロセッサシステムにおける初期設定・診断
方式には、次のような問題点があった。
ップマルチプロセッサシステムにおける初期設定・診断
方式には、次のような問題点があった。
【０００８】第１の問題点は、ＣＰＵやＣＰＵ以外診断
対象装置とは独立した初期設定・診断制御プロセッサが
必要となるため、オンチップマルチプロセッサシステム
を駆動するために必要なハードウェア量が増加するとい
うことである。
対象装置とは独立した初期設定・診断制御プロセッサが
必要となるため、オンチップマルチプロセッサシステム
を駆動するために必要なハードウェア量が増加するとい
うことである。
【０００９】第２の問題点は、第１の問題点で言及した
初期設定・診断制御プロセッサは、通常、オンチップマ
ルチプロセッサシステムの原価低減の目的で安価なテク
ノロジで設計されていることが多いので、当該初期設定
・診断制御プロセッサのクロック周波数はオンチップマ
ルチプロセッサシステムの通常動作時のクロック周波数
（ＣＰＵ等のクロック周波数）と比較して低いため、初
期設定・診断動作が遅くなるということである。
初期設定・診断制御プロセッサは、通常、オンチップマ
ルチプロセッサシステムの原価低減の目的で安価なテク
ノロジで設計されていることが多いので、当該初期設定
・診断制御プロセッサのクロック周波数はオンチップマ
ルチプロセッサシステムの通常動作時のクロック周波数
（ＣＰＵ等のクロック周波数）と比較して低いため、初
期設定・診断動作が遅くなるということである。
【００１０】第３の問題点は、第２の問題点で示したよ
うに、ＣＰＵ等の診断対象装置のクロック周波数と初期
設定・診断制御プロセッサのクロック周波数とが異なる
ため、別途、同期制御が必要になるということである。
うに、ＣＰＵ等の診断対象装置のクロック周波数と初期
設定・診断制御プロセッサのクロック周波数とが異なる
ため、別途、同期制御が必要になるということである。
【００１１】本発明の目的は、上述の点に鑑み、初期設
定・診断制御プロセッサを不要とし、上記の問題点（ハ
ードウェア量の増加，初期設定・診断動作の遅延，およ
び余分な同期制御の必要性という問題点）を解決するこ
とを可能とするオンチップマルチプロセッサシステムに
おける初期設定・診断方式を提供することにある。
定・診断制御プロセッサを不要とし、上記の問題点（ハ
ードウェア量の増加，初期設定・診断動作の遅延，およ
び余分な同期制御の必要性という問題点）を解決するこ
とを可能とするオンチップマルチプロセッサシステムに
おける初期設定・診断方式を提供することにある。
【００１２】なお、本発明に対する従来技術に関する特
許公報としては、特開平３−１９０６９号公報がある。
この特許公報に記載された技術（マルチプロセッサの異
常診断方式）では、複数の単位プロセッサがそれぞれ自
己の処理結果と自己以外の単位プロセッサの処理結果と
をそれぞれ比較し、当該比較の結果が多数決回路に入力
され、異常の単位プロセッサの存在の判定が行われてい
る。この従来技術と本発明とは、多数決論理を利用して
プロセッサ（ＣＰＵ）の異常（障害）の存在を判断する
点で類似している。しかしながら、本発明は、ＣＰＵ以
外診断対象装置をも含むオンチップマルチプロセッサシ
ステム全体を診断対象としている点で、明らかに当該従
来技術とは異なった構成や効果を有している（その他
に、トリガ信号や初期設定・診断用プログラムのロード
パスに関するモードを可変とすることが可能な点でも、
本発明は当該従来技術とは一線を画するものである）。
許公報としては、特開平３−１９０６９号公報がある。
この特許公報に記載された技術（マルチプロセッサの異
常診断方式）では、複数の単位プロセッサがそれぞれ自
己の処理結果と自己以外の単位プロセッサの処理結果と
をそれぞれ比較し、当該比較の結果が多数決回路に入力
され、異常の単位プロセッサの存在の判定が行われてい
る。この従来技術と本発明とは、多数決論理を利用して
プロセッサ（ＣＰＵ）の異常（障害）の存在を判断する
点で類似している。しかしながら、本発明は、ＣＰＵ以
外診断対象装置をも含むオンチップマルチプロセッサシ
ステム全体を診断対象としている点で、明らかに当該従
来技術とは異なった構成や効果を有している（その他
に、トリガ信号や初期設定・診断用プログラムのロード
パスに関するモードを可変とすることが可能な点でも、
本発明は当該従来技術とは一線を画するものである）。
【００１３】
【課題を解決するための手段】本発明のオンチップマル
チプロセッサシステムにおける初期設定・診断方式は、
システム制御部による制御を受け、ＣＰＵ群とＣＰＵ以
外診断対象装置群とを同一のＬＳＩ内に有するオンチッ
プマルチプロセッサシステムにおいて、ＣＰＵ初期設定
・診断用プログラムおよびＣＰＵ以外診断対象装置初期
設定・診断用プログラムを格納するプログラム格納手段
と、前記システム制御部からの電確信号をトリガ信号と
して受信することを契機として前記プログラム格納手段
内のＣＰＵ初期設定・診断用プログラムをロードし、当
該ＣＰＵ初期設定・診断用プログラムの実行による各Ｃ
ＰＵの出力データを診断回路に送出し、前記プログラム
格納手段からロードしたＣＰＵ以外診断対象装置初期設
定・診断用プログラムに基づく正常ＣＰＵ群によるＣＰ
Ｕ以外診断対象装置の診断を行い、前記ＣＰＵ群および
ＣＰＵ以外診断対象装置群の診断結果を前記システム制
御部に通知する前記ＣＰＵ群と、前記ＣＰＵ群の各ＣＰ
Ｕから送出される出力データを多数決論理によって判定
して各ＣＰＵの障害の有無を診断し、その診断結果を前
記ＣＰＵ群に報告する前記診断回路とを有する。
チプロセッサシステムにおける初期設定・診断方式は、
システム制御部による制御を受け、ＣＰＵ群とＣＰＵ以
外診断対象装置群とを同一のＬＳＩ内に有するオンチッ
プマルチプロセッサシステムにおいて、ＣＰＵ初期設定
・診断用プログラムおよびＣＰＵ以外診断対象装置初期
設定・診断用プログラムを格納するプログラム格納手段
と、前記システム制御部からの電確信号をトリガ信号と
して受信することを契機として前記プログラム格納手段
内のＣＰＵ初期設定・診断用プログラムをロードし、当
該ＣＰＵ初期設定・診断用プログラムの実行による各Ｃ
ＰＵの出力データを診断回路に送出し、前記プログラム
格納手段からロードしたＣＰＵ以外診断対象装置初期設
定・診断用プログラムに基づく正常ＣＰＵ群によるＣＰ
Ｕ以外診断対象装置の診断を行い、前記ＣＰＵ群および
ＣＰＵ以外診断対象装置群の診断結果を前記システム制
御部に通知する前記ＣＰＵ群と、前記ＣＰＵ群の各ＣＰ
Ｕから送出される出力データを多数決論理によって判定
して各ＣＰＵの障害の有無を診断し、その診断結果を前
記ＣＰＵ群に報告する前記診断回路とを有する。
【００１４】また、本発明のオンチップマルチプロセッ
サシステムにおける初期設定・診断方式は、システム制
御部による制御を受け、ＣＰＵ群とＣＰＵ以外診断対象
装置群とを同一のＬＳＩ内に有するオンチップマルチプ
ロセッサシステムにおいて、ＣＰＵ初期設定・診断用プ
ログラムおよびＣＰＵ以外診断対象装置初期設定・診断
用プログラムを格納するプログラム格納手段と、トリガ
信号に関するモード情報および初期設定・診断用プログ
ラムのロードパスに関するモード情報を保持するモード
情報格納手段（モードレジスタ等）と、前記モード情報
格納手段内のトリガ信号に関するモード情報に基づいて
前記システム制御部からの電確信号をトリガ信号とする
かユーザ設定信号をトリガ信号とするかの選択を行うト
リガ信号選択回路と、前記モード情報格納手段内のロー
ドパスに関するモード情報に基づいて初期設定・診断用
プログラムのロードパスを前記プログラム格納手段から
のデータ入力によるパスとするか外部データ入力による
パスとするかの選択を行うロードパス選択回路と、前記
トリガ信号選択回路によって選択されたトリガ信号の受
信を契機として前記ロードパス選択回路によって選択さ
れたロードパスを介してＣＰＵ初期設定・診断用プログ
ラムをロードし、当該ＣＰＵ初期設定・診断用プログラ
ムの実行による各ＣＰＵの出力データを診断回路に送出
し、前記ロードパス選択回路によって選択されたロード
パスを介してロードしたＣＰＵ以外診断対象装置初期設
定・診断用プログラムに基づく正常ＣＰＵ群によるＣＰ
Ｕ以外診断対象装置の診断を行い、前記ＣＰＵ群および
ＣＰＵ以外診断対象装置群の診断結果を前記システム制
御部に通知する前記ＣＰＵ群と、前記ＣＰＵ群の各ＣＰ
Ｕから送出される出力データを多数決論理によって判定
して各ＣＰＵの障害の有無を診断し、その診断結果を前
記ＣＰＵ群に報告する前記診断回路とを有する構成にす
ることも可能である。
サシステムにおける初期設定・診断方式は、システム制
御部による制御を受け、ＣＰＵ群とＣＰＵ以外診断対象
装置群とを同一のＬＳＩ内に有するオンチップマルチプ
ロセッサシステムにおいて、ＣＰＵ初期設定・診断用プ
ログラムおよびＣＰＵ以外診断対象装置初期設定・診断
用プログラムを格納するプログラム格納手段と、トリガ
信号に関するモード情報および初期設定・診断用プログ
ラムのロードパスに関するモード情報を保持するモード
情報格納手段（モードレジスタ等）と、前記モード情報
格納手段内のトリガ信号に関するモード情報に基づいて
前記システム制御部からの電確信号をトリガ信号とする
かユーザ設定信号をトリガ信号とするかの選択を行うト
リガ信号選択回路と、前記モード情報格納手段内のロー
ドパスに関するモード情報に基づいて初期設定・診断用
プログラムのロードパスを前記プログラム格納手段から
のデータ入力によるパスとするか外部データ入力による
パスとするかの選択を行うロードパス選択回路と、前記
トリガ信号選択回路によって選択されたトリガ信号の受
信を契機として前記ロードパス選択回路によって選択さ
れたロードパスを介してＣＰＵ初期設定・診断用プログ
ラムをロードし、当該ＣＰＵ初期設定・診断用プログラ
ムの実行による各ＣＰＵの出力データを診断回路に送出
し、前記ロードパス選択回路によって選択されたロード
パスを介してロードしたＣＰＵ以外診断対象装置初期設
定・診断用プログラムに基づく正常ＣＰＵ群によるＣＰ
Ｕ以外診断対象装置の診断を行い、前記ＣＰＵ群および
ＣＰＵ以外診断対象装置群の診断結果を前記システム制
御部に通知する前記ＣＰＵ群と、前記ＣＰＵ群の各ＣＰ
Ｕから送出される出力データを多数決論理によって判定
して各ＣＰＵの障害の有無を診断し、その診断結果を前
記ＣＰＵ群に報告する前記診断回路とを有する構成にす
ることも可能である。
【００１５】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【００１６】（１） 第１の実施の形態 図１は、本発明の第１の実施の形態に係るオンチップマ
ルチプロセッサシステムにおける初期設定・診断方式の
構成を示すブロック図である。
ルチプロセッサシステムにおける初期設定・診断方式の
構成を示すブロック図である。
【００１７】本実施の形態に係るオンチップマルチプロ
セッサシステムにおける初期設定・診断方式は、ＣＰＵ
１１〜１ｍ（ｍは任意の正整数）からなるＣＰＵ群１
と、主記憶アクセス制御装置２と、主記憶装置３と、Ｉ
ＯＰ４１〜４ｎ（ｎは任意の正整数）からなるＩＯＰ群
４と、プログラム格納手段に該当するＲＯＭ（Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）５と、診断回路６とを含んで
構成されている。ＣＰＵ群１，主記憶アクセス制御装置
２，主記憶装置３，ＩＯＰ群４，ＲＯＭ５，および診断
回路６は、オンチップマルチプロセッサシステムに係る
１つのＬＳＩに実装されている。
セッサシステムにおける初期設定・診断方式は、ＣＰＵ
１１〜１ｍ（ｍは任意の正整数）からなるＣＰＵ群１
と、主記憶アクセス制御装置２と、主記憶装置３と、Ｉ
ＯＰ４１〜４ｎ（ｎは任意の正整数）からなるＩＯＰ群
４と、プログラム格納手段に該当するＲＯＭ（Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）５と、診断回路６とを含んで
構成されている。ＣＰＵ群１，主記憶アクセス制御装置
２，主記憶装置３，ＩＯＰ群４，ＲＯＭ５，および診断
回路６は、オンチップマルチプロセッサシステムに係る
１つのＬＳＩに実装されている。
【００１８】ＲＯＭ５は、ＣＰＵ群１に対する初期設定
・診断用プログラム（ＣＰＵ初期設定・診断用プログラ
ム）と、主記憶アクセス制御装置２，主記憶装置３，お
よびＩＯＰ群４の各々に対する初期設定・診断用プログ
ラム（ＣＰＵ以外診断対象装置初期設定・診断用プログ
ラム）とを格納（記録）している。
・診断用プログラム（ＣＰＵ初期設定・診断用プログラ
ム）と、主記憶アクセス制御装置２，主記憶装置３，お
よびＩＯＰ群４の各々に対する初期設定・診断用プログ
ラム（ＣＰＵ以外診断対象装置初期設定・診断用プログ
ラム）とを格納（記録）している。
【００１９】各ＣＰＵ１１〜１ｍは、自己の初期設定・
診断動作の開始時にＲＯＭ５内のＣＰＵ初期設定・診断
用プログラムをロードし、ＣＰＵ以外診断対象装置の初
期設定・診断動作時にＣＰＵ以外診断対象装置初期設定
・診断用プログラムを基に当該初期設定・診断動作を行
う。ここで、初期設定・診断動作自体の内容は従来技術
におけるものと同様である。
診断動作の開始時にＲＯＭ５内のＣＰＵ初期設定・診断
用プログラムをロードし、ＣＰＵ以外診断対象装置の初
期設定・診断動作時にＣＰＵ以外診断対象装置初期設定
・診断用プログラムを基に当該初期設定・診断動作を行
う。ここで、初期設定・診断動作自体の内容は従来技術
におけるものと同様である。
【００２０】なお、ＣＰＵ初期設定・診断用プログラム
および各ＣＰＵ以外診断対象装置初期設定・診断用プロ
グラムを、複数のプログラム格納手段（ＲＯＭ）に分割
して格納することも可能なことはいうまでもない。
および各ＣＰＵ以外診断対象装置初期設定・診断用プロ
グラムを、複数のプログラム格納手段（ＲＯＭ）に分割
して格納することも可能なことはいうまでもない。
【００２１】図２は、図１中の診断回路６の詳細な構成
を示すブロック図である。
を示すブロック図である。
【００２２】診断回路６は、多数決論理回路６０１〜６
０ｘ（ｘは任意の正整数）からなる多数決論理回路群６
０と、論理和ゲート６１１〜６１ｍからなる論理和ゲー
ト群６１と、エンコーダ６２とを含んで構成されてい
る。
０ｘ（ｘは任意の正整数）からなる多数決論理回路群６
０と、論理和ゲート６１１〜６１ｍからなる論理和ゲー
ト群６１と、エンコーダ６２とを含んで構成されてい
る。
【００２３】図３は、本実施の形態に係るオンチップマ
ルチプロセッサシステムにおける初期設定・診断方式の
処理を示す流れ図である。この処理は、トリガ信号受信
ステップ３０１と、ＣＰＵ初期設定・診断用プログラム
ロードステップ３０２と、ＣＰＵ初期設定・診断用プロ
グラム実行開始ステップ３０３と、出力データ通知ステ
ップ３０４と、診断回路診断および診断結果報告ステッ
プ３０５と、ＣＰＵ群診断結果システム制御部通知ステ
ップ３０６と、ＣＰＵ以外診断対象装置初期設定・診断
用プログラムロードステップ３０７と、ＣＰＵ以外診断
対象装置群初期設定・診断動作実行ステップ３０８と、
ＣＰＵ以外診断対象装置群診断結果システム制御部通知
ステップ３０９とからなる。
ルチプロセッサシステムにおける初期設定・診断方式の
処理を示す流れ図である。この処理は、トリガ信号受信
ステップ３０１と、ＣＰＵ初期設定・診断用プログラム
ロードステップ３０２と、ＣＰＵ初期設定・診断用プロ
グラム実行開始ステップ３０３と、出力データ通知ステ
ップ３０４と、診断回路診断および診断結果報告ステッ
プ３０５と、ＣＰＵ群診断結果システム制御部通知ステ
ップ３０６と、ＣＰＵ以外診断対象装置初期設定・診断
用プログラムロードステップ３０７と、ＣＰＵ以外診断
対象装置群初期設定・診断動作実行ステップ３０８と、
ＣＰＵ以外診断対象装置群診断結果システム制御部通知
ステップ３０９とからなる。
【００２４】次に、このように構成された本実施の形態
に係るオンチップマルチプロセッサシステムにおける初
期設定・診断方式の動作について説明する。
に係るオンチップマルチプロセッサシステムにおける初
期設定・診断方式の動作について説明する。
【００２５】オンチップマルチプロセッサシステムの電
源投入により当該オンチップマルチプロセッサシステム
の立上げが始まり、ＣＰＵ１１〜１ｍはシステム制御部
から電確信号をトリガ信号として受信する（ステップ３
０１）。
源投入により当該オンチップマルチプロセッサシステム
の立上げが始まり、ＣＰＵ１１〜１ｍはシステム制御部
から電確信号をトリガ信号として受信する（ステップ３
０１）。
【００２６】ＣＰＵ１１〜１ｍは、ステップ３０１で電
確信号を受け取ると、自己の初期設定・診断動作のため
に、ＲＯＭ５からＣＰＵ初期設定・診断用プログラムを
ロードし（ステップ３０２）、当該ＣＰＵ初期設定・診
断用プログラムの実行を開始する（ステップ３０３）。
確信号を受け取ると、自己の初期設定・診断動作のため
に、ＲＯＭ５からＣＰＵ初期設定・診断用プログラムを
ロードし（ステップ３０２）、当該ＣＰＵ初期設定・診
断用プログラムの実行を開始する（ステップ３０３）。
【００２７】各ＣＰＵ１１〜１ｍは、当該ＣＰＵ初期設
定・診断用プログラムの実行中における自己の出力デー
タ（ｘ個の出力ピンからの出力ビットの集合）を診断回
路６に通知する（ステップ３０４）。
定・診断用プログラムの実行中における自己の出力デー
タ（ｘ個の出力ピンからの出力ビットの集合）を診断回
路６に通知する（ステップ３０４）。
【００２８】診断回路６は、各ＣＰＵ１１〜１ｍから通
知された出力データを受け取り、出力データの各出力ビ
ットを参照し、多数決論理により各ＣＰＵ１１〜１ｍの
障害の有無を診断し、診断結果を示すエンコード値を各
ＣＰＵ１１〜１ｍに報告（送出）する（ステップ３０
５）。
知された出力データを受け取り、出力データの各出力ビ
ットを参照し、多数決論理により各ＣＰＵ１１〜１ｍの
障害の有無を診断し、診断結果を示すエンコード値を各
ＣＰＵ１１〜１ｍに報告（送出）する（ステップ３０
５）。
【００２９】ここで、図２を参照して、診断回路６の詳
細な動作を説明する。
細な動作を説明する。
【００３０】診断回路６内の各多数決論理回路６０１〜
６０ｘは、ＣＰＵ１１〜１ｍにおける、それぞれ第１の
出力ピン（Ｏｕｔｐｉｎ１）〜第ｘの出力ピン（Ｏｕｔ
ｐｉｎｘ）から出力されるｍ個の出力ビットを入力し、
そのｍ個の入力に対応するｍ個の出力の各々を論理和ゲ
ート６１１〜６１ｍに送出する。ここで、多数決論理回
路６０１〜６０ｘは、当該ｍ個の入力に関する多数決論
理をとり（多数派と少数派との切分けを行い）、当該ｍ
個の入力のうちで多数派の入力に対応する出力（この出
力を「多数決信号」と呼ぶ）としては「０」を送出し、
少数派の入力に対応する出力（多数決信号）としては
「１」を送出する。すなわち、多数決論理回路６０ｙ
（ｙは１≦ｙ≦ｘを満たす任意の正整数）は、全てのＣ
ＰＵ１１〜１ｍの第ｙの出力ピンから出力されるｍ個の
出力ビットを入力し、当該入力を多数派と少数派とに切
り分け、多数派の入力に対応する多数決信号には「０」
を設定して少数派の入力に対応する多数決信号には
「１」を設定し、当該ｍ個の多数決信号を出力する。例
えば、ＣＰＵ１１〜１ｍの全てにおいて障害が存在しな
ければ、各多数決論理回路６０１〜６０ｘのｍ個の入力
（ＣＰＵ１１〜１ｍの出力ビット）は全て同一の値とな
り、多数決論理回路６０１〜６０ｘの出力（多数決信
号）は全て「０」となる。
６０ｘは、ＣＰＵ１１〜１ｍにおける、それぞれ第１の
出力ピン（Ｏｕｔｐｉｎ１）〜第ｘの出力ピン（Ｏｕｔ
ｐｉｎｘ）から出力されるｍ個の出力ビットを入力し、
そのｍ個の入力に対応するｍ個の出力の各々を論理和ゲ
ート６１１〜６１ｍに送出する。ここで、多数決論理回
路６０１〜６０ｘは、当該ｍ個の入力に関する多数決論
理をとり（多数派と少数派との切分けを行い）、当該ｍ
個の入力のうちで多数派の入力に対応する出力（この出
力を「多数決信号」と呼ぶ）としては「０」を送出し、
少数派の入力に対応する出力（多数決信号）としては
「１」を送出する。すなわち、多数決論理回路６０ｙ
（ｙは１≦ｙ≦ｘを満たす任意の正整数）は、全てのＣ
ＰＵ１１〜１ｍの第ｙの出力ピンから出力されるｍ個の
出力ビットを入力し、当該入力を多数派と少数派とに切
り分け、多数派の入力に対応する多数決信号には「０」
を設定して少数派の入力に対応する多数決信号には
「１」を設定し、当該ｍ個の多数決信号を出力する。例
えば、ＣＰＵ１１〜１ｍの全てにおいて障害が存在しな
ければ、各多数決論理回路６０１〜６０ｘのｍ個の入力
（ＣＰＵ１１〜１ｍの出力ビット）は全て同一の値とな
り、多数決論理回路６０１〜６０ｘの出力（多数決信
号）は全て「０」となる。
【００３１】論理和ゲート６１１〜６１ｍの各々は、多
数決論理回路６０１〜６０ｘの第１〜第ｍの出力（それ
ぞれＣＰＵ１１〜１ｍに対応している）の各々を入力し
て、それらの論理和を出力する。これにより、ＣＰＵ１
１〜１ｍのいずれかに障害が存在した場合には、障害有
りと診断されたＣＰＵ（「障害ＣＰＵ」という）に対応
する論理和ゲートは「１」を出力することになる。
数決論理回路６０１〜６０ｘの第１〜第ｍの出力（それ
ぞれＣＰＵ１１〜１ｍに対応している）の各々を入力し
て、それらの論理和を出力する。これにより、ＣＰＵ１
１〜１ｍのいずれかに障害が存在した場合には、障害有
りと診断されたＣＰＵ（「障害ＣＰＵ」という）に対応
する論理和ゲートは「１」を出力することになる。
【００３２】エンコーダ６２は、論理和ゲート６１１〜
６１ｍの出力をエンコードして、そのエンコード値を全
てのＣＰＵ１１〜１ｍに送出する。ここで、このエンコ
ード値は、障害ＣＰＵのＣＰＵ番号を示す情報である。
障害ＣＰＵが複数存在する場合には、例えば、複数回に
分けてそれらのＣＰＵ番号が全てのＣＰＵ１１〜１ｍに
報告される。
６１ｍの出力をエンコードして、そのエンコード値を全
てのＣＰＵ１１〜１ｍに送出する。ここで、このエンコ
ード値は、障害ＣＰＵのＣＰＵ番号を示す情報である。
障害ＣＰＵが複数存在する場合には、例えば、複数回に
分けてそれらのＣＰＵ番号が全てのＣＰＵ１１〜１ｍに
報告される。
【００３３】以上のようにして、ＣＰＵ１１〜１ｍは、
診断回路６内のエンコーダ６２からのエンコード値の報
告によって、障害ＣＰＵの有無および障害ＣＰＵのＣＰ
Ｕ番号を認識することができる。なお、各ＣＰＵ１１〜
１ｍは、自己のＣＰＵ番号を自己のレジスタ内に保持し
ているので、当該エンコード値が自己のＣＰＵ番号に該
当しないことによって自己が正常であることを確認する
ことができる。このＣＰＵ番号の値は、オンチップマル
チプロセッサシステムの立上げ時に、システム制御部が
持っている構成情報により設定される。
診断回路６内のエンコーダ６２からのエンコード値の報
告によって、障害ＣＰＵの有無および障害ＣＰＵのＣＰ
Ｕ番号を認識することができる。なお、各ＣＰＵ１１〜
１ｍは、自己のＣＰＵ番号を自己のレジスタ内に保持し
ているので、当該エンコード値が自己のＣＰＵ番号に該
当しないことによって自己が正常であることを確認する
ことができる。このＣＰＵ番号の値は、オンチップマル
チプロセッサシステムの立上げ時に、システム制御部が
持っている構成情報により設定される。
【００３４】ＣＰＵ群１中の自己が正常であることを確
認したＣＰＵ（「正常ＣＰＵ」という）は、ＣＰＵ群１
の診断結果をシステム制御部に通知する（ステップ３０
６）。この通知の方法についてはいろいろな態様が可能
であるが、例えば、ＣＰＵ群１の中で最もＣＰＵ番号が
小さい正常ＣＰＵが障害ＣＰＵのＣＰＵ番号を示す情報
を診断結果としてシステム制御部に通知する態様が考え
られる。なお、障害ＣＰＵは、ＣＰＵ群１に関する初期
設定・診断動作が終了した時点で、システム制御部によ
ってデグレードされる。
認したＣＰＵ（「正常ＣＰＵ」という）は、ＣＰＵ群１
の診断結果をシステム制御部に通知する（ステップ３０
６）。この通知の方法についてはいろいろな態様が可能
であるが、例えば、ＣＰＵ群１の中で最もＣＰＵ番号が
小さい正常ＣＰＵが障害ＣＰＵのＣＰＵ番号を示す情報
を診断結果としてシステム制御部に通知する態様が考え
られる。なお、障害ＣＰＵは、ＣＰＵ群１に関する初期
設定・診断動作が終了した時点で、システム制御部によ
ってデグレードされる。
【００３５】ＣＰＵ群１に関する初期設定・診断動作が
終了すると、ＣＰＵ群１中の正常ＣＰＵ群は、各主記憶
アクセス制御装置２，主記憶装置３，およびＩＯＰ群４
の初期設定・診断動作のためのＣＰＵ以外診断対象装置
初期設定・診断用プログラムをＲＯＭ５からロードし
（ステップ３０７）、上記の各ＣＰＵ以外診断対象装置
の初期設定・診断動作を実行する（ステップ３０８）。
終了すると、ＣＰＵ群１中の正常ＣＰＵ群は、各主記憶
アクセス制御装置２，主記憶装置３，およびＩＯＰ群４
の初期設定・診断動作のためのＣＰＵ以外診断対象装置
初期設定・診断用プログラムをＲＯＭ５からロードし
（ステップ３０７）、上記の各ＣＰＵ以外診断対象装置
の初期設定・診断動作を実行する（ステップ３０８）。
【００３６】この場合に、正常ＣＰＵ群中の各正常ＣＰ
Ｕの当該初期設定・診断動作における処理分担の設定は
各種の態様が可能であるが、各正常ＣＰＵに処理を均等
に割り振って、各正常ＣＰＵが同時に自分の担当部分の
初期設定・診断動作を実施することが一般的と考えられ
る。
Ｕの当該初期設定・診断動作における処理分担の設定は
各種の態様が可能であるが、各正常ＣＰＵに処理を均等
に割り振って、各正常ＣＰＵが同時に自分の担当部分の
初期設定・診断動作を実施することが一般的と考えられ
る。
【００３７】正常ＣＰＵ群は、ＣＰＵ以外診断対象装置
初期設定・診断用プログラムに基づく初期設定・診断動
作が終了すると、ＣＰＵ以外診断対象装置群の診断結果
をシステム制御部に通知する（ステップ３０９）。上記
の各ＣＰＵ以外診断対象装置のうち、障害有りと判断さ
れた装置は、システム制御部によってデグレード可能な
単位でデグレードされる。
初期設定・診断用プログラムに基づく初期設定・診断動
作が終了すると、ＣＰＵ以外診断対象装置群の診断結果
をシステム制御部に通知する（ステップ３０９）。上記
の各ＣＰＵ以外診断対象装置のうち、障害有りと判断さ
れた装置は、システム制御部によってデグレード可能な
単位でデグレードされる。
【００３８】なお、診断回路６の構成は図２に示すもの
に限られるものではなく、多数決論理を利用してＣＰＵ
群１の各ＣＰＵ１１〜１ｍの障害の有無を診断できるも
のであれば、他の構成でもかまわない。
に限られるものではなく、多数決論理を利用してＣＰＵ
群１の各ＣＰＵ１１〜１ｍの障害の有無を診断できるも
のであれば、他の構成でもかまわない。
【００３９】また、ＣＰＵ以外診断対象装置群の内容
は、図１に示すもの（主記憶アクセス制御装置２，主記
憶装置３，およびＩＯＰ群４）に限定されるものではな
い。
は、図１に示すもの（主記憶アクセス制御装置２，主記
憶装置３，およびＩＯＰ群４）に限定されるものではな
い。
【００４０】（２） 第２の実施の形態 図４は、本発明の第２の実施の形態に係るオンチップマ
ルチプロセッサシステムにおける初期設定・診断方式の
構成を示すブロック図である。
ルチプロセッサシステムにおける初期設定・診断方式の
構成を示すブロック図である。
【００４１】本実施の形態の基本的構成は上記の第１の
実施の形態の構成と同様であるが、本実施の形態はシス
テム評価や故障解析の効率性についてさらに考慮した構
成となっている。
実施の形態の構成と同様であるが、本実施の形態はシス
テム評価や故障解析の効率性についてさらに考慮した構
成となっている。
【００４２】すなわち、本実施の形態に係るオンチップ
マルチプロセッサシステムにおける初期設定・診断方式
は、ＣＰＵ１１〜１ｍからなるＣＰＵ群１と、主記憶ア
クセス制御装置２と、主記憶装置３と、ＩＯＰ４１〜４
ｎからなるＩＯＰ群４と、プログラム格納手段に該当す
るＲＯＭ５と、診断回路６と、ロードパス選択回路７
と、トリガ信号選択回路８と、第０ビットおよび第１ビ
ットの２ビットによって構成されるモード情報を格納
（保持）するモード情報格納手段を実現するモードレジ
スタ９とを含んで構成されている。ＣＰＵ群１，主記憶
アクセス制御装置２，主記憶装置３，ＩＯＰ群４，ＲＯ
Ｍ５，診断回路６，ロードパス選択回路７，トリガ信号
選択回路８，およびモードレジスタ９は、オンチップマ
ルチプロセッサシステムに係る１つのＬＳＩに実装され
ている。
マルチプロセッサシステムにおける初期設定・診断方式
は、ＣＰＵ１１〜１ｍからなるＣＰＵ群１と、主記憶ア
クセス制御装置２と、主記憶装置３と、ＩＯＰ４１〜４
ｎからなるＩＯＰ群４と、プログラム格納手段に該当す
るＲＯＭ５と、診断回路６と、ロードパス選択回路７
と、トリガ信号選択回路８と、第０ビットおよび第１ビ
ットの２ビットによって構成されるモード情報を格納
（保持）するモード情報格納手段を実現するモードレジ
スタ９とを含んで構成されている。ＣＰＵ群１，主記憶
アクセス制御装置２，主記憶装置３，ＩＯＰ群４，ＲＯ
Ｍ５，診断回路６，ロードパス選択回路７，トリガ信号
選択回路８，およびモードレジスタ９は、オンチップマ
ルチプロセッサシステムに係る１つのＬＳＩに実装され
ている。
【００４３】図５は、本実施の形態に係るオンチップマ
ルチプロセッサシステムにおける初期設定・診断方式の
処理を示す流れ図である。この処理は、ロードパスモー
ド判定ステップ５０１と、ＲＯＭデータ入力ロードパス
選択ステップ５０２と、外部データ入力ロードパス選択
ステップ５０３と、トリガ信号モード判定ステップ５０
４と、電確信号トリガ信号選択ステップ５０５と、ユー
ザ設定信号トリガ信号選択ステップ５０６と、トリガ信
号受信ステップ５０７と、ＣＰＵ初期設定・診断用プロ
グラムロードステップ５０８と、ＣＰＵ初期設定・診断
用プログラム実行開始ステップ５０９と、出力データ通
知ステップ５１０と、診断回路診断および診断結果報告
ステップ５１１と、ＣＰＵ群診断結果システム制御部通
知ステップ５１２と、ＣＰＵ以外診断対象装置初期設定
・診断用プログラムロードステップ５１３と、ＣＰＵ以
外診断対象装置群初期設定・診断動作実行ステップ５１
４と、ＣＰＵ以外診断対象装置群診断結果システム制御
部通知ステップ５１５とからなる。
ルチプロセッサシステムにおける初期設定・診断方式の
処理を示す流れ図である。この処理は、ロードパスモー
ド判定ステップ５０１と、ＲＯＭデータ入力ロードパス
選択ステップ５０２と、外部データ入力ロードパス選択
ステップ５０３と、トリガ信号モード判定ステップ５０
４と、電確信号トリガ信号選択ステップ５０５と、ユー
ザ設定信号トリガ信号選択ステップ５０６と、トリガ信
号受信ステップ５０７と、ＣＰＵ初期設定・診断用プロ
グラムロードステップ５０８と、ＣＰＵ初期設定・診断
用プログラム実行開始ステップ５０９と、出力データ通
知ステップ５１０と、診断回路診断および診断結果報告
ステップ５１１と、ＣＰＵ群診断結果システム制御部通
知ステップ５１２と、ＣＰＵ以外診断対象装置初期設定
・診断用プログラムロードステップ５１３と、ＣＰＵ以
外診断対象装置群初期設定・診断動作実行ステップ５１
４と、ＣＰＵ以外診断対象装置群診断結果システム制御
部通知ステップ５１５とからなる。
【００４４】なお、図２は、図４中の診断回路６の詳細
な構成を示すブロック図でもある。
な構成を示すブロック図でもある。
【００４５】次に、このように構成された本実施の形態
に係るオンチップマルチプロセッサシステムにおける初
期設定・診断方式の動作について説明する。
に係るオンチップマルチプロセッサシステムにおける初
期設定・診断方式の動作について説明する。
【００４６】あらかじめ、モードレジスタ９は、ユーザ
設定に基づき、第０ビットおよび第１ビットに、以下の
1)および2)に示すモード情報を保持している。
設定に基づき、第０ビットおよび第１ビットに、以下の
1)および2)に示すモード情報を保持している。
【００４７】1) 初期設定・診断用プログラムのロード
パスをＲＯＭ５からのデータ入力によるパスとする場合
には第０ビットの値に「０」がセットされ、外部データ
入力によるパスとする場合には第０ビットの値に「１」
がセットされる。
パスをＲＯＭ５からのデータ入力によるパスとする場合
には第０ビットの値に「０」がセットされ、外部データ
入力によるパスとする場合には第０ビットの値に「１」
がセットされる。
【００４８】2) ＣＰＵ１１〜１ｍの初期設定・診断動
作の開始の契機となるトリガ信号を「オンチップマルチ
プロセッサシステムの電源投入時にシステム制御部から
出力される電確信号」とする場合には第１ビットの値に
「０」がセットされ、当該トリガ信号を「ユーザが自分
でトリガをかけたい場合にユーザによりコンソール等か
ら設定（入力）されるユーザ設定信号」とする場合には
第１ビットの値に「１」がセットされる。
作の開始の契機となるトリガ信号を「オンチップマルチ
プロセッサシステムの電源投入時にシステム制御部から
出力される電確信号」とする場合には第１ビットの値に
「０」がセットされ、当該トリガ信号を「ユーザが自分
でトリガをかけたい場合にユーザによりコンソール等か
ら設定（入力）されるユーザ設定信号」とする場合には
第１ビットの値に「１」がセットされる。
【００４９】なお、上記の値の設定の態様は、あくまで
も一例である。
も一例である。
【００５０】ロードパス選択回路７は、モードレジスタ
９の第０ビットの値が「０」であるか「１」であるかを
判定し（ステップ５０１）、「０」である場合にはＲＯ
Ｍ５からのデータ入力によって初期設定・診断用プログ
ラム（ＣＰＵ初期設定・診断用プログラムおよびＣＰＵ
以外診断対象装置初期設定・診断用プログラム）をロー
ドすることを選択し（ステップ５０２）、「１」である
場合には外部データ入力によって初期設定・診断用プロ
グラムをロードすることを選択する（ステップ５０
３）。このようにして、ロードパス選択回路７は、ＣＰ
Ｕ１１〜１ｍが初期設定・診断用プログラムをロードす
るパスを切り替える。
９の第０ビットの値が「０」であるか「１」であるかを
判定し（ステップ５０１）、「０」である場合にはＲＯ
Ｍ５からのデータ入力によって初期設定・診断用プログ
ラム（ＣＰＵ初期設定・診断用プログラムおよびＣＰＵ
以外診断対象装置初期設定・診断用プログラム）をロー
ドすることを選択し（ステップ５０２）、「１」である
場合には外部データ入力によって初期設定・診断用プロ
グラムをロードすることを選択する（ステップ５０
３）。このようにして、ロードパス選択回路７は、ＣＰ
Ｕ１１〜１ｍが初期設定・診断用プログラムをロードす
るパスを切り替える。
【００５１】トリガ信号選択回路８は、モードレジスタ
９の第１ビットの値が「０」であるか「１」であるかを
判定し（ステップ５０４）、「０」である場合には電確
信号を初期設定・診断動作の開始の契機となるトリガ信
号とするように選択し（ステップ５０５）、「１」であ
る場合にはユーザ設定信号をトリガ信号とするように選
択する（ステップ５０６）。このようにして、トリガ信
号選択回路８は、トリガ信号の切替えを実現する。
９の第１ビットの値が「０」であるか「１」であるかを
判定し（ステップ５０４）、「０」である場合には電確
信号を初期設定・診断動作の開始の契機となるトリガ信
号とするように選択し（ステップ５０５）、「１」であ
る場合にはユーザ設定信号をトリガ信号とするように選
択する（ステップ５０６）。このようにして、トリガ信
号選択回路８は、トリガ信号の切替えを実現する。
【００５２】ＣＰＵ１１〜１ｍは、トリガ信号選択回路
８によって選択されたトリガ信号（電確信号またはユー
ザ設定信号）を受信すると（ステップ５０７）、ロード
パス選択回路７の選択に基づき設定されたロードパスに
よって、ＲＯＭ５に記録されたＣＰＵ初期設定・診断用
プログラムまたは外部データ入力によるＣＰＵ初期設定
・診断用プログラムをロードし（ステップ５０８）、当
該ＣＰＵ初期設定・診断用プログラムの実行を開始する
（ステップ５０９）。
８によって選択されたトリガ信号（電確信号またはユー
ザ設定信号）を受信すると（ステップ５０７）、ロード
パス選択回路７の選択に基づき設定されたロードパスに
よって、ＲＯＭ５に記録されたＣＰＵ初期設定・診断用
プログラムまたは外部データ入力によるＣＰＵ初期設定
・診断用プログラムをロードし（ステップ５０８）、当
該ＣＰＵ初期設定・診断用プログラムの実行を開始する
（ステップ５０９）。
【００５３】その後は、第１の実施の形態に係るオンチ
ップマルチプロセッサシステムにおける初期設定・診断
方式における動作と同様に、ＣＰＵ１１〜１ｍに関する
初期設定・診断動作が行われる（ステップ５１０〜５１
２参照）。なお、図５中のステップ５１０〜５１２の処
理は図３中のステップ３０４〜３０６の処理に該当す
る。
ップマルチプロセッサシステムにおける初期設定・診断
方式における動作と同様に、ＣＰＵ１１〜１ｍに関する
初期設定・診断動作が行われる（ステップ５１０〜５１
２参照）。なお、図５中のステップ５１０〜５１２の処
理は図３中のステップ３０４〜３０６の処理に該当す
る。
【００５４】さらに、ＣＰＵ群１中の正常ＣＰＵ群は、
ＣＰＵ群１に関する初期設定・診断動作が終了すると、
各主記憶アクセス制御装置2 ，主記憶装置３，およびＩ
ＯＰ群４の初期設定・診断動作のためのＣＰＵ以外診断
対象装置初期設定・診断用プログラムを、ロードパス選
択回路７の選択に基づき設定されたロードパスを介して
ロードする。すなわち、ＲＯＭ５に記録されたＣＰＵ以
外診断対象装置初期設定・診断用プログラムまたは外部
データ入力によるＣＰＵ以外診断対象装置初期設定・診
断用プログラムをロードし（ステップ５１３）、当該Ｃ
ＰＵ以外診断対象装置初期設定・診断用プログラムによ
って上記の各ＣＰＵ以外診断対象装置の初期設定・診断
動作を実行する（ステップ５１４）。
ＣＰＵ群１に関する初期設定・診断動作が終了すると、
各主記憶アクセス制御装置2 ，主記憶装置３，およびＩ
ＯＰ群４の初期設定・診断動作のためのＣＰＵ以外診断
対象装置初期設定・診断用プログラムを、ロードパス選
択回路７の選択に基づき設定されたロードパスを介して
ロードする。すなわち、ＲＯＭ５に記録されたＣＰＵ以
外診断対象装置初期設定・診断用プログラムまたは外部
データ入力によるＣＰＵ以外診断対象装置初期設定・診
断用プログラムをロードし（ステップ５１３）、当該Ｃ
ＰＵ以外診断対象装置初期設定・診断用プログラムによ
って上記の各ＣＰＵ以外診断対象装置の初期設定・診断
動作を実行する（ステップ５１４）。
【００５５】その後は、第１の実施の形態に係るオンチ
ップマルチプロセッサシステムにおける初期設定・診断
方式の動作と同様に、当該ＣＰＵ以外診断対象装置に関
する初期設定・診断動作が行われる（ステップ５１５参
照）。なお、図５中のステップ５１５の処理は図３中の
ステップ３０９の処理に該当する。
ップマルチプロセッサシステムにおける初期設定・診断
方式の動作と同様に、当該ＣＰＵ以外診断対象装置に関
する初期設定・診断動作が行われる（ステップ５１５参
照）。なお、図５中のステップ５１５の処理は図３中の
ステップ３０９の処理に該当する。
【００５６】以上のように、本実施の形態では、初期設
定・診断動作開始のトリガをかけるタイミングがユーザ
の設定で可変となるので、オンチップマルチプロセッサ
システムの立上げ時における問題（ＣＰＵやＣＰＵ以外
診断対象装置に論理バグや故障が存在したときや、初期
設定データにバグが存在したようなときに、オンチップ
マルチプロセッサシステムの立上げが正常に行われなく
なるという問題）が存在した場合にも、システム評価を
効率的かつ有効に行うことができるという効果が得られ
る。
定・診断動作開始のトリガをかけるタイミングがユーザ
の設定で可変となるので、オンチップマルチプロセッサ
システムの立上げ時における問題（ＣＰＵやＣＰＵ以外
診断対象装置に論理バグや故障が存在したときや、初期
設定データにバグが存在したようなときに、オンチップ
マルチプロセッサシステムの立上げが正常に行われなく
なるという問題）が存在した場合にも、システム評価を
効率的かつ有効に行うことができるという効果が得られ
る。
【００５７】また、本実施の形態では、初期設定・診断
用プログラムを、ＲＯＭ５に記録された初期設定・診断
用プログラムで実現するのみでなく、外部データ入力に
係る初期設定・診断用プログラムで実現することも可能
にしたので、様々な初期設定・診断用プログラムを実行
することができ、システム評価や故障解析をさらに効率
的かつ有効に行うことができるという効果が得られる。
用プログラムを、ＲＯＭ５に記録された初期設定・診断
用プログラムで実現するのみでなく、外部データ入力に
係る初期設定・診断用プログラムで実現することも可能
にしたので、様々な初期設定・診断用プログラムを実行
することができ、システム評価や故障解析をさらに効率
的かつ有効に行うことができるという効果が得られる。
【００５８】なお、モードの切替えは、初期設定・診断
用プログラムのロードパスに関するモードおよびトリガ
信号に関するモードのいずれか一方だけであってもかま
わない。その場合の構成は、次の1)または2)に示すよう
になる。
用プログラムのロードパスに関するモードおよびトリガ
信号に関するモードのいずれか一方だけであってもかま
わない。その場合の構成は、次の1)または2)に示すよう
になる。
【００５９】1) 初期設定・診断用プログラムのロード
パスに関するモードの切替えのみが行われる場合には、
図１に示す基本構成に対して、図４中のロードパス選択
回路７および上記の第０ビットのみをモード情報として
保持するモードレジスタ９が付加された構成となる。
パスに関するモードの切替えのみが行われる場合には、
図１に示す基本構成に対して、図４中のロードパス選択
回路７および上記の第０ビットのみをモード情報として
保持するモードレジスタ９が付加された構成となる。
【００６０】2) トリガ信号に関するモードの切替えの
みが行われる場合には、図１に示す基本構成に対して、
図４中のトリガ信号選択回路８および上記の第１ビット
のみをモード情報として保持するモードレジスタ９が付
加された構成となる。
みが行われる場合には、図１に示す基本構成に対して、
図４中のトリガ信号選択回路８および上記の第１ビット
のみをモード情報として保持するモードレジスタ９が付
加された構成となる。
【００６１】なお、診断回路６の構成が図２に示すもの
に限られるものではなく多数決論理を利用してＣＰＵ群
１の各ＣＰＵ１１〜１ｍの障害の有無を診断できるもの
であれば他の構成でもかまわないことや、ＣＰＵ以外診
断対象装置群の内容が図４に示すもの（主記憶アクセス
制御装置２，主記憶装置３，およびＩＯＰ群４）に限定
されないことは、第１の実施の形態における場合と同様
である。
に限られるものではなく多数決論理を利用してＣＰＵ群
１の各ＣＰＵ１１〜１ｍの障害の有無を診断できるもの
であれば他の構成でもかまわないことや、ＣＰＵ以外診
断対象装置群の内容が図４に示すもの（主記憶アクセス
制御装置２，主記憶装置３，およびＩＯＰ群４）に限定
されないことは、第１の実施の形態における場合と同様
である。
【００６２】
【発明の効果】以上説明したように、本発明は、以下に
記載するような効果を奏する。
記載するような効果を奏する。
【００６３】第１の効果は、初期設定・診断制御用の専
用のプロセッサ（初期設定・診断制御プロセッサ）を不
要とできるので、オンチップマルチプロセッサシステム
を駆動するために必要なハードウェア量を削減できるこ
とである。
用のプロセッサ（初期設定・診断制御プロセッサ）を不
要とできるので、オンチップマルチプロセッサシステム
を駆動するために必要なハードウェア量を削減できるこ
とである。
【００６４】第２の効果は、オンチップマルチプロセッ
サシステムを実現するＬＳＩが自己診断を行うので、オ
ンチップマルチプロセッサシステムの通常動作時のクロ
ック周波数で初期設定・診断動作を行うことができ、初
期設定・診断制御プロセッサを使用した従来技術と比較
して、高速に初期設定・診断動作を行うことができるこ
とである。
サシステムを実現するＬＳＩが自己診断を行うので、オ
ンチップマルチプロセッサシステムの通常動作時のクロ
ック周波数で初期設定・診断動作を行うことができ、初
期設定・診断制御プロセッサを使用した従来技術と比較
して、高速に初期設定・診断動作を行うことができるこ
とである。
【００６５】第３の効果は、オンチップマルチプロセッ
サシステムを実現するＬＳＩ内に初期設定・診断動作用
の装置を備えているので、従来技術で必要であった「Ｃ
ＰＵ等の診断対象装置と初期設定・診断制御プロセッサ
との間のクロック周波数の同期制御」が不要になること
である。
サシステムを実現するＬＳＩ内に初期設定・診断動作用
の装置を備えているので、従来技術で必要であった「Ｃ
ＰＵ等の診断対象装置と初期設定・診断制御プロセッサ
との間のクロック周波数の同期制御」が不要になること
である。
【００６６】第４の効果は、上述のようにオンチップマ
ルチプロセッサシステムを実現するＬＳＩ自体に高度な
自己診断機能を持たせることにより、ＬＳＩテスタの機
能による検査の工程を削減することが可能となり、オン
チップマルチプロセッサシステムに係るＬＳＩの製造原
価を下げることができることである。
ルチプロセッサシステムを実現するＬＳＩ自体に高度な
自己診断機能を持たせることにより、ＬＳＩテスタの機
能による検査の工程を削減することが可能となり、オン
チップマルチプロセッサシステムに係るＬＳＩの製造原
価を下げることができることである。
【００６７】なお、「モード切替え」の考え方を採用す
ること（トリガ信号や初期設定・診断プログラムのロー
ドパスに関するモードを可変とすること）により、上記
の効果の他に、システム評価や故障解析の効率性を向上
させることができるという特有の効果が生じる。具体的
には、以下に示すような効果が生じる。
ること（トリガ信号や初期設定・診断プログラムのロー
ドパスに関するモードを可変とすること）により、上記
の効果の他に、システム評価や故障解析の効率性を向上
させることができるという特有の効果が生じる。具体的
には、以下に示すような効果が生じる。
【００６８】まず、初期設定・診断動作開始のトリガを
かけるタイミングがユーザの設定で可変となるので、オ
ンチップマルチプロセッサシステムの立上げ時における
問題が存在した場合にも、システム評価を効率的かつ有
効に行うことができるという効果が得られる。
かけるタイミングがユーザの設定で可変となるので、オ
ンチップマルチプロセッサシステムの立上げ時における
問題が存在した場合にも、システム評価を効率的かつ有
効に行うことができるという効果が得られる。
【００６９】また、初期設定・診断用プログラムをプロ
グラム格納手段（ＲＯＭ）に記録された初期設定・診断
用プログラムで実現するのみでなく、外部データ入力に
係る初期設定・診断用プログラムで実現することも可能
にしたので、様々な初期設定・診断用プログラムを実行
することができ、システム評価や故障解析をさらに効率
的かつ有効に行うことができるという効果が得られる。
グラム格納手段（ＲＯＭ）に記録された初期設定・診断
用プログラムで実現するのみでなく、外部データ入力に
係る初期設定・診断用プログラムで実現することも可能
にしたので、様々な初期設定・診断用プログラムを実行
することができ、システム評価や故障解析をさらに効率
的かつ有効に行うことができるという効果が得られる。
【図１】本発明の第１の実施の形態に係るオンチップマ
ルチプロセッサシステムにおける初期設定・診断方式の
構成を示すブロック図である。
ルチプロセッサシステムにおける初期設定・診断方式の
構成を示すブロック図である。
【図２】図１および図４中の診断回路の詳細な構成を示
すブロック図である。
すブロック図である。
【図３】図１に示すオンチップマルチプロセッサシステ
ムにおける初期設定・診断方式の処理を示す流れ図であ
る．
ムにおける初期設定・診断方式の処理を示す流れ図であ
る．
【図４】本発明の第２の実施の形態に係るオンチップマ
ルチプロセッサシステムにおける初期設定・診断方式の
構成を示すブロック図である。
ルチプロセッサシステムにおける初期設定・診断方式の
構成を示すブロック図である。
【図５】図４に示すオンチップマルチプロセッサシステ
ムにおける初期設定・診断方式の処理を示す流れ図であ
る．
ムにおける初期設定・診断方式の処理を示す流れ図であ
る．
【図６】従来のオンチップマルチプロセッサシステムに
おける初期設定・診断方式の一例の構成を示すブロック
図である。
おける初期設定・診断方式の一例の構成を示すブロック
図である。
１ ＣＰＵ群 ２ 主記憶アクセス制御装置 ３ 主記憶装置 ４ ＩＯＰ群 ５ ＲＯＭ ６ 診断回路 ７ ロードパス選択回路 ８ トリガ信号選択回路 ９ モードレジスタ １１〜１ｍ ＣＰＵ ４１〜４ｎ ＩＯＰ ６０ 多数決論理回路群 ６１ 論理和ゲート群 ６２ エンコーダ ６０１〜６０ｘ 多数決論理回路 ６１１〜６１ｍ 論理和ゲート
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 15/16 - 15/177 G06F 15/78 G06F 11/16 - 11/20 G06F 11/22 - 11/26
Claims (12)
- 【請求項１】 システム制御部による制御を受け、ＣＰ
Ｕ群とＣＰＵ以外診断対象装置群とを同一のＬＳＩ内に
有するオンチップマルチプロセッサシステムにおいて、
ＣＰＵ初期設定・診断用プログラムおよびＣＰＵ以外診
断対象装置初期設定・診断用プログラムを格納するプロ
グラム格納手段と、前記システム制御部からの電確信号
をトリガ信号として受信することを契機として前記プロ
グラム格納手段内のＣＰＵ初期設定・診断用プログラム
をロードし、当該ＣＰＵ初期設定・診断用プログラムの
実行による各ＣＰＵの出力データを診断回路に送出し、
前記プログラム格納手段からロードしたＣＰＵ以外診断
対象装置初期設定・診断用プログラムに基づく正常ＣＰ
Ｕ群によるＣＰＵ以外診断対象装置の診断を行い、前記
ＣＰＵ群およびＣＰＵ以外診断対象装置群の診断結果を
前記システム制御部に通知する前記ＣＰＵ群と、前記Ｃ
ＰＵ群の各ＣＰＵから送出される出力データを多数決論
理によって判定して各ＣＰＵの障害の有無を診断し、そ
の診断結果を前記ＣＰＵ群に報告する前記診断回路とを
有することを特徴とするオンチップマルチプロセッサシ
ステムにおける初期設定・診断方式。 - 【請求項２】 ＣＰＵ群中のｍ個のＣＰＵの各々のｘ個
の出力ピンから出力される出力データを入力し、ｘ個の
多数決論理回路の各々によって全てのＣＰＵの第１の出
力ピン〜第ｘの出力ピンから出力されるｍ個の出力ビッ
トを多数派と少数派とに切り分けて各多数決論理回路か
らｍ個の多数決信号を出力する多数決論理回路群と、前
記多数決論理回路群のｘ個の多数決論理回路の各々によ
って出力された多数決信号の論理和を出力するｍ個の論
理和ゲートからなる論理和ゲート群と、前記論理和ゲー
ト群の出力に基づくエンコード値を診断結果として前記
ＣＰＵ群に送出するエンコーダとを備える診断回路を有
することを特徴とする請求項１記載のオンチップマルチ
プロセッサシステムにおける初期設定・診断方式。 - 【請求項３】 ＣＰＵ以外診断対象装置群が主記憶アク
セス制御装置，主記憶装置，およびＩＯＰ群であること
を特徴とする請求項１または請求項２記載のオンチップ
マルチプロセッサシステムにおける初期設定・診断方
式。 - 【請求項４】 システム制御部による制御を受け、ＣＰ
Ｕ群とＣＰＵ以外診断対象装置群とを同一のＬＳＩ内に
有するオンチップマルチプロセッサシステムにおいて、
ＣＰＵ初期設定・診断用プログラムおよびＣＰＵ以外診
断対象装置初期設定・診断用プログラムを格納するプロ
グラム格納手段と、トリガ信号に関するモード情報を保
持するモード情報格納手段と、前記モード情報格納手段
内のモード情報に基づいて前記システム制御部からの電
確信号をトリガ信号とするかユーザ設定信号をトリガ信
号とするかの選択を行うトリガ信号選択回路と、前記ト
リガ信号選択回路によって選択されたトリガ信号の受信
を契機として前記プログラム格納手段内のＣＰＵ初期設
定・診断用プログラムをロードし、当該ＣＰＵ初期設定
・診断用プログラムの実行による各ＣＰＵの出力データ
を診断回路に送出し、前記プログラム格納手段からロー
ドしたＣＰＵ以外診断対象装置初期設定・診断用プログ
ラムに基づく正常ＣＰＵ群によるＣＰＵ以外診断対象装
置の診断を行い、前記ＣＰＵ群およびＣＰＵ以外診断対
象装置群の診断結果を前記システム制御部に通知する前
記ＣＰＵ群と、前記ＣＰＵ群の各ＣＰＵから送出される
出力データを多数決論理によって判定して各ＣＰＵの障
害の有無を診断し、その診断結果を前記ＣＰＵ群に報告
する前記診断回路とを有することを特徴とするオンチッ
プマルチプロセッサシステムにおける初期設定・診断方
式。 - 【請求項５】 ＣＰＵ群中のｍ個のＣＰＵの各々のｘ個
の出力ピンから出力される出力データを入力し、ｘ個の
多数決論理回路の各々によって全てのＣＰＵの第１の出
力ピン〜第ｘの出力ピンから出力されるｍ個の出力ビッ
トを多数派と少数派とに切り分けて各多数決論理回路か
らｍ個の多数決信号を出力する多数決論理回路群と、前
記多数決論理回路群のｘ個の多数決論理回路の各々によ
って出力された多数決信号の論理和を出力するｍ個の論
理和ゲートからなる論理和ゲート群と、前記論理和ゲー
ト群の出力に基づくエンコード値を診断結果として前記
ＣＰＵ群に送出するエンコーダとを備える診断回路を有
することを特徴とする請求項４記載のオンチップマルチ
プロセッサシステムにおける初期設定・診断方式。 - 【請求項６】 ＣＰＵ以外診断対象装置群が主記憶アク
セス制御装置，主記憶装置，およびＩＯＰ群であること
を特徴とする請求項４または請求項５記載のオンチップ
マルチプロセッサシステムにおける初期設定・診断方
式。 - 【請求項７】 システム制御部による制御を受け、ＣＰ
Ｕ群とＣＰＵ以外診断対象装置群とを同一のＬＳＩ内に
有するオンチップマルチプロセッサシステムにおいて、
ＣＰＵ初期設定・診断用プログラムおよびＣＰＵ以外診
断対象装置初期設定・診断用プログラムを格納するプロ
グラム格納手段と、初期設定・診断用プログラムのロー
ドパスに関するモード情報を保持するモード情報格納手
段と、前記モード情報格納手段内のモード情報に基づい
て初期設定・診断用プログラムのロードパスを前記プロ
グラム格納手段からのデータ入力によるパスとするか外
部データ入力によるパスとするかの選択を行うロードパ
ス選択回路と、前記システム制御部からの電確信号をト
リガ信号として受信することを契機として前記ロードパ
ス選択回路によって選択されたロードパスを介してＣＰ
Ｕ初期設定・診断用プログラムをロードし、当該ＣＰＵ
初期設定・診断用プログラムの実行による各ＣＰＵの出
力データを診断回路に送出し、前記ロードパス選択回路
によって選択されたロードパスを介してロードしたＣＰ
Ｕ以外診断対象装置初期設定・診断用プログラムに基づ
く正常ＣＰＵ群によるＣＰＵ以外診断対象装置の診断を
行い、前記ＣＰＵ群およびＣＰＵ以外診断対象装置群の
診断結果を前記システム制御部に通知する前記ＣＰＵ群
と、前記ＣＰＵ群の各ＣＰＵから送出される出力データ
を多数決論理によって判定して各ＣＰＵの障害の有無を
診断し、その診断結果を前記ＣＰＵ群に報告する前記診
断回路とを有することを特徴とするオンチップマルチプ
ロセッサシステムにおける初期設定・診断方式。 - 【請求項８】 ＣＰＵ群中のｍ個のＣＰＵの各々のｘ個
の出力ピンから出力される出力データを入力し、ｘ個の
多数決論理回路の各々によって全てのＣＰＵの第１の出
力ピン〜第ｘの出力ピンから出力されるｍ個の出力ビッ
トを多数派と少数派とに切り分けて各多数決論理回路か
らｍ個の多数決信号を出力する多数決論理回路群と、前
記多数決論理回路群のｘ個の多数決論理回路の各々によ
って出力された多数決信号の論理和を出力するｍ個の論
理和ゲートからなる論理和ゲート群と、前記論理和ゲー
ト群の出力に基づくエンコード値を診断結果として前記
ＣＰＵ群に送出するエンコーダとを備える診断回路を有
することを特徴とする請求項７記載のオンチップマルチ
プロセッサシステムにおける初期設定・診断方式。 - 【請求項９】 ＣＰＵ以外診断対象装置群が主記憶アク
セス制御装置，主記憶装置，およびＩＯＰ群であること
を特徴とする請求項７または請求項８記載のオンチップ
マルチプロセッサシステムにおける初期設定・診断方
式。 - 【請求項１０】 システム制御部による制御を受け、Ｃ
ＰＵ群とＣＰＵ以外診断対象装置群とを同一のＬＳＩ内
に有するオンチップマルチプロセッサシステムにおい
て、ＣＰＵ初期設定・診断用プログラムおよびＣＰＵ以
外診断対象装置初期設定・診断用プログラムを格納する
プログラム格納手段と、トリガ信号に関するモード情報
および初期設定・診断用プログラムのロードパスに関す
るモード情報を保持するモード情報格納手段と、前記モ
ード情報格納手段内のトリガ信号に関するモード情報に
基づいて前記システム制御部からの電確信号をトリガ信
号とするかユーザ設定信号をトリガ信号とするかの選択
を行うトリガ信号選択回路と、前記モード情報格納手段
内のロードパスに関するモード情報に基づいて初期設定
・診断用プログラムのロードパスを前記プログラム格納
手段からのデータ入力によるパスとするか外部データ入
力によるパスとするかの選択を行うロードパス選択回路
と、前記トリガ信号選択回路によって選択されたトリガ
信号の受信を契機として前記ロードパス選択回路によっ
て選択されたロードパスを介してＣＰＵ初期設定・診断
用プログラムをロードし、当該ＣＰＵ初期設定・診断用
プログラムの実行による各ＣＰＵの出力データを診断回
路に送出し、前記ロードパス選択回路によって選択され
たロードパスを介してロードしたＣＰＵ以外診断対象装
置初期設定・診断用プログラムに基づく正常ＣＰＵ群に
よるＣＰＵ以外診断対象装置の診断を行い、前記ＣＰＵ
群およびＣＰＵ以外診断対象装置群の診断結果を前記シ
ステム制御部に通知する前記ＣＰＵ群と、前記ＣＰＵ群
の各ＣＰＵから送出される出力データを多数決論理によ
って判定して各ＣＰＵの障害の有無を診断し、その診断
結果を前記ＣＰＵ群に報告する前記診断回路とを有する
ことを特徴とするオンチップマルチプロセッサシステム
における初期設定・診断方式。 - 【請求項１１】 ＣＰＵ群中のｍ個のＣＰＵの各々のｘ
個の出力ピンから出力される出力データを入力し、ｘ個
の多数決論理回路の各々によって全てのＣＰＵの第１の
出力ピン〜第ｘの出力ピンから出力されるｍ個の出力ビ
ットを多数派と少数派とに切り分けて各多数決論理回路
からｍ個の多数決信号を出力する多数決論理回路群と、
前記多数決論理回路群のｘ個の多数決論理回路の各々に
よって出力された多数決信号の論理和を出力するｍ個の
論理和ゲートからなる論理和ゲート群と、前記論理和ゲ
ート群の出力に基づくエンコード値を診断結果として前
記ＣＰＵ群に送出するエンコーダとを備える診断回路を
有することを特徴とする請求項１０記載のオンチップマ
ルチプロセッサシステムにおける初期設定・診断方式。 - 【請求項１２】 ＣＰＵ以外診断対象装置群が主記憶ア
クセス制御装置，主記憶装置，およびＩＯＰ群であるこ
とを特徴とする請求項１０または請求項１１記載のオン
チップマルチプロセッサシステムにおける初期設定・診
断方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20888998A JP3293125B2 (ja) | 1998-07-24 | 1998-07-24 | オンチップマルチプロセッサシステムにおける初期設定・診断方式 |
| US09/357,990 US6854081B1 (en) | 1998-07-24 | 1999-07-21 | Initializing/diagnosing system in on-chip multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20888998A JP3293125B2 (ja) | 1998-07-24 | 1998-07-24 | オンチップマルチプロセッサシステムにおける初期設定・診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040069A JP2000040069A (ja) | 2000-02-08 |
| JP3293125B2 true JP3293125B2 (ja) | 2002-06-17 |
Family
ID=16563812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20888998A Expired - Fee Related JP3293125B2 (ja) | 1998-07-24 | 1998-07-24 | オンチップマルチプロセッサシステムにおける初期設定・診断方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6854081B1 (ja) |
| JP (1) | JP3293125B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4404493B2 (ja) * | 2001-02-01 | 2010-01-27 | 日本電気株式会社 | 計算機システム |
| US7237071B2 (en) * | 2001-12-20 | 2007-06-26 | Texas Instruments Incorporated | Embedded symmetric multiprocessor system with arbitration control of access to shared resources |
| CN100507866C (zh) * | 2005-03-18 | 2009-07-01 | 富士通株式会社 | 使用服务处理器的cpu退缩系统和cpu退缩方法 |
| US8582509B2 (en) * | 2005-10-27 | 2013-11-12 | Qualcomm Incorporated | Scalable frequency band operation in wireless communication systems |
| WO2007091297A1 (ja) * | 2006-02-06 | 2007-08-16 | Fujitsu Limited | 情報処理装置、ｃｐｕ、診断プログラムおよび診断方法 |
| JPWO2008053709A1 (ja) * | 2006-11-02 | 2010-02-25 | 日本電気株式会社 | 半導体集積回路選別試験装置および方法 |
| KR100913799B1 (ko) * | 2007-09-04 | 2009-08-26 | 후지쯔 가부시끼가이샤 | 서비스 프로세서를 이용한 ｃｐｕ 축퇴 시스템 및 축퇴방법 |
| JP5057911B2 (ja) * | 2007-09-14 | 2012-10-24 | アルパイン株式会社 | マルチプロセッサシステム |
| JP5757276B2 (ja) * | 2012-07-31 | 2015-07-29 | 日本電気株式会社 | 無停止演算処理装置、無停止演算処理システム、無停止演算処理方法、及び、無停止演算処理プログラム |
| JP6393628B2 (ja) * | 2015-01-21 | 2018-09-19 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
| KR20180073300A (ko) * | 2016-12-22 | 2018-07-02 | 삼성전자주식회사 | 스캔 데이터 컨트롤 장치 및 이를 갖는 전자 시스템 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4306288A (en) * | 1980-01-28 | 1981-12-15 | Nippon Electric Co., Ltd. | Data processing system with a plurality of processors |
| JPH0719215B2 (ja) * | 1989-06-01 | 1995-03-06 | 三菱電機株式会社 | マイクロプロセッサ |
| JPH0319069A (ja) | 1989-06-16 | 1991-01-28 | Nec Corp | マルチプロセッサの異常診断方式 |
| US5812757A (en) * | 1993-10-08 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Processing board, a computer, and a fault recovery method for the computer |
| US5903717A (en) * | 1997-04-02 | 1999-05-11 | General Dynamics Information Systems, Inc. | Fault tolerant computer system |
| SE9702176L (sv) * | 1997-06-06 | 1998-12-07 | Ericsson Telefon Ab L M | En maskinvarukonstruktion för majoritetsval, samt test och underhåll av majoritetsval |
| JPH11154103A (ja) * | 1997-11-20 | 1999-06-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US6067262A (en) * | 1998-12-11 | 2000-05-23 | Lsi Logic Corporation | Redundancy analysis for embedded memories with built-in self test and built-in self repair |
| JP3545252B2 (ja) * | 1999-03-30 | 2004-07-21 | 富士通株式会社 | 情報処理装置 |
| US6732300B1 (en) * | 2000-02-18 | 2004-05-04 | Lev Freydel | Hybrid triple redundant computer system |
-
1998
- 1998-07-24 JP JP20888998A patent/JP3293125B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-21 US US09/357,990 patent/US6854081B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6854081B1 (en) | 2005-02-08 |
| JP2000040069A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4215393B2 (ja) | 集積回路の修復方法 | |
| US6523136B1 (en) | Semiconductor integrated circuit device with processor | |
| JPH0260145B2 (ja) | ||
| JP3293125B2 (ja) | オンチップマルチプロセッサシステムにおける初期設定・診断方式 | |
| JPH052654A (ja) | マイクロコンピユータの故障検知方法および回路 | |
| WO1998000781A1 (en) | Method and apparatus for providing improved diagnostic functions in a computer system | |
| CN111949320B (zh) | 提供系统数据的方法、系统及服务器 | |
| US5903912A (en) | Microcontroller configured to convey data corresponding to internal memory accesses externally | |
| US6092219A (en) | Method for use of bus parking states to communicate diagnostic information | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| US4947478A (en) | Switching control system for multipersonality computer system | |
| JP2020113266A (ja) | チェックサムの生成 | |
| US5568407A (en) | Method and system for the design verification of logic units and use in different environments | |
| US6587963B1 (en) | Method for performing hierarchical hang detection in a computer system | |
| US7617428B2 (en) | Circuits and associated methods for improved debug and test of an application integrated circuit | |
| US5860161A (en) | Microcontroller configured to indicate internal memory accesses externally | |
| US6393558B1 (en) | Peripheral component interconnect (PCI) card for selectively processing a PCI bus reset signal and method for resetting the PCI card | |
| CN114003416B (zh) | 内存错误动态处理方法、系统、终端及存储介质 | |
| JP5331725B2 (ja) | 周辺デバイス部のオンラインテスト機能を備えたｃｐｕボード、及びそのオンラインテスト方法 | |
| US6112316A (en) | System for use of bus parking states to communicate diagnostic information | |
| JPH09167117A (ja) | マイクロコンピュータおよびこれを用いたリアルタイムシステム | |
| JP2004302727A (ja) | Ｆｐｇａの動作チェック方式 | |
| JPS5827248A (ja) | 集積回路 | |
| JP3008914B2 (ja) | 半導体集積回路 | |
| KR950014084B1 (ko) | 메모리의 데이타 판독 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |