JPS594050B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS594050B2 JPS594050B2 JP54007973A JP797379A JPS594050B2 JP S594050 B2 JPS594050 B2 JP S594050B2 JP 54007973 A JP54007973 A JP 54007973A JP 797379 A JP797379 A JP 797379A JP S594050 B2 JPS594050 B2 JP S594050B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- signal
- completion report
- state
- initial setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は複数のプロセッサを有する情報処理システムに
関する。
関する。
コンピュータ利用の進行につれて、コンピュータ故障が
ユーザに与える影響が大きくなり、コンピュータの信頼
性を向上させることが非常に重要な課題となつてきてい
る。
ユーザに与える影響が大きくなり、コンピュータの信頼
性を向上させることが非常に重要な課題となつてきてい
る。
この信頼性向上のためには、システムを構成する部品や
素子等の信頼性の向上が最も直接的であるが、日常点検
や予防保守／予期診断などを計画的に行なうことにより
、システム信頼度を高めることができる。
素子等の信頼性の向上が最も直接的であるが、日常点検
や予防保守／予期診断などを計画的に行なうことにより
、システム信頼度を高めることができる。
特に、従来の予防保守は、予め決められた周期で半ぱ機
械的に行なわれてきたが、最近は本質的に効果のある予
防保守を行なうための予期診断の手法が採用されるよう
になつている。
械的に行なわれてきたが、最近は本質的に効果のある予
防保守を行なうための予期診断の手法が採用されるよう
になつている。
予期診断とは、予期診断プログラムにより予期診断用ハ
ードウェアおよびファームウェアの機能を用いて、例え
ば、システムを強制的に限界状態に置いて動作させ故障
になりそうな個所を察知し、予め該当する機能を切離す
ことによりシステム起動後の故障を防止し、信頼度の高
いシステムを得るものである。
ードウェアおよびファームウェアの機能を用いて、例え
ば、システムを強制的に限界状態に置いて動作させ故障
になりそうな個所を察知し、予め該当する機能を切離す
ことによりシステム起動後の故障を防止し、信頼度の高
いシステムを得るものである。
この方式を単一のプロセッサシステムに適用し、システ
ムの初期設定時に自動的に予期診断を実行し、その実行
結果によりキャッシュ、アドレス変換機構の一部、その
他の付加機構等の一部機能を切離すことにより、システ
ム起動後の障害発生によりシステムダウンとなる危険を
防ぐ方式が参考文献１９７６年発行の電子通信学会、電
子計算機研究会資料ＥＣ７６−１８に述べられている。
ムの初期設定時に自動的に予期診断を実行し、その実行
結果によりキャッシュ、アドレス変換機構の一部、その
他の付加機構等の一部機能を切離すことにより、システ
ム起動後の障害発生によりシステムダウンとなる危険を
防ぐ方式が参考文献１９７６年発行の電子通信学会、電
子計算機研究会資料ＥＣ７６−１８に述べられている。
しかしながら、この方式は単一プロセツサで構成される
システムにおける予期診断による故障部分の切離しを開
示しているだけであり、複数のプロセツサで構成される
システム起動後のシステムダウン防止のための技術につ
いては何ら提案されていない。本発明の目的はマルチプ
ロセツサシステムにおいて致命的な故障に至る危険性の
あるプロセツサをシステムから切離すことによりシステ
ム起動後のシステムダウンをなくし、システム信頼度を
向上させた情報処理システムを提供することにある。
システムにおける予期診断による故障部分の切離しを開
示しているだけであり、複数のプロセツサで構成される
システム起動後のシステムダウン防止のための技術につ
いては何ら提案されていない。本発明の目的はマルチプ
ロセツサシステムにおいて致命的な故障に至る危険性の
あるプロセツサをシステムから切離すことによりシステ
ム起動後のシステムダウンをなくし、システム信頼度を
向上させた情報処理システムを提供することにある。
本発明のシステムは、複数のプロセツサを有する情報処
理システムにおいて、それぞれのプロセツサは、システ
ム形成に使用されるプロセツサ間インタフエースの接続
を決定する第１の状態とシステム形成完了後に使用され
るプロセツサ間インタフエーズの接続を決定する第２の
状態とを有し、外部からの初期設定信号を受けて主プロ
セツサとなつたときには前記第１の状態が接続状態を示
していると他の全ての副プロセツサに対して初期設定起
動指示信号を送出する動作指示信号送出手段と、前記初
期設定信号に基づいて前記主プロセツサの機能の正常性
を確認する第１の確認手段と、副プロセツサであ、ると
きには前記第１の状態が接続状態を示していると主プロ
セツサの前記動作指示信号送出手段から送出された初期
設定指示信号を受信する初期設定指示信号受信手段と、
この初期設定指示信号受信手段により受信された前記指
示信号に基づいてそれぞれのプロセツサの機能の正常性
を確認する第２の確認手段（前記第１の確認手段と共用
されてもよい）この第２の確認手段の確認結果に基づい
て前記第２の状態を主プロセツサに対する接続状態とす
る第１の接続手段と、前記主プロセツサへの初期設定終
了報告信号を送出する終了報告信号送出手段と、前記主
プロセツサであるときには前記副プロセツサの終了報告
信号送出手段から送出された初期設定終了報告信号を受
信する終了報告信号受信手段と、この終了報告信号手段
で受信された終了報告信号に基づいて前記副プロセツサ
に対する第２の状態を接続状態とする第２の接続手段（
前記第１の接続手段と共用されてもよい）とを含むこと
を特徴とする。
理システムにおいて、それぞれのプロセツサは、システ
ム形成に使用されるプロセツサ間インタフエースの接続
を決定する第１の状態とシステム形成完了後に使用され
るプロセツサ間インタフエーズの接続を決定する第２の
状態とを有し、外部からの初期設定信号を受けて主プロ
セツサとなつたときには前記第１の状態が接続状態を示
していると他の全ての副プロセツサに対して初期設定起
動指示信号を送出する動作指示信号送出手段と、前記初
期設定信号に基づいて前記主プロセツサの機能の正常性
を確認する第１の確認手段と、副プロセツサであ、ると
きには前記第１の状態が接続状態を示していると主プロ
セツサの前記動作指示信号送出手段から送出された初期
設定指示信号を受信する初期設定指示信号受信手段と、
この初期設定指示信号受信手段により受信された前記指
示信号に基づいてそれぞれのプロセツサの機能の正常性
を確認する第２の確認手段（前記第１の確認手段と共用
されてもよい）この第２の確認手段の確認結果に基づい
て前記第２の状態を主プロセツサに対する接続状態とす
る第１の接続手段と、前記主プロセツサへの初期設定終
了報告信号を送出する終了報告信号送出手段と、前記主
プロセツサであるときには前記副プロセツサの終了報告
信号送出手段から送出された初期設定終了報告信号を受
信する終了報告信号受信手段と、この終了報告信号手段
で受信された終了報告信号に基づいて前記副プロセツサ
に対する第２の状態を接続状態とする第２の接続手段（
前記第１の接続手段と共用されてもよい）とを含むこと
を特徴とする。
次に本発明について図面を参照して詳細に説明する。
本発明の一実施例を示す第１図において、参照番号１０
１〜１２０はフリツプフロツプ、参照番号２０１〜２３
１は論理回路および参照番号３０１〜３１６は主な信号
線である。
１〜１２０はフリツプフロツプ、参照番号２０１〜２３
１は論理回路および参照番号３０１〜３１６は主な信号
線である。
プロセツサ状態を示す信号線３００，３０１および３０
２はそれぞれオンライン状態、非診断状態およびマルチ
プロセツサ状態のときに論理″Ｆ”となり、回路１によ
り論理積がとられ信号線３０３に出力される。
２はそれぞれオンライン状態、非診断状態およびマルチ
プロセツサ状態のときに論理″Ｆ”となり、回路１によ
り論理積がとられ信号線３０３に出力される。
信号線３０３には初期設定実行中（すなわち、システム
形成中）に使用されるプロセツサ間インタフエースの接
続／切断を決定する状態信号が伝搬され論理“１”のと
き接続状態を示している。信号線３０３はオンライン状
態かつ非診断状態のときに論理″Ｆ”となり信号線３０
５の受信を制御する。信号線３０５には、オペレータ等
によりシステム外部から初期設定起動されたときに論理
“１”となる信号であり、フリツプフロツプ１０１およ
びアンド回路２０１や２０２により前縁微分がとられ、
りセツト制御回路１０を起動し自プロセツサがホストプ
ロセツサであることを表示するフリツプフロツプ１１４
をセツトするとともに、他のプロセツサ（図示せず）へ
の初期設定却動指示信号を送出するための送出回路３を
起動する。送出回路３では、フリツプフロツプ１０９お
よび１１０により２クロツクの初期設定起動指示信号を
作成し、アンド回路２１４により信号線３０３が論理゛
１”のとき信号線３１０を介して作成された前記指示信
号が他のプロセツサ（図示せず）に送出される。この信
号は、他のプロセツサの信号線３０７に供給され、初期
設定起動信号受信回路４で受信される。初期設定起動信
号受信回路４では信号線３０３が論理゛ピ状態のとき該
信号を受信し、フリツプフロツプ１０３およびアンド回
路２０６で前縁微分信号を作成した後、りセツト制御回
路１０を起動するとともに、自プロセッサがホストプロ
セッサでないことを表示するためにホストプロセツサ表
示フリツプフロツプ１１．４をりセツトする。りセツト
制御回路１０では、フリツプフロツプ１０５，１０６お
よび１０７により、３クロツク間連続して論理８１１と
なるりセツト信号を作成する。
形成中）に使用されるプロセツサ間インタフエースの接
続／切断を決定する状態信号が伝搬され論理“１”のと
き接続状態を示している。信号線３０３はオンライン状
態かつ非診断状態のときに論理″Ｆ”となり信号線３０
５の受信を制御する。信号線３０５には、オペレータ等
によりシステム外部から初期設定起動されたときに論理
“１”となる信号であり、フリツプフロツプ１０１およ
びアンド回路２０１や２０２により前縁微分がとられ、
りセツト制御回路１０を起動し自プロセツサがホストプ
ロセツサであることを表示するフリツプフロツプ１１４
をセツトするとともに、他のプロセツサ（図示せず）へ
の初期設定却動指示信号を送出するための送出回路３を
起動する。送出回路３では、フリツプフロツプ１０９お
よび１１０により２クロツクの初期設定起動指示信号を
作成し、アンド回路２１４により信号線３０３が論理゛
１”のとき信号線３１０を介して作成された前記指示信
号が他のプロセツサ（図示せず）に送出される。この信
号は、他のプロセツサの信号線３０７に供給され、初期
設定起動信号受信回路４で受信される。初期設定起動信
号受信回路４では信号線３０３が論理゛ピ状態のとき該
信号を受信し、フリツプフロツプ１０３およびアンド回
路２０６で前縁微分信号を作成した後、りセツト制御回
路１０を起動するとともに、自プロセッサがホストプロ
セッサでないことを表示するためにホストプロセツサ表
示フリツプフロツプ１１．４をりセツトする。りセツト
制御回路１０では、フリツプフロツプ１０５，１０６お
よび１０７により、３クロツク間連続して論理８１１と
なるりセツト信号を作成する。
さらに、フリツプフロツプ１０８により、１クロツクの
遅延をさせた後、アンド回路２０８によりりセツトの終
了、すなわち、機能の正常性の確認のための手段５の起
動をする。上記手段５の実行結果は信号線３１４，３１
５および３１６を介してそれぞれ終了信号、故障未検出
信号および故障検出信号として出力される。前記手段５
から故障検出が報告されると回路２０９および２１１を
介してフリツプフロツプ１１１がセツトされ、正常性確
認失敗を表示する。
遅延をさせた後、アンド回路２０８によりりセツトの終
了、すなわち、機能の正常性の確認のための手段５の起
動をする。上記手段５の実行結果は信号線３１４，３１
５および３１６を介してそれぞれ終了信号、故障未検出
信号および故障検出信号として出力される。前記手段５
から故障検出が報告されると回路２０９および２１１を
介してフリツプフロツプ１１１がセツトされ、正常性確
認失敗を表示する。
自プロセツサがホストプロセッサならば（すなわちフリ
ツプフロツプ１１４が論理゛１゛ならば）アンド回路２
１６および信号線３１２を介し他のプロセツサに対して
ホストプロセツサがダウンした旨を報告する。前記信号
線３１２はホストでないプロセツサの信号線３０６に接
続され、アンド回路２０３，２０４およびフリツプフロ
ツプ１０２を介して前縁微分がとられた後、オア回路２
１１を介してフリツプフロツプ１１１をセツトする。こ
れは、ホストプロセツサの不良が検出されたので、ホス
トでないプロセツサにおける初期設定を中断する等のた
めに使用される。故障未検出が報告されるとホストプロ
セツサでなければ初期設定終了報告送信回路７により、
ホストプロセツサへの終了報告信号が作成され、信号線
３１３を介してホストプロセツサの信号線３０８に伝搬
される。
ツプフロツプ１１４が論理゛１゛ならば）アンド回路２
１６および信号線３１２を介し他のプロセツサに対して
ホストプロセツサがダウンした旨を報告する。前記信号
線３１２はホストでないプロセツサの信号線３０６に接
続され、アンド回路２０３，２０４およびフリツプフロ
ツプ１０２を介して前縁微分がとられた後、オア回路２
１１を介してフリツプフロツプ１１１をセツトする。こ
れは、ホストプロセツサの不良が検出されたので、ホス
トでないプロセツサにおける初期設定を中断する等のた
めに使用される。故障未検出が報告されるとホストプロ
セツサでなければ初期設定終了報告送信回路７により、
ホストプロセツサへの終了報告信号が作成され、信号線
３１３を介してホストプロセツサの信号線３０８に伝搬
される。
初期設定終了報告送信回路７はフリツプフロツプ１１２
および１１３により２クロツク論理゛１゛状態を継続す
る信号とし、アンド回路２１７により信号線３０３の信
号と論理積をとり、作成された初期設定終了報告信号を
信号線３１３に送出する。また、フリツプフロツプ１１
３は、システム構成の形成完了後に使用される通常のプ
ロセツサ間インタフエースの接続／切断制御用プロセツ
サの状態の指定信号発生用フリツプフロツプ１２０のセ
ツト手段６でもあり、オア回路２１９を介して該フリツ
プフロツプ１２０をセツトする。
および１１３により２クロツク論理゛１゛状態を継続す
る信号とし、アンド回路２１７により信号線３０３の信
号と論理積をとり、作成された初期設定終了報告信号を
信号線３１３に送出する。また、フリツプフロツプ１１
３は、システム構成の形成完了後に使用される通常のプ
ロセツサ間インタフエースの接続／切断制御用プロセツ
サの状態の指定信号発生用フリツプフロツプ１２０のセ
ツト手段６でもあり、オア回路２１９を介して該フリツ
プフロツプ１２０をセツトする。
ホストプロセツサにおいて故障未検出が報告されると、
他のプロセツサからの初期設定終了報告待回路１１で初
期設定終了報告を待つ。
他のプロセツサからの初期設定終了報告待回路１１で初
期設定終了報告を待つ。
報告待回路１１では、他プロセツサから信号線３１１お
よび信号線３０９を介して状態信号が与えられる。この
状態信号は初期設定実行中に使用されるプロセツサ間イ
ンタフエースの接続／切断を決定する他のプロセツサの
状態信号である。この信号が論理゛０゛のときは前述の
ようにプロセツサ間インタフエースの切断を指定してい
るのでゲート２２２，２２５および２２７によりフリツ
プフロツプ１１８をセツトする。また上記信号線３０９
が論理゛１゛のときは応答信号持ちの回路を駆動する。
この回路は、ゲート２２３，２２４，２２６およびフリ
ツプフロツプ１１６，１１７並びに０．５秒の発信器２
３２から構成され、まずアンド回路２２３を介してフリ
ツプフロツプ１１６がセツトされ、最初の０．５秒のパ
ルスでアンド回路２２４を介してフリツプフロツプ１１
７がセツトされる。フリツプフロツプ１１６および１１
７ともに後述の終了報告が返るとりセツトされるが、リ
セット以前に（フリツプフロツプ１１７が論理８Ｆ”の
ときに）さらに０．５秒のパルスが論理゛１”となると
ゲート２２６および２２７を介してフリツプフロツプ１
１８をセツトする。このフリツプフロツプ１１８のセツ
トは他のプロセツサが無応答となつた場合を示している
。ホストでないプロセツサから前記信号線３１３および
３０８を介して初期設定終了報告を供給されるとホスト
プロセツサの同終了報告受信回路８で受信する。
よび信号線３０９を介して状態信号が与えられる。この
状態信号は初期設定実行中に使用されるプロセツサ間イ
ンタフエースの接続／切断を決定する他のプロセツサの
状態信号である。この信号が論理゛０゛のときは前述の
ようにプロセツサ間インタフエースの切断を指定してい
るのでゲート２２２，２２５および２２７によりフリツ
プフロツプ１１８をセツトする。また上記信号線３０９
が論理゛１゛のときは応答信号持ちの回路を駆動する。
この回路は、ゲート２２３，２２４，２２６およびフリ
ツプフロツプ１１６，１１７並びに０．５秒の発信器２
３２から構成され、まずアンド回路２２３を介してフリ
ツプフロツプ１１６がセツトされ、最初の０．５秒のパ
ルスでアンド回路２２４を介してフリツプフロツプ１１
７がセツトされる。フリツプフロツプ１１６および１１
７ともに後述の終了報告が返るとりセツトされるが、リ
セット以前に（フリツプフロツプ１１７が論理８Ｆ”の
ときに）さらに０．５秒のパルスが論理゛１”となると
ゲート２２６および２２７を介してフリツプフロツプ１
１８をセツトする。このフリツプフロツプ１１８のセツ
トは他のプロセツサが無応答となつた場合を示している
。ホストでないプロセツサから前記信号線３１３および
３０８を介して初期設定終了報告を供給されるとホスト
プロセツサの同終了報告受信回路８で受信する。
この回路８は信号線３０８と３０３とをアンド回路２２
０に接続し両信号の論理積をとり、接続状態を示す信号
としてフリツプフロツプ１０４およびアンド回路２２１
でその前縁微分をとり、フリツプフロツプ１１５をセツ
トする。オア回路２２８では前記初期設定終了報告待回
路１１のフリツプフロツプ１１８の出力とフリツプフロ
ツプ１１５の出力との論理和がとられ、この論理和結果
でフリツプフ咄ンプ１１９がセツトされる。このフリツ
プフロツプ１１９が論理６１゛となると、前記終了報告
受信回路８および終了報告待回路１１はりセツトされる
。フリツプフロツプ１１９が論理゛１゛のときに、フリ
ツプフロツプ１１５が論理８１゛であると、ホストでな
いプロセツサからの初期設定終了報告信号が受信できた
ことを示し、アンド回路２３０およびオア回路２１９を
介して前記フリツプフロツプ１２０をセツトする。
０に接続し両信号の論理積をとり、接続状態を示す信号
としてフリツプフロツプ１０４およびアンド回路２２１
でその前縁微分をとり、フリツプフロツプ１１５をセツ
トする。オア回路２２８では前記初期設定終了報告待回
路１１のフリツプフロツプ１１８の出力とフリツプフロ
ツプ１１５の出力との論理和がとられ、この論理和結果
でフリツプフ咄ンプ１１９がセツトされる。このフリツ
プフロツプ１１９が論理６１゛となると、前記終了報告
受信回路８および終了報告待回路１１はりセツトされる
。フリツプフロツプ１１９が論理゛１゛のときに、フリ
ツプフロツプ１１５が論理８１゛であると、ホストでな
いプロセツサからの初期設定終了報告信号が受信できた
ことを示し、アンド回路２３０およびオア回路２１９を
介して前記フリツプフロツプ１２０をセツトする。
これらのゲート２３０，２１９，２２９およびフリツプ
フロツプ１１９から構成される回路９がホストプロセツ
サにおけるシステム構成形成後に使用されるプロセツサ
間インタフエースを接線状態とするための回路である。
フリツプフロツプ１２０の出力はアンド回路２１８にお
いて信号線３０３およびフリツプフロツプ１１１の出力
と論理積がとられ、上記のシステム構成形成後のプロセ
ツサ間インタフエースの接続／切断を示す信号を信号線
３０４に出力する。論理″１゛のとき接続状態を示して
いる。信号線３０４は、ゲート１３および１４において
、システム構成形成後のプロセツサ間通信機能回路１２
からの他のプロセツサへの通信要求および他のプロセツ
サからの通信要求とそれぞれ論理積がとられる。
フロツプ１１９から構成される回路９がホストプロセツ
サにおけるシステム構成形成後に使用されるプロセツサ
間インタフエースを接線状態とするための回路である。
フリツプフロツプ１２０の出力はアンド回路２１８にお
いて信号線３０３およびフリツプフロツプ１１１の出力
と論理積がとられ、上記のシステム構成形成後のプロセ
ツサ間インタフエースの接続／切断を示す信号を信号線
３０４に出力する。論理″１゛のとき接続状態を示して
いる。信号線３０４は、ゲート１３および１４において
、システム構成形成後のプロセツサ間通信機能回路１２
からの他のプロセツサへの通信要求および他のプロセツ
サからの通信要求とそれぞれ論理積がとられる。
第２図は第１図のプロセツサ２台４００および５００を
相互に接続した場合の例を示し、何れのプロセツサもホ
ストプロセツサとなりうる構成となつている。
相互に接続した場合の例を示し、何れのプロセツサもホ
ストプロセツサとなりうる構成となつている。
また、３台のプロセツサ以上の多重プロセツサシステム
では、これまで述べてきたプロセツサ間インタフエース
制御機能を、他のプロセツサ数だ 二け持つて同様の制
御を行なうことにより、ホストプロセツサとホストでな
いプロセツサとの間のインタフエースを接続したあと、
通常のプロセツサ間通信により各ホストでないプロセツ
サ間インタフエースを順次接続するようにすれぱよい。
では、これまで述べてきたプロセツサ間インタフエース
制御機能を、他のプロセツサ数だ 二け持つて同様の制
御を行なうことにより、ホストプロセツサとホストでな
いプロセツサとの間のインタフエースを接続したあと、
通常のプロセツサ間通信により各ホストでないプロセツ
サ間インタフエースを順次接続するようにすれぱよい。
本発明にはマルチプロセツサシステム内の各プロセツサ
が実施した予期診断の結果により致命的な障害を有する
プロセツサまたはその他危険なプロセツサを切離して多
重プロセツサシステムを形成することによりシステム信
頼度を向上させることができるという効果がある。
が実施した予期診断の結果により致命的な障害を有する
プロセツサまたはその他危険なプロセツサを切離して多
重プロセツサシステムを形成することによりシステム信
頼度を向上させることができるという効果がある。
第１図は本発明の一実施例を示す図および第２図は第１
図に示すプロセツサを２台相互に接続した多重プロセツ
サシステムを示す図である。
図に示すプロセツサを２台相互に接続した多重プロセツ
サシステムを示す図である。
Claims (1)
- １ 複数のプロセッサを有する情報処理システムにおい
て、それぞれのプロセッサは、システム形成に使用され
るプロセッサ間インタフェースの接続を決定する第１の
状態とシステム形成完了後に使用されるプロセッサ間イ
ンタフェースの接続を決定する第２の状態とを有し、外
部からの初期設定信号を受けて主プロセッサとなつたと
きには前記第１の状態が接続状態を示していると他の全
ての副プロセッサに対して初期設定起動指示信号を送出
する動作指示信号送出手段と、前記初期設定信号に基づ
いて前記主プロセッサの機能の正常性を確認する第１の
確認手段と、副プロセッサであるときには前記第１の状
態が接続状態を示していると主プロセッサの前記動作指
示信号送出手段から送出された初期設定指示信号を受信
する初期設定指示信号受信手段と、この初期設定指示信
号手段により受信された前記指示信号に基づいてそれぞ
れのプロセッサの機能の正常性を確認する第２の確認手
段と、この第２の確認手段の確認結果に基づいて前記第
２の状態を主プロセッサに対する接続状態とする第１の
接続手段と、前記主プロセツサへの初期設定終了報告信
号を送出する終了報告信号送出手段と、前記主プロセッ
サであるときには前記副プロセッサの終了報告信号送出
手段から送出された初期設定終了報告信号を受信する終
了報告信号受信手段と、この終了報告信号受信手段で受
信された初期設定終了報告信号に基づいて前記副プロセ
ッサに対する第２の状態を前記副プロセッサとの設続状
態とする第２の接続手段とを含むことを特徴とする情報
処理システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54007973A JPS594050B2 (ja) | 1979-01-25 | 1979-01-25 | 情報処理システム |
| FR8001507A FR2447577B1 (fr) | 1979-01-25 | 1980-01-24 | Dispositif de traitement de donnees comportant une pluralite de sous-processeurs. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54007973A JPS594050B2 (ja) | 1979-01-25 | 1979-01-25 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5599662A JPS5599662A (en) | 1980-07-29 |
| JPS594050B2 true JPS594050B2 (ja) | 1984-01-27 |
Family
ID=11680395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54007973A Expired JPS594050B2 (ja) | 1979-01-25 | 1979-01-25 | 情報処理システム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS594050B2 (ja) |
| FR (1) | FR2447577B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57139861A (en) * | 1981-02-25 | 1982-08-30 | Nissan Motor Co Ltd | Multicomputer system |
| JPS582047U (ja) * | 1981-06-25 | 1983-01-07 | 日本電気株式会社 | 障害検出機能を有する情報処理装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1434186A (en) * | 1972-04-26 | 1976-05-05 | Gen Electric Co Ltd | Multiprocessor computer systems |
| US3787816A (en) * | 1972-05-12 | 1974-01-22 | Burroughs Corp | Multiprocessing system having means for automatic resource management |
| US3806887A (en) * | 1973-01-02 | 1974-04-23 | Fte Automatic Electric Labor I | Access circuit for central processors of digital communication system |
| US4038648A (en) * | 1974-06-03 | 1977-07-26 | Chesley Gilman D | Self-configurable circuit structure for achieving wafer scale integration |
-
1979
- 1979-01-25 JP JP54007973A patent/JPS594050B2/ja not_active Expired
-
1980
- 1980-01-24 FR FR8001507A patent/FR2447577B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5599662A (en) | 1980-07-29 |
| FR2447577A1 (fr) | 1980-08-22 |
| FR2447577B1 (fr) | 1986-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880165B2 (ja) | ２つのプロセッサからなる自動車のコンピュータシステムを監視する装置 | |
| JP2573508B2 (ja) | ディジタルロジック同期モニター方法および装置 | |
| JPH0310980B2 (ja) | ||
| US5678003A (en) | Method and system for providing a restartable stop in a multiprocessor system | |
| US4306288A (en) | Data processing system with a plurality of processors | |
| JPH01237844A (ja) | データ処理システムの診断方式 | |
| JPH0934809A (ja) | 高信頼化コンピュータシステム | |
| US5128943A (en) | Independent backup mode transfer and mechanism for digital control computers | |
| JPS594050B2 (ja) | 情報処理システム | |
| JPH0693229B2 (ja) | デ−タ処理装置 | |
| JP2956849B2 (ja) | データ処理システム | |
| JPH05313930A (ja) | 高信頼度化情報処理装置 | |
| JPH1153225A (ja) | 障害処理装置 | |
| JPS6113626B2 (ja) | ||
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPH0916426A (ja) | ２ポートコンソールを持つフォールトトレラントコンピュータ | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPS5847745B2 (ja) | 情報処理システム | |
| JP2767820B2 (ja) | 異常監視部の診断装置 | |
| JPS6123247A (ja) | エラ−報告方式 | |
| JP3019409B2 (ja) | マルチプロセッサシステムのマシンチェックテスト方法 | |
| JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
| JPH04305758A (ja) | 情報処理装置 | |
| JP3062098B2 (ja) | 同期運転プロセッサの障害切離し制御システムおよび障害切離し制御方法 |