JPS5847745B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS5847745B2 JPS5847745B2 JP56033920A JP3392081A JPS5847745B2 JP S5847745 B2 JPS5847745 B2 JP S5847745B2 JP 56033920 A JP56033920 A JP 56033920A JP 3392081 A JP3392081 A JP 3392081A JP S5847745 B2 JPS5847745 B2 JP S5847745B2
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- state
- cpub
- cpua
- processing devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は情報処理システム、詳しくは、複数の情報処理
装置よりなるマルチプロセッサに関する。
装置よりなるマルチプロセッサに関する。
情報処理装置の大形化、密結合のマルチプロセツサ等、
情報処理装置のシステム構戒の大規模化に伴い情報処理
装置内で発生する障害がより複雑になってきている。
情報処理装置のシステム構戒の大規模化に伴い情報処理
装置内で発生する障害がより複雑になってきている。
そのため、この障害の解析を行う手段として、論理動作
追跡装置等の装置が情報処理装置に組込１れることは周
知の事実である。
追跡装置等の装置が情報処理装置に組込１れることは周
知の事実である。
特に密結合のマルチプロセッサに於いては、一方の情報
処理装置で障害が発生した場合でも、相手情報処理装置
の動作状態を知ることは、障害解析を行う上で特に重要
である。
処理装置で障害が発生した場合でも、相手情報処理装置
の動作状態を知ることは、障害解析を行う上で特に重要
である。
従来、一方の情報処理装置で障害が発生した場合にその
障害情報を互の情報処理装置間で交換し、複数の情報処
理装置の状態を凍結する方法が考えられている。
障害情報を互の情報処理装置間で交換し、複数の情報処
理装置の状態を凍結する方法が考えられている。
しかし、それだと障害が発生しれ場合に限り複数の処理
装置を同時に停止させることはできるが、それ以外の状
態、例えば起動、割込み、イニシャライズ等の状態を作
ることは出来ない。
装置を同時に停止させることはできるが、それ以外の状
態、例えば起動、割込み、イニシャライズ等の状態を作
ることは出来ない。
本発明はこのような問題を解決するため、複数の情報処
理装置間のインタフェースを通して互いに状態信号を交
換し、相手情報処理装置の状態を自分の情報処理装置に
反映させて、複数の情報処理装置を同じような状態にし
、障害解析の追求手段の一方式を提供するものである。
理装置間のインタフェースを通して互いに状態信号を交
換し、相手情報処理装置の状態を自分の情報処理装置に
反映させて、複数の情報処理装置を同じような状態にし
、障害解析の追求手段の一方式を提供するものである。
次に、本発明の一実施例につき図面を用いて詳細に説明
する。
する。
図は本発明の一実施例であり、２台の情報処理装置ＣＰ
ＵＡ−１ ａ，ＣＰＵＢ−１ ｂを接続した場合を示す
。
ＵＡ−１ ａ，ＣＰＵＢ−１ ｂを接続した場合を示す
。
図において、ＣＰＵＡ−ｌａ側で該ＣＰＵＡ−１ａの状
態変化を検出した時、その検出信号はＣＰＵＡの状態検
出の入力線１３ａ〜１５ｂに乗る。
態変化を検出した時、その検出信号はＣＰＵＡの状態検
出の入力線１３ａ〜１５ｂに乗る。
同様に、ＣＰＵＢ〜１ｂ側で該ＣＰＵＢ−”１ ｂの状
態変化を検出した時、その検出信号はＣＰＵＢの状態検
出の入力線１３ｂ〜１５ｂに乗る。
態変化を検出した時、その検出信号はＣＰＵＢの状態検
出の入力線１３ｂ〜１５ｂに乗る。
これら状態検出の入力線は各ＣＰＵが検出する各々の状
態に対応し、こ＼では、ＣＰＵＡ−１ ａ ，ＣＰＵＢ
−１ ｂが検出する状態は３つのケースがあるとした場
合を示す。
態に対応し、こ＼では、ＣＰＵＡ−１ ａ ，ＣＰＵＢ
−１ ｂが検出する状態は３つのケースがあるとした場
合を示す。
以下、ＣＰＵＡ−１ ａ，ＣＰＵＢ−１ ｂが通常の処
理を続行している状態において、ＣＰＵＡ−ｌａ側で外
部装置からの指令又は自分が装置の異常を検出し、それ
によって自分のＣＰＵＡ−１ａの状態を変化させ、かつ
ＣＰＵＢ−１ｂの状態もＣＰＵＡ−ｉａの状態と同じよ
うに変化させる場合について説明する。
理を続行している状態において、ＣＰＵＡ−ｌａ側で外
部装置からの指令又は自分が装置の異常を検出し、それ
によって自分のＣＰＵＡ−１ａの状態を変化させ、かつ
ＣＰＵＢ−１ｂの状態もＣＰＵＡ−ｉａの状態と同じよ
うに変化させる場合について説明する。
なお、ＣＰＵＢ−１ｂ側で外部装置からの指令又は自分
が異常を検出し、ＣＰＵＡ１ａをＣＰＵＢ〜１ｂと同じ
ような状態にする場合は、以下の説明でＣＰＵＡ−１ａ
とＣＰＵＢ−１ｂを入れ替えればよい。
が異常を検出し、ＣＰＵＡ１ａをＣＰＵＢ〜１ｂと同じ
ような状態にする場合は、以下の説明でＣＰＵＡ−１ａ
とＣＰＵＢ−１ｂを入れ替えればよい。
さて、ＣＰＵＡ−１ａは自分の状態変化を検出し、その
検出信号が入力線１３ａ〜１５ａに現われると、この状
態検出の人力線の１つを自ＣＰＵの状態送出回路１９ａ
に入力すると共に、オアゲ− ｝ １ ６ ａ〜１８ａ
に入力する。
検出信号が入力線１３ａ〜１５ａに現われると、この状
態検出の人力線の１つを自ＣＰＵの状態送出回路１９ａ
に入力すると共に、オアゲ− ｝ １ ６ ａ〜１８ａ
に入力する。
このオアゲート１６ａ〜１８ａはＣ Ｐ Ｕ Ａ １
ａ ｔ Ｃ Ｐ Ｕ Ｂ−１ｂがそれぞれ個別に検出
した情報処理装置の状態の論理和をとるもので、このオ
アゲー｝１６ａ−１８ａのもう一方の入力は、他ＣＰＵ
状態受信回路２１αの出力線２２ａ〜２４ａを接続する
。
ａ ｔ Ｃ Ｐ Ｕ Ｂ−１ｂがそれぞれ個別に検出
した情報処理装置の状態の論理和をとるもので、このオ
アゲー｝１６ａ−１８ａのもう一方の入力は、他ＣＰＵ
状態受信回路２１αの出力線２２ａ〜２４ａを接続する
。
オアゲート１６ａ〜１８ａの出力は、出力線１０、ａ〜
１２ａを通り同期化回路２ａに入力される。
１２ａを通り同期化回路２ａに入力される。
同期化回路２ａは、ＣＰＵＡ−１ ａ，ＣＰＵＢ−ｉｂ
が状態を非同期で検出しても、又、外部装置からの指令
が非同期のものであってもよいよう，に設けられており
、ＣＰＵＡ−１ ａ ，ＣＰＵＢ−１ｂ及び外部装置か
らの指令が同期化されている信号であれば、この信号を
ＣＰＵＡ−１ａの、受け側の時間に合わせることにより
、この同期回路を不要にすることもできる。
が状態を非同期で検出しても、又、外部装置からの指令
が非同期のものであってもよいよう，に設けられており
、ＣＰＵＡ−１ ａ ，ＣＰＵＢ−１ｂ及び外部装置か
らの指令が同期化されている信号であれば、この信号を
ＣＰＵＡ−１ａの、受け側の時間に合わせることにより
、この同期回路を不要にすることもできる。
同期化回路２ａの出力信号３ａ〜５ａはＣＰＵＡ−１ａ
の状態を変化ささせるためのものであシ、こ＼では出力
信号３ａ〜５ａにより、ＣＰＵＡ−１ａの状態が入力線
１３ａ〜１５ａに従って３つの状態（例えば起動、割込
み、イニシャライズ）のいずれかに変化する。
の状態を変化ささせるためのものであシ、こ＼では出力
信号３ａ〜５ａにより、ＣＰＵＡ−１ａの状態が入力線
１３ａ〜１５ａに従って３つの状態（例えば起動、割込
み、イニシャライズ）のいずれかに変化する。
一方、これと並行して、ＣＰＵＡ−１ａの自ＣＰＵ状態
送出回路１９ａよジインタフェース線３２，３３，３４
を介し、ＣＰＵＡ−ｉａの状態検出信号がＣＰＵＢ−１
ｂの他ＣＰＵ状態受信回路２ｌｂで受信される。
送出回路１９ａよジインタフェース線３２，３３，３４
を介し、ＣＰＵＡ−ｉａの状態検出信号がＣＰＵＢ−１
ｂの他ＣＰＵ状態受信回路２ｌｂで受信される。
この他ＣＰＵ状態受信回路２．１ｂは、アンドゲート２
０ｂを通してＣＰＵＢ一ｉｂが具備している動作状態変
化可能ラツチ６ｂ ，７ｂの制御を受け、上記ＣＰＵＡ
−ｌａの？ＣＰＵ状態送出回路１９ａから送られてくる
信号で常に動作することを防止している。
０ｂを通してＣＰＵＢ一ｉｂが具備している動作状態変
化可能ラツチ６ｂ ，７ｂの制御を受け、上記ＣＰＵＡ
−ｌａの？ＣＰＵ状態送出回路１９ａから送られてくる
信号で常に動作することを防止している。
即ち、般のプログラムの処理を続行する必要がある場合
、例えばラツチ６ｂを゛Ｏ・″にセットして釦くことに
より、アンドゲー｝２０ｂでの論理積条件が成立せず、
この場合、他ＣＰＵ状態受信回路２ｌｂは不動作であり
、ＣＰＵＡ−１ａの状態が変化しても、ＣＰＵＢ−１ｂ
は通常の動作を続行する。
、例えばラツチ６ｂを゛Ｏ・″にセットして釦くことに
より、アンドゲー｝２０ｂでの論理積条件が成立せず、
この場合、他ＣＰＵ状態受信回路２ｌｂは不動作であり
、ＣＰＵＡ−１ａの状態が変化しても、ＣＰＵＢ−１ｂ
は通常の動作を続行する。
他ＣＰＵ状態受信回路２ｌｂの出力２２ｂ〜２４ｂはオ
アゲート１６ｂ〜１８ｂを通りＣＰＵＢ−１ｂの同期化
回路２ｂの入力となる。
アゲート１６ｂ〜１８ｂを通りＣＰＵＢ−１ｂの同期化
回路２ｂの入力となる。
同期化回路２ｂは、ＣＰＵＡ−ｌａから送られてくる信
号と該ＣＰＵＢの状態検出入力線１３ｂ〜１５ｂの信号
が非同期であっても、ＣＰＵＢ−１ｂの動作タイングに
同期化するためのものである。
号と該ＣＰＵＢの状態検出入力線１３ｂ〜１５ｂの信号
が非同期であっても、ＣＰＵＢ−１ｂの動作タイングに
同期化するためのものである。
この同期化回路２ｂの出力信号３ｂ〜５ｂがＣＰＵＢ−
１ｂ内の状態制御回路に与えられ、この例では、該ＣＰ
ＵＢ−１ｂの状態がＣＰＵＡ−１ａから送られてきた状
態信号に従って変化せしめられる。
１ｂ内の状態制御回路に与えられ、この例では、該ＣＰ
ＵＢ−１ｂの状態がＣＰＵＡ−１ａから送られてきた状
態信号に従って変化せしめられる。
このように、自装置の状態と他装置からの状態がオアゲ
ート１６ａ 〜１８ａ，！＝−よび１６ｂ〜１８ｂでオ
アされて自装置の現在の状態として状態制御回路に入力
されるので、複数の情報処理装置を同じ状態にすること
ができる。
ート１６ａ 〜１８ａ，！＝−よび１６ｂ〜１８ｂでオ
アされて自装置の現在の状態として状態制御回路に入力
されるので、複数の情報処理装置を同じ状態にすること
ができる。
例えば現在起動された状態にあればイニシャライズ動作
が行なわれるとすれば、ＣＰＵＡ−ｌａの線１３ａが起
動状態になったことを示したとすれば、それはオアゲー
ト１６ａからＣＰＵＡ−１ａ内の状態制御回路に起動状
態になったことが知らされ、ＣＰＵＡ一１ａはイニシャ
ライズ動作を開始する。
が行なわれるとすれば、ＣＰＵＡ−ｌａの線１３ａが起
動状態になったことを示したとすれば、それはオアゲー
ト１６ａからＣＰＵＡ−１ａ内の状態制御回路に起動状
態になったことが知らされ、ＣＰＵＡ一１ａはイニシャ
ライズ動作を開始する。
ＣＰＵＡ−ｌａの起動状態になったことの信号は状態送
出回路１９ａからＣＰＵＢ−１ ｂ（７）受信号回路２
ｌｂにも与えられ、ＣＰＵＢ−１ｂはオアゲート１６ｂ
から起動状態になった．ことがＣＰＵＢ−１ｂの状態制
御回路に知らされ、ＣＰＵＢ−１ｂもイニシャライズ動
作を開始する。
出回路１９ａからＣＰＵＢ−１ ｂ（７）受信号回路２
ｌｂにも与えられ、ＣＰＵＢ−１ｂはオアゲート１６ｂ
から起動状態になった．ことがＣＰＵＢ−１ｂの状態制
御回路に知らされ、ＣＰＵＢ−１ｂもイニシャライズ動
作を開始する。
逆の場合も捷た同様である。
このようにして１つのＣＰＵがある特定の状態になった
とき複数のＣＰＵを直ちに同じ状態にすることができる
。
とき複数のＣＰＵを直ちに同じ状態にすることができる
。
なお、実施例では２台の情報処理装置を結び、旦つ、各
情報処理装置が検出する状態は３の場合を示したが、情
報処理装置が３台以上で、各情報処理装置が検出する状
態は２あるいは４以上の場合にも適用可能であることは
云う１でもない。
情報処理装置が検出する状態は３の場合を示したが、情
報処理装置が３台以上で、各情報処理装置が検出する状
態は２あるいは４以上の場合にも適用可能であることは
云う１でもない。
以上の説明から明らかな如く、本発明によれば、密結合
のマルチプロセッサに於いて、複数の情報処理装置の正
常性の確認を行う場合、物理的に情報処理装置の操作盤
が離れていても、１つの処理装置の操作盤を操作するだ
けで、複数の情報処理装置を同時に操作することができ
、操作性の向上が計れる。
のマルチプロセッサに於いて、複数の情報処理装置の正
常性の確認を行う場合、物理的に情報処理装置の操作盤
が離れていても、１つの処理装置の操作盤を操作するだ
けで、複数の情報処理装置を同時に操作することができ
、操作性の向上が計れる。
又、１つの情報処理がある特定の状態を検出した場合、
複数の情報処理置を直ちに同じ状態にすることにより、
障害が発生した場合に複数の情報処理装置を同時に起動
又は停止させることができ、障害解析のための有効な障
害情報を得ることができる。
複数の情報処理置を直ちに同じ状態にすることにより、
障害が発生した場合に複数の情報処理装置を同時に起動
又は停止させることができ、障害解析のための有効な障
害情報を得ることができる。
図は本発明の一実施例の構戒図である。
１ ａ ， １ ｂ−情報処理装置（ＣＰＵ） 、２ａ
，２ｂ・・・・・伺期化回路、１９ａ，１９ｂ・・・・
・・自ＣＰＵの状態送出回路、２ １ ａ ，２ ｌ
ｂ・・・・・・他ＣＰＵの状態受信回路。
，２ｂ・・・・・伺期化回路、１９ａ，１９ｂ・・・・
・・自ＣＰＵの状態送出回路、２ １ ａ ，２ ｌ
ｂ・・・・・・他ＣＰＵの状態受信回路。
Claims (1)
- １ 複数の情報処理装置（例えば１ａ，１ｂ）を有し、
各情報処理装置間を互いに接続してなる情報処理システ
ムにおいて、各情報処理装置に、自装置内の状態を検出
、作成し、該状態の信号を他の情報処理装置へ転送する
手段（例えば１９ａ，１９ｂ）と、他情報処理装置の上
記転送手段からの状態信号を受信する手段（例えば２１
ａ，２１ｂ）と、自装置内の状態の信号と上記受信手段
からの他装置の状態の信号とを合わせて自装置内を制御
する信号とする手段（例えば１６ａ〜１ ８ａ ，１
６ｂ〜１ ８ｂ） とを具備し、３ １つの情報処理
装置が特定の状態となった場合、その状態を接続されて
いる他の情報処理装置へ送り、他情報処理装置を同様な
状態にすることを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56033920A JPS5847745B2 (ja) | 1981-03-11 | 1981-03-11 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56033920A JPS5847745B2 (ja) | 1981-03-11 | 1981-03-11 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57150058A JPS57150058A (en) | 1982-09-16 |
| JPS5847745B2 true JPS5847745B2 (ja) | 1983-10-24 |
Family
ID=12399949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56033920A Expired JPS5847745B2 (ja) | 1981-03-11 | 1981-03-11 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847745B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6220342U (ja) * | 1985-07-22 | 1987-02-06 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0616617B2 (ja) * | 1987-12-07 | 1994-03-02 | 富士通株式会社 | 初期条件設定方法 |
| JP4025429B2 (ja) | 1998-08-21 | 2007-12-19 | 富士通株式会社 | 接続制御装置及び接続制御方法 |
-
1981
- 1981-03-11 JP JP56033920A patent/JPS5847745B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6220342U (ja) * | 1985-07-22 | 1987-02-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57150058A (en) | 1982-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226152A (en) | Functional lockstep arrangement for redundant processors | |
| JPS5847745B2 (ja) | 情報処理システム | |
| NZ207809A (en) | Controlling interrupt inputs to data processor. dual interrupt input units buffer and check each other | |
| JP3332098B2 (ja) | 二重化プロセッサ装置 | |
| JP3127943B2 (ja) | 分散形制御装置 | |
| JPS5843775B2 (ja) | プロセツサバツクアツプシステム | |
| JPH0916426A (ja) | ２ポートコンソールを持つフォールトトレラントコンピュータ | |
| JP2645021B2 (ja) | バス異常検査システム | |
| JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
| JP2599971B2 (ja) | 通信プロセッサのバス異常検出処理方式 | |
| JPH05233576A (ja) | 二重システム | |
| JPH0625987B2 (ja) | 複合計算機システム | |
| JPH10143393A (ja) | 診断処理装置 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPH04333963A (ja) | 障害処理方式 | |
| JP3019409B2 (ja) | マルチプロセッサシステムのマシンチェックテスト方法 | |
| JPH03222020A (ja) | マルチマイクロプロセッサシステムのリセット方式 | |
| JP3236275B2 (ja) | キーボードおよびマウスのホットプラグ装置 | |
| JPS594050B2 (ja) | 情報処理システム | |
| JPS61275967A (ja) | 並列計算機におけるステ−タス読出し装置 | |
| JPH0652004A (ja) | ペアｃｐｕ装置 | |
| JP2000267874A (ja) | フォールトトレラント計算機システム | |
| JPH01312658A (ja) | 計算機システム | |
| JPH05143379A (ja) | プログラム監視装置 | |
| JPS622335B2 (ja) |