JPS6123247A - エラ−報告方式 - Google Patents

エラ−報告方式

Info

Publication number
JPS6123247A
JPS6123247A JP59143587A JP14358784A JPS6123247A JP S6123247 A JPS6123247 A JP S6123247A JP 59143587 A JP59143587 A JP 59143587A JP 14358784 A JP14358784 A JP 14358784A JP S6123247 A JPS6123247 A JP S6123247A
Authority
JP
Japan
Prior art keywords
processor
microprogram
diagnostic
fault
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59143587A
Other languages
English (en)
Inventor
Hajime Takagi
一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59143587A priority Critical patent/JPS6123247A/ja
Publication of JPS6123247A publication Critical patent/JPS6123247A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、診断プロセッサを含む複数のマイクロブ四グ
ラム制御型サブプロセッサが共通のシステムバスおよび
診断バス【;接続される構成をとるデータ処理装置にお
けるエラー報告方式に関する。
〔従来技術〕
一般に、!イクロプログラム制御型データ処理装置(二
おける障害発生時のエラー報告方式は次のよう(;行な
われる。データ処理装置のエラー検出回路がハードウェ
アエラーを検出すると、データ処理装置のマイクロプロ
グラムシーケンスは、工2−処理ルーテンにトラップし
、ハードウェアエラーの解析、エラー原因のリセット等
を行ない、ンフトウェアプログラム(モニタープログラ
ム)ζ二対シバ−ドウエア°エラーが起ったことの報告
を行なう。報告を受けたソフトウェアプログラム(モニ
タープログラム)は、例えばエラーの原因がI10ボー
ト蓬二あればI10ボートのイニシャライズエ 指令を出すことにより、10命令のりカバリ−をはかり
、また、王記麺装置のエラーで市れば、エラーを発生し
た主記憶装置のエリアを避けて使用するような処理を行
なっている。
しかし、上記のようなりカバリ−処理が可能となるのは
、工2−処理のマイクロプログラムシーケンスが正しく
動作するときであり、マイクロプログラム自身がルーズ
してしまったり、停止してしまうとエラー報告ができず
、障害の発生すら検出できない状態(二なってしまう。
最近のよう(二゛、データ処理装置が複雑じなり、複数
のサブプロセッサからデータ処理装置が構成されるよう
なシステムの場合には、1つのサブプロセッサが障害等
でストールしてしまい障害報告ができなくなると、シス
テムとしての動作(=大きな影響を与える。
そこで、診断プロセッサが導入され、診断バスを介して
各サブプロセッサを接続し、各サブプロセッサの状態を
監視する方式がとられる。この方式ζ;よると、診断グ
セセッサが各サブプロセッサの状態をチェックし、サブ
1pセツサのマイクロプログラムが停止していたり、ル
ープしていたりすることを検出することができる。しか
しこの方式であっても、障害発生プロセッサに対して出
されていた命令が終了しない状態が起こる可能性もあり
、ソフトウェア・プログラム(モニタープログラム)が
その命令の終了を待っているような場合区二はシステム
動作はやはり重大な影響を受けること5二なる。
〔発明の目的〕
本発明の目的は、何等かの障害によりシステム中のサブ
プロセッサがストールした場合C:も、これによりシス
テム全体の動作(二重大な影響を与えることを回避でき
るようなエラー報告方式を提供すること6二ある。
〔発明の構成〕
本発明のエラー報告方式は、診断プロセッサは診断バス
を介し診断バスに接続されている各プロセッサの識別子
とステータスレジスタとを読取ること6二より前記各サ
ブプロセッサの異常状態を検出する検出手段と前記診断
バスを介し前記各サブプロセッサを初期設定させるため
の初期設定手段と前記各サブ1四セツサのマイクロプロ
グラムを起動させるためのマイクルプログラム起動手段
を有し、前記診断プロセッサを除く前記各サブプロセッ
サ内で発生した障害に対するエラー報告を障害を発生し
たサブプロセッサができない状態になったと前記診断プ
ロセッサが前記検出手段を用いて診断したとき前記診断
プロセッサは前記初期設定手段ζ;より障害発生サブプ
ロセッサに対する初期設定を行ない、前記マイク四プロ
グラム起動手段により障害報告マイクルプログラムルー
チンの起動を行ない、障害報告処理の実行を可能とさせ
ることを特徴とする。
〔実施例〕
以下、図面を参照しながら本発明の詳細な説明する。
第1図は本発明のエラー報告を適用したデータ処理装置
の一実施例のブロック図である。
本実施例のデータ処理装置は演算処理装置1(以後、E
PUl )、主記憶装置2(以後、MMU 2)、入出
力制御装置!l−1,3−2C以後、l0P3−1゜l
0P6−2)、診断プロセラt 4 (以後、SVP 
4 )、入出力装置5−1.5−2、・・・、5−N(
以後、DEV5−1.5−2.・・・、5−N)、シス
テムバス100および診断バス200かうなっている。
また、各l0P3は、第2@f二示すようにマイクロプ
ログラム実行側、御部31、システムバス制御部32、
診断バス制御部63、ステータスレジスタ64および1
0セツサ識別子35を有している。さb l=。
5VP4は、第3図(二示すように、マイクロプログラ
ム実行制御部41、システムパス制御部42および診断
バス制御部43を有している。
さて、EPUIは、MMU2内にあるソフトウェア命令
を読出し実行するとともに、命令が入出力命令(以後エ
ル命令)であれば指定されたl0P3に対し、知命令を
発行し、また入出力動作の終了時(;はこのl0P3か
らの終了割込をソフトウェア(モニタープログラム)(
二報告する。これらの処理を含めEPUIはシステム制
御プロセッサの役割も担当している・つぎに、各l0P
3はDEV5−1〜5−Nの中の自己の担当するDEV
5がそのI、6ボートC接続されているサブプロセッサ
で、EPUlからのI、6命令をシステムバス100を
介して受けとるとこの%命令を解析し、指定されたDE
V5に対してlルコマンドを発し、この%命令の実行を
指令する。このDEV5が%コマンドの実行の終了をl
0P3c通知すると、l0P5は終了ステータスを整え
EPU1+二対し%命令終了の報告を行なう・また5V
P4は、他のサブプロセッサと同様にシステムバス10
0を介してEPUl と情報を交換する機能をもち、さ
らに環用の診断バス200を介してEPUl、MMU2
をほじめl0P3の各サブプロセッサの状態をチェック
し、このチェックの結果に応じて後述するような処理を
行なう機能を有している。・ さて、各10P3は、第2図に示すように内部にマイク
ロプログラム実行制御部31を有し、この内部で動作す
るマイクロプログラムルーチンによって動作が制御され
る。正常な状態(二おいてはl0P3はシステムバス1
00およびシステムバス制御部32を介してEPUlと
情報交換を行ない、EPUlからの%命令の実行指示を
受け、またEPUl(二対しI、6命令の終了報告をす
る。もし、l0P3の内部でハードウェアエラーが発生
すると、ハードウェア処理のマイクロプログラムルーチ
ンが起動され、同様Cニジステムバス制御部32を介し
EPUI(:対してエラー報告を行なう。EPUlのソ
フトウェア(モニタープログラム)は、これらの報告に
もとすいて処理のステップを進め、あるいは%ボート(
図示せず)にイニ7ヤライズ指令を出すことによりI、
6命令のりカバリ−をはかる。
このように、l0P3内のマイクロプログラムが正常に
動作しているとき口は終了報告あるいはエラー報告がE
PU1r二向ってなされ、処理ステップが正常(二進み
、また、工2−E二対するりカバy−処理がとられる。
しかし、l0P3内部で走行しているマイクロプログラ
ムルーチンが停止した場合3二は、上述の終了報告ある
いは工2−報告がEPUl に対してできない状態C:
なる。このため従来例においては前述のようにシステム
全体の動作(二重大な影響を与える可能性が生ずる。
本実施例(二おいては、これを以下のようc シて回避
している。各IC)P5は、第2図(二示すよう(:。
ている。このステータスレジスタ34の中の1つの情報
として、マイクロプログラム実行制御部31中で走行し
ているマイクツプログラムが停止したり、あるいは異常
ループにおち入り正常動作ができなくなった場合(二、
これを指示するための4イクログログラムラン異常ビツ
トが含まれている。
また、各l0P3(=はぎらに各サブプロセッサを識別
するための情報が登録されているプロセッサ識別子65
が設けられている。そして、これらプロセッサ識別子3
5の内容およびステータスレジメタ34の内容は、マイ
クロプログラム実行制御部31の動・作とは独立に、診
断バス制御部36および診断バス200を介して5VP
4(二転送できるよう【二楠成されている。
さて、5VP4(二おいては、第3図(:示すよ5(二
、マイクロプログラム実行制御部41において診断用の
マイクログログ2ムルーチンが走行しており、このプロ
グラムは診断バス200を介して診断ノ(ス制御部46
(二人力される前述の各サブプロセッサからの識別子6
5の内容およびステータスレジスタ64の内容をチェッ
クする。そして、前記診断用マイクロプログラムルーチ
ンが、ステータスレジスタ64の内容の中の前記マイク
ログ筒グラムラン異常ビットにより、ある特定のl0P
3がそのプログラムランに異常を起こしているのを識別
すると、前記識別子65の内容により、この特定のl0
P3を識別し、とのl0P3を復旧させるための処理を
次のように行ケう。まず、5VP4は障害発生を識別゛
した特定のl0P3+二対し診断ノくス200をを介し
ハードウェアイーシャ2イズ指令を発行する。ハードウ
ェアイニシャライズ指令を受けた特定のl0P5の診断
バス制御部63はハードウェアイニシャライズ信号を前
記l0P3r二出すと、この10P3は初期設定状態と
なる。即ち、ステータスレジスタ64のマイクロプログ
ラムラン異°常ビットはリセットされ、ストールあるい
は停止していたマイクロプログラムアドレスは初期設定
状態のアドレス(二セットされ、前記l0P3を診断す
るためのマイクロプログラムルーチンがマイクロプログ
ラム実行制御部61で実行されることになる。
5VP4は前記l0P3の診断ルーチンの結果を診断バ
ス200を介しステータスレジスタ34の内容ヲチェッ
クすることにより判定し、診断の結果前記l0P3が動
作可能と判断すると診断バス200を介し診断バス制御
部33c対し、障害報告のだあのマイクロプログラムル
ーチンを起動するための指令を発行する。障害報告のた
めのマイクロプログラムルーチン起動のための指令を受
けた前記l0P3の診断バス制御部63は、マイクロプ
ログラム実行制御部61(二対し障害報告のためのマイ
クロプログラムルーテンを起動すると、前記IOP は
システムバス制御部32およびシステムバス100を介
し、前記l0P3の障害発生なEPU 1に報4告する
。この結果、EPU1ρソフトウェア(モニタープログ
ラム)は障害発生のl0P3を認識することができ、例
えばエル命令を出しているl0P3がこのような障害を
起こしたとき(二は%命令を強制的(二終了させること
によりソフトウェアシーケンスを先に進めることができ
る。
以上のように、本実施例によると、l0P3の中のマイ
クロプログラム2ンに障害が生じてエラー報告ができな
くなった場合でも、5VP4がこれを識別し、障害発生
のl0P3を復旧させるための指告を可能とさせ、シス
テムに重大な障害が発生するのを回避することができる
なお、以上は本発明の一実施例を示したもので、本発明
はこれ(二限定されるものではない。例えば、以上の実
施例Cおいては入出力制御装置(l0P3 )の個数を
2としたが、これ〔二限定される必要はない。また、単
(二人出力制御装置ばかりでなく、システム中のマイク
ロプログラムで動作する任意のサブプロセッサ(二対し
ても、これらサブプロセッサがストールした場合に同様
な方法により、診断プロセッサが障害発生プロセッサを
認識し、障害報告を正しく行なわせることができる。
〔発明の効果〕
以上述べたように、本発明によると、診断プロセッサを
含む複数のマイクロプログラム制御型サブプロセッサが
共通のシステムバスおよび診断ノくスに接続される構成
をとるデータ処理装置において、 診断プロセッサが診断バスを介して各サブプロセッサの
識別子とステータスレジスタの内容を読取り、各サブプ
ロセッサのマイクロブnグラムラン状態をチェックし、
サブプロセッサが障害のためエラー報告ができない状態
であることを識別すると、診断プロセッサは障害発生サ
ブプロセッサ【二対しイニシャライズ指示を行ない、さ
らに障害発生サブプロセッサの障害報告マイクロプログ
ラムルーテンを起動することにより、障害発生をシステ
ム全体の制御を行なっている演算装置のソフトウェア(
モニタープログラム)!:対しエラー報告を行なうこと
が可能となる。
これによりソフトウェア(モニタープログラム)は障害
発生のサブプロセッサを認識することが可能となり、例
えば%命令を出している4サブプロセッサがストールし
たときには、%命令を強制的(=終了させることにより
、ソフトウェアシーケンスを先【二進めることを行なっ
たり、障害発生のサブプロセッサを論理的(二切離し縮
退運転をしたり、あるいは障害発生のサブプロセッサの
回復を図るための処理を行なうことが可能となる。
以上によりく信頼性の高いマイクロ/ログラム制御型デ
ータ処理装置(二おけるエラー報告方式を提供できる0
【図面の簡単な説明】
第1図は本発明のエラー報告方式を適用したデータ処理
装置の一実施例を示すブロック図、第2図は第1図の入
出力制御装置l0P3−1.l0P3−2の構成を示す
図、第3図は第1図の診断プロセッサ5V=P・4の構
成を示す図である。 1・・・演算処理装置(EPU)、 2・・・主記憶装置(MMU)、 3−1.6−2  ・・・入出力制御装置(IOP)、
4・・・診断プロセッサ(SVP)、 5−1〜5−N−,を出力1t(DEV)、31.41
・・・マイクロプログラム実行制御部、32.42・・
・システムバス制御部、3+S、45・・・診断バス制
御部、 64・・・ステータスレジスタ、 65・・・プロセッサ識別子、100・・・システムバ
ス、200・・・診断バス 第  1   図

Claims (1)

  1. 【特許請求の範囲】 診断プロセッサを含む複数のマイクロプログラム制御型
    サブプロセッサが共通のシステムバスおよび診断バスに
    接続される構成をとるデータ処理装置において、 前記診断プロセッサは前記診断バスを介し前記診断バス
    に接続されている前記各プロセッサの識別子とステータ
    スレジスタとを読取ることにより前記各サブプロセッサ
    の異常状態を検出する検出手段と前記診断バスを介し前
    記各サブプロセッサを初期設定させるための初期設定手
    段と前記各サブプロセッサのマイクロプログラムを起動
    させるためのマイクロプログラム起動手段を有し、前記
    診断プロセッサを除く前記各サブプロセッサ内で発生し
    た障害に対するエラー報告を障害を発生したサブプロセ
    ッサができない状態になったと前記診断プロセッサが前
    記検出手段を用いて診断したとき前記診断プロセッサは
    前記初期設定手段により障害発生サブプロセッサに対す
    る初期設定を行ない、前記マイクロプログラム起動手段
    により障害報告マイクロプログラムルーチンの起動を行
    ない、障害報告処理の実行を可能とさせることを特徴と
    するエラー報告方式。
JP59143587A 1984-07-11 1984-07-11 エラ−報告方式 Pending JPS6123247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59143587A JPS6123247A (ja) 1984-07-11 1984-07-11 エラ−報告方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59143587A JPS6123247A (ja) 1984-07-11 1984-07-11 エラ−報告方式

Publications (1)

Publication Number Publication Date
JPS6123247A true JPS6123247A (ja) 1986-01-31

Family

ID=15342200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59143587A Pending JPS6123247A (ja) 1984-07-11 1984-07-11 エラ−報告方式

Country Status (1)

Country Link
JP (1) JPS6123247A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040540A (ja) * 2006-08-01 2008-02-21 Nec Corp エミュレーション装置及びエミュレーション方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040540A (ja) * 2006-08-01 2008-02-21 Nec Corp エミュレーション装置及びエミュレーション方法

Similar Documents

Publication Publication Date Title
JP2552651B2 (ja) 再構成可能なデュアル・プロセッサ・システム
JP2880165B2 (ja) 2つのプロセッサからなる自動車のコンピュータシステムを監視する装置
JPH0792765B2 (ja) 入/出力コントローラ
JP2003015900A (ja) 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法
US6732298B1 (en) Nonmaskable interrupt workaround for a single exception interrupt handler processor
JPS6123247A (ja) エラ−報告方式
JPH08287030A (ja) 多重系計算機システムの自動再起動装置および方法
JPS60195649A (ja) マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式
JPH1115661A (ja) Cpuの自己診断方法
TWI838264B (zh) 電腦系統及其電腦系統除錯資訊處理之方法
JPH0630069B2 (ja) 多重化システム
JPS5911455A (ja) 中央演算処理装置の冗長システム
JP2985188B2 (ja) 二重化計算機システム
JP3019409B2 (ja) マルチプロセッサシステムのマシンチェックテスト方法
JPS6146535A (ja) 擬似エラ−設定制御方式
JPS60140438A (ja) 情報処理系の系切替制御方式
JPS6228841A (ja) 入出力処理装置
JP3055249B2 (ja) プロセッサのデバッグ方式
JPH01310422A (ja) マイクロコンピュータのリセット回路
JPS6238740B2 (ja)
JPS594050B2 (ja) 情報処理システム
JPS584454A (ja) 論理演算回路制御方式
JPH10187355A (ja) ディスク制御システム
JPH076103A (ja) 入出力チャネルの障害処理システム
JPH02122335A (ja) Ras回路の試験方法