JPS59128654A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS59128654A JPS59128654A JP58004763A JP476383A JPS59128654A JP S59128654 A JPS59128654 A JP S59128654A JP 58004763 A JP58004763 A JP 58004763A JP 476383 A JP476383 A JP 476383A JP S59128654 A JPS59128654 A JP S59128654A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- processing unit
- machine error
- operating system
- error processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータ処理システムに関し、特にデータ処理シ
ステムにおいてマシンエラーが検出された時の動作を評
価する方式に関する。
ステムにおいてマシンエラーが検出された時の動作を評
価する方式に関する。
（従来技術）
従来のデータ処理システムの一例においてはスタンドア
ローン形の試験診断プログラムから擬似故障の設定を行
い、これによりノ１−ドウエアのマシンエラー処理機能
を評価していた。すなわち、マシンエラーが発生してい
ない状態でソフトウェアによりマシンエラー割込みが発
生したかのようにみなし、これによりオペレーテインク
システムのマシンエラー処理機能を評価していた。この
ため、ハードウェアとオペレーティングシステムとは個
々に分割して評価していたので、マシンエラーが発生し
た時のハードウェアとオペレーティングシステムとの間
のインターフェース部分の評価が充分ではないと云う欠
点があった。
ローン形の試験診断プログラムから擬似故障の設定を行
い、これによりノ１−ドウエアのマシンエラー処理機能
を評価していた。すなわち、マシンエラーが発生してい
ない状態でソフトウェアによりマシンエラー割込みが発
生したかのようにみなし、これによりオペレーテインク
システムのマシンエラー処理機能を評価していた。この
ため、ハードウェアとオペレーティングシステムとは個
々に分割して評価していたので、マシンエラーが発生し
た時のハードウェアとオペレーティングシステムとの間
のインターフェース部分の評価が充分ではないと云う欠
点があった。
さらに、データ処理システムではオペレーティングシス
テムの下で人手によりハードウェアに擬似故障を設定し
、これによってデータ処理システムのマシンエラー処理
が評価されていた。
テムの下で人手によりハードウェアに擬似故障を設定し
、これによってデータ処理システムのマシンエラー処理
が評価されていた。
しかし、この方法では人手により擬似故障を設定してい
るため、人手によりハードウェアユニットに擬似故障を
設定することが不可能であったり、あるいは擬似故障を
設定するために多大な時間を要すると云う欠点があった
。
るため、人手によりハードウェアユニットに擬似故障を
設定することが不可能であったり、あるいは擬似故障を
設定するために多大な時間を要すると云う欠点があった
。
（発明の目的）
本発明の目的は、オペレーティングシステム制御下のア
プリケーションプログラムかう擬似故障の設定を行うよ
うにソフトウェア構成を採用することにより上記欠点を
解決し、ハードウェアとオペレーティングシステムとを
含めてマシンエラー処理ユニットの評価を行うように構
成したデータ処理システムを提供することにある。
プリケーションプログラムかう擬似故障の設定を行うよ
うにソフトウェア構成を採用することにより上記欠点を
解決し、ハードウェアとオペレーティングシステムとを
含めてマシンエラー処理ユニットの評価を行うように構
成したデータ処理システムを提供することにある。
（発明の構成）
本発明によるデータ処理システムは複数のハードウェア
処理ユニットと、マシンエラー処理ユニットと、擬似故
障設定処理ユニットとを具備して実現したものである。
処理ユニットと、マシンエラー処理ユニットと、擬似故
障設定処理ユニットとを具備して実現したものである。
複数のハードウェア処理ユニットはデータの処理を行う
ためのユニットである。マシンエラー処理ユニットはハ
ードウェア処理ユニットからのエラー信号を受け、所定
のエラー処理を行うためカニニットである。擬似故障設
定処理ユニットは、ソフトウェアの制御のもとてエラー
信号を発生させるためのユニットである。
ためのユニットである。マシンエラー処理ユニットはハ
ードウェア処理ユニットからのエラー信号を受け、所定
のエラー処理を行うためカニニットである。擬似故障設
定処理ユニットは、ソフトウェアの制御のもとてエラー
信号を発生させるためのユニットである。
上記ソフトウェアは複数のハードウェア処理ユニットト
、マシンエラー処理ユニットト、擬似故障設定処理ユニ
ットとを制御するだめのオ３ − ベレーテイングシステムであって、マシンエラー処ツブ
ログラムを含んだものである。また、擬似故障設定プロ
グラムはオペレーティングシステムの制御の下で実行さ
れるアプリケーションプログラムであり、擬似故障設定
処理ユニットを動作させるためのプログラムである。
、マシンエラー処理ユニットト、擬似故障設定処理ユニ
ットとを制御するだめのオ３ − ベレーテイングシステムであって、マシンエラー処ツブ
ログラムを含んだものである。また、擬似故障設定プロ
グラムはオペレーティングシステムの制御の下で実行さ
れるアプリケーションプログラムであり、擬似故障設定
処理ユニットを動作させるためのプログラムである。
オペレーティングシステムの制御の下でアプリケーショ
ンプログラムとして擬似故障設定プログラムを実行させ
ることにより、ハードウェアとオペレーティングシステ
ムとを含めたマシンエラー処理ユニットの動作の評価を
行うことができる。
ンプログラムとして擬似故障設定プログラムを実行させ
ることにより、ハードウェアとオペレーティングシステ
ムとを含めたマシンエラー処理ユニットの動作の評価を
行うことができる。
（実施例）
次に本発明について図面を参照して詳細に説明する。第
１図は本発明を実現するためのハードウェア構成の一実
施例を示すブロック図であり、ハードウェアはソフトウ
ェア命令（図示していない）の実行により所定の処理を
行うためノ複数ツバードウエア処理ユニット１−１〜１
’−ｎ トｓ マシンエラー処理ユニット２．！：、擬
似４− 故障設定処理ユニット３とを具備したものである。第２
図は本発明を実現するためのソフトウェアの一構成例を
示したものであり、オペレーティングシステム１０の内
部にはマシンエラー処理プログラム１１が含まれ、擬似
故障設定プログラム２０はオペレーティングシステム１
０の制御下で実行される。
１図は本発明を実現するためのハードウェア構成の一実
施例を示すブロック図であり、ハードウェアはソフトウ
ェア命令（図示していない）の実行により所定の処理を
行うためノ複数ツバードウエア処理ユニット１−１〜１
’−ｎ トｓ マシンエラー処理ユニット２．！：、擬
似４− 故障設定処理ユニット３とを具備したものである。第２
図は本発明を実現するためのソフトウェアの一構成例を
示したものであり、オペレーティングシステム１０の内
部にはマシンエラー処理プログラム１１が含まれ、擬似
故障設定プログラム２０はオペレーティングシステム１
０の制御下で実行される。
次に図面を参照しながら本実施例の動作について説明す
る。第２図のオペレーティングシステム１０により擬似
故障設定プログラム２０が主記憶装置（図示していない
）にロードされ、擬似故障設定プログラム２０の実行が
開始される。第４図の流れ図に従えば、擬似故障設定プ
ログラム２０は次のようにして実行される。すなわち、
処理ステップ４１により操作卓を介して操作員より第１
番目のハードウェア処理ユニットを受取る。受取った第
１番目のハードウェア処理ユニットに対応して第１図の
ハードウェア処理ユニット１−１に擬似故障が設定され
るように判断ステップ４２により決定し、処理ステッフ
４３−１によりハードウェア処理ユニット１−１に対応
したエラー信号がセットされる。セットされたエラー信
号は、第１図のハードウェア処理ユニット１−１からの
エラー検出信号が第３図の信号線１０２−１とＯＲゲー
） ３００−１とを介して第１のエラーフリップフロッ
プ２００−１ ’）セットするが、これを擬似して信号
ｉＩＪ］ｏ１−１とＯＲ，ゲート３００−１とを介して
第１のエラーフリップフロップ２００−１をセットする
。棺１のエラーフリップ７０ツブ２００−１がセットさ
れると、第１図に示すマシンエラー処理ユニット２は、
ハードウェアの内部状態の凍結と、その保存と、リトラ
イと、故障部分の切離しと、ソフトウェアへのマシンエ
ラーの報告トラ含ムハードウエアに対するエラー処理々
ど、所定のマシンエラー処理を行う。この後で、ソフト
ウェアに対してマシンエラーが報告され、第２図のオペ
レーティングシステムｌＯの内部のマシンエラー処理プ
ログラム１１が起動される。そこで、マシンエラー処湿
プログラム１１ハ、マシンエラー情報のロギングを行い
、マシンエラーが発生したハードウェア処理ユニットに
より実行されていたアプリケーションプログラムの打切
りを含み、オペレーティングシステムにおけるマシンエ
ラー処理を行う。
る。第２図のオペレーティングシステム１０により擬似
故障設定プログラム２０が主記憶装置（図示していない
）にロードされ、擬似故障設定プログラム２０の実行が
開始される。第４図の流れ図に従えば、擬似故障設定プ
ログラム２０は次のようにして実行される。すなわち、
処理ステップ４１により操作卓を介して操作員より第１
番目のハードウェア処理ユニットを受取る。受取った第
１番目のハードウェア処理ユニットに対応して第１図の
ハードウェア処理ユニット１−１に擬似故障が設定され
るように判断ステップ４２により決定し、処理ステッフ
４３−１によりハードウェア処理ユニット１−１に対応
したエラー信号がセットされる。セットされたエラー信
号は、第１図のハードウェア処理ユニット１−１からの
エラー検出信号が第３図の信号線１０２−１とＯＲゲー
） ３００−１とを介して第１のエラーフリップフロッ
プ２００−１ ’）セットするが、これを擬似して信号
ｉＩＪ］ｏ１−１とＯＲ，ゲート３００−１とを介して
第１のエラーフリップフロップ２００−１をセットする
。棺１のエラーフリップ７０ツブ２００−１がセットさ
れると、第１図に示すマシンエラー処理ユニット２は、
ハードウェアの内部状態の凍結と、その保存と、リトラ
イと、故障部分の切離しと、ソフトウェアへのマシンエ
ラーの報告トラ含ムハードウエアに対するエラー処理々
ど、所定のマシンエラー処理を行う。この後で、ソフト
ウェアに対してマシンエラーが報告され、第２図のオペ
レーティングシステムｌＯの内部のマシンエラー処理プ
ログラム１１が起動される。そこで、マシンエラー処湿
プログラム１１ハ、マシンエラー情報のロギングを行い
、マシンエラーが発生したハードウェア処理ユニットに
より実行されていたアプリケーションプログラムの打切
りを含み、オペレーティングシステムにおけるマシンエ
ラー処理を行う。
次に、第２番目のハードウェア処理ユニットに対しても
同様の動作が行われる。この場合にはハードウェア処理
ユニット１−２と、信号線１０１−２ 、１０２−２と
、フリップフロップ２０〇−２と、ＯＲゲー） ３００
−２とを使用する。第３番目以上に対しても同様の動作
が行われる。
同様の動作が行われる。この場合にはハードウェア処理
ユニット１−２と、信号線１０１−２ 、１０２−２と
、フリップフロップ２０〇−２と、ＯＲゲー） ３００
−２とを使用する。第３番目以上に対しても同様の動作
が行われる。
以上説明したように、ハードウェアによるマシンエラー
処理を行うためのマシンエラー処理ユニット２と、オペ
レーティングシステム１０によるマシンエラー処理ユニ
ットに相当するマシンエラー処理プログラム１１とを含
み、データ処理システム全体のマシンエラー処理機能を
総合的に評価することができる。
処理を行うためのマシンエラー処理ユニット２と、オペ
レーティングシステム１０によるマシンエラー処理ユニ
ットに相当するマシンエラー処理プログラム１１とを含
み、データ処理システム全体のマシンエラー処理機能を
総合的に評価することができる。
さらに、一般業務用のアプリケーションプログラムを擬
似故障設定プログラムと同時に実行 ７− させることにより、ノ１−ドウエアおよびオペレーティ
ングシステムの内部に種々の状態が設定可能であり、デ
ータ処理システムにおける実際のマシンエラーと同様な
マシンエラーが発生した時のデータ処理システムのマシ
ンエラー処理ユニットの評価を行うこともできる。
似故障設定プログラムと同時に実行 ７− させることにより、ノ１−ドウエアおよびオペレーティ
ングシステムの内部に種々の状態が設定可能であり、デ
ータ処理システムにおける実際のマシンエラーと同様な
マシンエラーが発生した時のデータ処理システムのマシ
ンエラー処理ユニットの評価を行うこともできる。
（発明の効果）
本発明には以上説明したように、オペレーティングシス
テムの制御下で擬似故障設定プログラムをアプリケーシ
ョンプログラムとして実行させることにより、ハードウ
ェアとオペレーティングシステムとを含めてマシンエラ
ー処理機能の評価を一体化して容易に行うことができる
と云う効果がある。
テムの制御下で擬似故障設定プログラムをアプリケーシ
ョンプログラムとして実行させることにより、ハードウ
ェアとオペレーティングシステムとを含めてマシンエラ
ー処理機能の評価を一体化して容易に行うことができる
と云う効果がある。
第１図は本発明によるデータ処理システムを実現するだ
めのハードウェア構成の一実施例を示すブロック図であ
る。 第２図は本発明を実現するためのソフトウェアの一実施
例を示すフローチャートである。 ８− 第３図は第１図に示した擬似故障設定処理ユニットの要
部を示すブロック図である。 第４図は第２図に示した擬似故障設定プログラムの流れ
図である。 １−１〜１−ｎ・・・ハードウェア処理ユニット２・・
・マシンエラー処理ユニット ３・・・擬似故障設定処理ユニット １０・・・オペレーティングシステム １１・・・マシンエラー処理プログラム２０・・・擬似
故障設定プログラム ４１〜４３．４３−１〜４３−ｎ・・・処理ステップ２
００−１〜２００−ｎ・・・エラーフリップフロップ３
００−１〜３００−ｎ・−ＯＲゲート１０１−１〜１０
１−ｎ 、 １０２−１〜１０２− ｎ −・・信号線
特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 、→
めのハードウェア構成の一実施例を示すブロック図であ
る。 第２図は本発明を実現するためのソフトウェアの一実施
例を示すフローチャートである。 ８− 第３図は第１図に示した擬似故障設定処理ユニットの要
部を示すブロック図である。 第４図は第２図に示した擬似故障設定プログラムの流れ
図である。 １−１〜１−ｎ・・・ハードウェア処理ユニット２・・
・マシンエラー処理ユニット ３・・・擬似故障設定処理ユニット １０・・・オペレーティングシステム １１・・・マシンエラー処理プログラム２０・・・擬似
故障設定プログラム ４１〜４３．４３−１〜４３−ｎ・・・処理ステップ２
００−１〜２００−ｎ・・・エラーフリップフロップ３
００−１〜３００−ｎ・−ＯＲゲート１０１−１〜１０
１−ｎ 、 １０２−１〜１０２− ｎ −・・信号線
特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 、→
Claims (1)
- データの処理を行うための複数のハードウェア処理ユニ
ットと、前記ハードウェア処理ユニットからのエラー信
号を受けて所定のエラー処理を行うためのマシンエラー
処理ユニットと、ソフトウェアの制御のもとで前記エラ
ー信号を発生させるための擬似故障設定処理ユニットと
を具備し、前記ソフトウェアが前記複数のハードウェア
処理ユニットと、前記マシンエラー処理ユニットと、前
記擬似故障設定処理ユニットとを制御するためのオペレ
ーティングシステムであってマシンエラー処理プログラ
ムを含み、前記オペレーティングシステムの制御の下で
実行されるアプリケーションプログラムが前記擬似故障
設定処理ユニットを動作させるための擬似故障設定プロ
グラムであり、前記オペレーティングシステムの制御の
下で前記アプリケーションプログラムとして前記擬似故
障設定プログラムを実行させることにより前記ノ１−ド
ウエアと前記オペレーティングシステムとヲ含めたマシ
ンエラー処理ユニットの動作を総合的に評価することが
できるように構成したことを特徴とするデータ処理シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58004763A JPS59128654A (ja) | 1983-01-14 | 1983-01-14 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58004763A JPS59128654A (ja) | 1983-01-14 | 1983-01-14 | デ−タ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59128654A true JPS59128654A (ja) | 1984-07-24 |
Family
ID=11592911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58004763A Pending JPS59128654A (ja) | 1983-01-14 | 1983-01-14 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59128654A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100942A (ja) * | 1973-12-03 | 1975-08-11 | ||
| JPS51138136A (en) * | 1975-05-26 | 1976-11-29 | Nec Corp | Main memory access controller |
-
1983
- 1983-01-14 JP JP58004763A patent/JPS59128654A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100942A (ja) * | 1973-12-03 | 1975-08-11 | ||
| JPS51138136A (en) * | 1975-05-26 | 1976-11-29 | Nec Corp | Main memory access controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040015846A1 (en) | System, device and method for integrating functioning of autonomous processing modules, and testing apparatus using same | |
| US7856639B2 (en) | Monitoring and controlling applications executing in a computing node | |
| JPS58225453A (ja) | 診断回路の誤り検出方式 | |
| JPS59128654A (ja) | デ−タ処理システム | |
| JPH02294739A (ja) | 障害検出方式 | |
| CA2193466C (en) | Game apparatus and method for debugging game program | |
| JPS6239786B2 (ja) | ||
| JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
| JPS62175848A (ja) | デ−タ処理システムの入出力動作監視方式 | |
| CN115525522A (zh) | 一种异地互备测试的方法、装置及介质 | |
| JPS6161427B2 (ja) | ||
| JPS63247842A (ja) | 試験プログラム評価方式 | |
| JPS6159549A (ja) | ソフトウエア仕様形成方式 | |
| JPH02227742A (ja) | 情報処理システムにおける擬似障害発生方式 | |
| JP2000029738A (ja) | デバッグ監視装置及びデバッグ監視方法 | |
| JPS6017544A (ja) | 擬似故障発生方式 | |
| JPS60165192A (ja) | 記憶装置異常書込み検出方式 | |
| JPS60110045A (ja) | 自動トレ−スダンプ方法 | |
| JPH01140345A (ja) | 論理装置試験方式 | |
| JPH01156837A (ja) | 論理装置試験方式 | |
| JPH0675810A (ja) | 入出力装置に対するアクセス処理関数の検証方法 | |
| JPS5856021A (ja) | タ−ミナル診断方式 | |
| JPH03151730A (ja) | ネットワーク障害診断方式 | |
| JPS62211739A (ja) | デ−タ処理装置の論理試験装置及び方法 | |
| JPS63195725A (ja) | フアイル処理装置 |