JPS62211739A - デ−タ処理装置の論理試験装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デ〜り処理装置の試験に関し、特に。

他のデータ処理装置を用いて行なわれる。論理動作の試
験に関する。

〔従来の技術〕

データ処理装置の論理動作の試験を論理ノミュレーショ
ンモデルを用いてデータ処理装置により行なう方法は、
例えば、「シー・ニーシーエム（（Ｃ，ＡＣＭン」の第
１２巻第１０２〜１１０頁（１９６９年）における論文
「エクスクル−シブシミュレーション　オプ　アクティ
ビティ　インディジタル　ネットワーク（Ｅｘｃｌｕｓ
　ｉｖｅＳｉｍｕｌｏｔｉｏｎ　ｏｆ　Ａｃｔｉｖｉｔ
ｙ　ｉｎ　ｐｉｇｉｔａｌＮｅｔｗｏｒｋ月　に述べら
れておシ、その改良の一つが、特開昭５９−１４８９７
１号公報に記載されている。このような論理シミュレー
ションによれば、全構成論理素子の出力信号値が詳細に
計算されるので、細部の検討には好都合であるが、その
計算には多くの時間がかかる。したがって、試験の対象
が、データ処理装置のように、多数の論理素子を含む複
雑な論理構造を持てば、そのシミュレーションを実行す
るデータ処理装置の計算時間は莫大なものとなる。

他方、被試験論理が実際の部品により装置化されたデー
タ処理装置（本明細書【おいて実機という）を に試験プログラムに実行させて、その結果を解析する方
法は、古くから実用されている。この方法によれば、論
理不良（設計又は作製上の誤り）の有無を発見するまで
の所要時間は、論理シミュレーションによるよシも遥か
に短い。しかし、論理不良の発見後にその不良の位置を
突止めるまでの所要時間は、実機試験では、観測・記録
しうるデータの量が限られているために、論理シミュレ
ーショ／の結果を用いるよりも、ずっと長いのが普通で
ある。

〔発明が解決しようとする問題点〕

前述のように、論理シミュレーションによる試験と実機
による試験は、それぞれの欠点を持ち、個々には不満な
点がある。論理不良の有無の検出と、論理不良検出後に
おける不良個所の特定との双方が、可及的短時間内で果
たせるような試験装置又は方法が要望される。

〔問題点を解決するための手段〕

本発明は、論理不良の検出に有利な実機試験と、論理不
良箇所の特定に有利な論理シミュレーションとを適切に
結合することにより、総合的効率の良い論理試験を可能
にする。その実現のために、本発明による論理試験装置
は、実機の指定された動作点における状態情報を採取す
るための保守用データ処理装置と、論理シミュレーショ
ン装置と、前記保守用データ処理装置が採取した状態情
報を前記論理シミュレーション装置に供給する手段とを
備える。

また、前記の装置を用いた本発明の論理試験方法におい
ては、まず、実機に試験プログラムを実行させ、論理不
良が検出されれば、その試験プログラムを実機に再度実
行させて、以前に論理不良が検出されたステップの少し
前で停止させる。そして、停止時点における実機の内部
状態を表わすデータを前記保守用データ処理装置により
採取し。

それを前記シミュレーション装置に供給する。それから
、この論理シミュレーション装置に、前記の停止点から
論理不良検出点までのステップを模擬させて、その結果
を記録させる。

〔作用〕

実機が最初に試験プログラムを実行した時に、論理不良
が検出された試験命令が特定される。これに要する時間
は、論理シミュレーションによるよシも遥かに短い。次
に、論理不良が検出された命令に先行する命令の一つを
指定して、そこまでの試験プログラムを実機に再び実行
させる。保守用データ処理装置は、この指定された試験
命令の実行後における実機の状態情報を採取する。採取
された状態情報は、論理シミュレーション装置に与えら
れて、当時における実機の内部状態の再現に利用される
。論理シミュレーション装置は、その状態から論理不良
が検出された試験命令を終るまでの被試験論理の動作を
模擬し、その結果を記録する。この論理シミュレーショ
ン結果から１箇所を特定するのに要する時間は、実機試
験によるよシも遥かに短い。したがって、総合所要時間
は、一般に、いずれか一方のみによるよりもずっと短い
。

〔実施例〕

第１図は、本発明による論理試験装置の一実施例を示す
。実機システム１は、実機２と、それに接続されたサー
ビスプロセッサ（ＳｖＰ）３からなる。実機２は、試験
対象である論理構造が実際の部品により装置化された試
験目的のデータ処理装置であり、５ＶＰ３は、後で詳述
するチェックポイント情報を実機２から採取するための
保守用プロセッサで、それ自体は周知である。論理シミ
ュＶ−ショ／ステム４は、通信制御装置（ｃｃｐ）５と
、主プロセツサ（ＣＰＵ）６と、環境情報ファイル７と
、論理回路ファイル８と、結果ファイル９とを含む。５
ＶＰ３により採取されたチェックポイント情報は、通信
回線１０を経て論理シミュレーションシステム４に送ら
れ、ＣｅＦ２からＣＰＵ６を経て、環境情報ファイル７
に格納される。論理回路ファイル８は、実機２上に装置
化されたのと同じ試験対象論理のソフトウェアモデルを
保持する。ＣＰＵ６は、環境ファイル７と論理回路ファ
イル８を用いて論理シミュレーションを行ない、結果を
結果ファイル９に格納し、その後、図示されていない適
当な出力装置（プリンタ、ディスプレイその他）へ送出
する。チェックポイント情報は、通信回線１０を介する
直接転送に代えて、フロッピーディスク、磁気テープな
どを媒介として、論理シミュレーションシステムに供給
すれてもよい。

第２図は、実機２をよシ詳細に示す。実機２は、命令制
御ユニット２１．演算ユニット２２、バッファ記憶ユニ
ット２３、主記憶制御ユニット２４゜主記憶２５、及び
クロック供給ユニット２６を有する。これらのユニット
のそれぞれは、制御情報又は被処理情報のためのいくつ
かのレジスタ及びフリップフロップを有し、それらの内
容は、実機２の動作の進行につれて変化する。特に、命
令制御ユニット２１はＰ　Ｓ　Ｗ　（ｐｒｏｇｒａｍ　
５ｔａｔｕｓ＄ｏｒｄ　）を有し、その内容は、次に実
行すべき命令のアドレスその他の重要な制御情報からな
る。

これらのユニットは、読出バス２７及びその他のパスに
より５ＶＰ３に接続され、これらのバスを介して、５Ｖ
Ｐ３は、必要に応じて実機２の動作に介入し、あるいけ
各ユニットから情報を読出すことができる。このような
操作のために、５ｖＰ３はキーボード３１を備える。

命令制御ユニット２１には、第３図に示されるように、
外部から指定された命令アドレスに到達したことを検出
するための回路が設けられる。キーボード３１上にセッ
トされた命令アドレスは。

５ＶＰ３からパス２８を経て、チェックポイントアドレ
スレジスタ４０にセットされる。命令アドレスレジスタ
４１は、各時点における実行中の命令のアドレスを保持
する。両レジスタ４０，４１の内容は比較器４２により
比較され、一致すれば、一致検出信号２９が発生され、
クロック供給ユニット２６に送られる。クロック供給ユ
ニット２６は、一致検出信号２９を受けると、実行中の
命令が終った時点で諸ユニットへのクロックパルスの送
出を停止し、その結果、実機２の自発的動作は停止する
。これをチェックポイント停止と呼ぶ。

この状態において、５ＶＰ３は、実機２内の諸ユニット
に適当な制御信号を送シ、それらから所要情報を読出す
ことができ、この情報をチェックポイント情報と呼ぶ。

次に、第１図ないし第３図に示された装置を用いた論理
試験の過程を、装置各部の動作と併せて説明する。この
過程のフローチャートが第４図である。まず、実機２に
試験プログラムを与えて、論理不良が検出されるまで走
行させる（第４図４１〜４３）。

試験プログラムには、大別して二つの種類がある。その
一つは、試験用命令列と、入力データと、正しい結果デ
ータのすべてが、予め定められているものであり、以下
、基本ＴＭＰと呼ぶ。他の一つは、試験用命令が実行の
直前に乱数列から生成される型のものであり、以下、乱
数ＴＭＰと呼ぶ。

基本ＴＭＰによれば、予め与えられている正しい実行結
果と実機による実行結果とが各命令について比較され、
不一致が検出されれば論理不良があると判定される。他
方、乱数ＴＭＰによれば、各試験用命令は、論理的に単
純な部分（基本的機能）のみが動作する（例えば、複数
のパイプラインの１本のみが動作する）モードと、論理
的に複雑な部分（複合的機能）も動作する（例えば、全
パイプラインが並行して動作する）モードの双方におい
て実行され、これら二つのモードにおける実行結果（メ
モリ、レジスタ等の内容）に不一致が検出されれば、論
理不良があると判定される。いずれによっても、論理不
良が検出された試験用命令とそのアドレスを知ることが
できる。

論理不良が検出されて実機２が停止すると、オペレータ
は、この不良が検出された命令よシも前に実行された適
当な試験用命令（例えば、不良が検出された命令の直前
の命令）のアドレスを、チェックポイントアドレスとし
て、５ＶＰ３のキーボード３１（第２図）にセットする
。この命令アドレスは、第２図及び第３図に関して前に
述べたようにして、実機２中のチェックポイントアドレ
スレジスタ４０（第３図）にセットされる。それから、
実機２に試験プログラムを再度実行させる（第４図４４
）。例外として、試験用命令列の先頭の命令において論
理不良が検出された場合には、論理シミュレーションシ
ステム４に試験用命令列を最初から実行させればよい。

実機２による試験プログラムの再実行が進み、チェック
ポイントとして指定されたアドレスの命令が実行される
と、前述のようにして、チェックポイント停止が生じる
（４５）。そこで、５ＶＰ３が起動され、５ＶＰ３は、
周知のスキャンオペレーション（データ処理装置の各部
を走査して、内部状態の読出し又は設定を行なうオペレ
ーション）を用いて、実機２内のメモリ及びレジスタ・
フリップフロップ群の内容、すなわちチェックポイント
情報を、バス２７を経て採取する（４６）。

採取されたチェックポイント情報は、論理シミュレーシ
ョンシステム４に送られて（４７）、環境情報ファイル
７に格納される（４８）。

第５図は、チェックポイント情報の５ＶＰ３による採取
と、それの環境情報ファイル７への格納を、模式的に示
す。実機２中の主記憶２５、バラＳ ファ記憶２３、及び盆ミＷとその他のレジスタ・フリッ
プフロップ群の内容は、パス２７を経て読出され、５Ｖ
Ｐ３の制御回路３２の制御の下に、プロツピーディスク
３３に一時的に蓄積され、次いで、通信回線１０とＣＯ
Ｆ２を経てＣＰＵ６に送られる。ＣＰＵ６ば、受取った
チェックポイント情報を論理シミュレーション用の形式
に変換して、環境情報ファイル７に格納する。

そこで、論理シミュレーションシステム４は、環境情報
ファイル７と論理回路ファイル８の内容を用いて、チェ
ックポイント停止時における状態から論理不良が検出さ
れた命令まで試験用命令列を実行し、その結果を結果フ
ァイル９に格納する（４９）。詳述すれば、論理シミュ
レーションプログラムの前処理ルーチンは、環境情報フ
ァイル７と論理回路ファイル８の内容から、シミュレー
ションの実行に際して参照・記入・更新される状態テー
ブルを準備し、論理モデルのＰｓｗにチェックポイント
情報中のＰＳＷ値をセットして、論理シミュレーション
ルーチンに制御を渡す。論理シミュレーションルーチン
ハ、セットされたＰＳＷにより示された命令アドレスの
命令から、試験用命令列の実行のシミュレーションを開
始する。前述のように、ｐｓｗは、次に実行される命令
のアドレスを常に保持している。

設計者は、論理シミュレーションの結果（結果ファイル
９からの出力）を解析して、間違っていた箇所を探し出
しく５０）、設計を修正して、それに従って実機２を改
造する（５１）。

第６図は、実機試験と、論理シミュレーション試験と、
本発明による試験の、通常の所要時間の対比を示す。図
において、横線が引かれた部分は、実機が試験プログラ
ムを実行している期間を示し、斜線が引かれた部分は、
コンピュータ出力を解析して不良箇所を突止めるのに要
する期間を示し、白地部分は、論理シミュレーションが
行なわれている期間を表わす。また、朱印は論理不良が
検出された時点を示し、Ｃ印はチェックポイントを示す
。実機試験のグラフ（ａ）と論理シミュＶ−ジョン試験
のグラフ（ｂ）は、大幅に短縮して示されていることに
留意すべきである。本発明（Ｃ）が必要とする時間は、
論理不良検出までの実機走行時間と、チェックポイント
までの実機走行（再実行）時間と、チェックポイントか
ら論理不良検出点までの論理シミュレーション時間ト、
論理シミュレーション結果を用いて不良箇所を特定する
のに要する時間の和であり、これは、一般に、実機試験
のみ又は論理シミュレーションのみによる時間よりも、
遥かに短い。

〔発明の効果〕

以上に詳述したように１本発明によれば、実機試験と論
理シミュレーションがそれぞれの利点を活かすように組
合わされ、その結果、総合試験時間が著しく短縮される
。

【図面の簡単な説明】

第１図は本発明による論理試験装置の一実施例のブロッ
クダイヤグラム、第２図は第１図における実機のブロッ
クダイヤグラム、第３″図は第２図における命令制御回
路の一部のブロックダイヤグラム、第４図は本発明によ
る論理試験方法の一実施例のフローチャート、第５図は
チェックポイント情報採取操作の模式図、第６図は本発
明と従来の方法が必要とする時間を対比するグラフであ
る。 ２・・・実機、３・・・サービスプロセッサ、４・・・
論理シミユレーシヨンシステム、６・・・ＣＰＵ、７川
！境情報フアイル、８・・・論理回路ファイル、９・・
・結果ファイル、４１〜４３・・・実機による試験プロ
グラムの最初の実行、４４．４５・・・実機によるプロ
グラムの再実行、４６〜４８・・・チェックポイント情
報の採取と格納、４９・・・論理シミュレーション。

Claims (1)

1. 【特許請求の範囲】 １、データ処理装置の被試験論理を実際の部品により装
   置化した実機に接続されてその指定された動作点におけ
   る内部状態を表わす状態情報を採取するための保守用デ
   ータ処理装置と、前記被試験論理の論理動作を模擬する
   プログラムが装備されたデータ処理装置を含む論理シミ
   ユレーシヨン装置と、前記保守用データ処理装置により
   採取された前記状態情報を前記論理シミユレーシヨン装
   置に供給する手段とを備える、論理試験装置。 ２、データ処理装置の被試験論理を実際の部品により装
   置化した実機に接続されてその指定された動作点におけ
   る内部状態を表わす状態情報を採取するための保守用デ
   ータ処理装置と、前記被試験論理の論理動作を模擬する
   プログラムが装備されたデータ処理装置を含む論理シミ
   ユレーシヨン装置と、前記保守用データ処理装置により
   採取された前記状態情報を前記論理シミユレーシヨン装
   置に供給する手段とを備える論理試験装置を用いて、前
   記保守用データ処理装置に実機を接続しそれに試験プロ
   グラムを実行させて論理不良が検出された動作点を決定
   するステップと、論理不良が検出された前記動作点以前
   の所定動作点まで前記試験プログラムを前記実機に再度
   実行させるステップと、前記所定動作点における前記実
   機の状態情報を前記保守用データ処理装置に採取させる
   ステップと、採取を された前記状態情報前記論理シミユレーシヨン装置に供
   給するステップと、供給された前記状態情報に基づいて
   前記所定動作点以降論理不良が検出された前記動作点ま
   での前記被試験論理の論理動作を前記論理シミユレーシ
   ヨン装置に模擬させてその結果を記録させるステップと
   を有する、論理試験方法。