JPH01180645A - 保守診断機構の自動検証方式 - Google Patents
保守診断機構の自動検証方式Info
- Publication number
- JPH01180645A JPH01180645A JP63005366A JP536688A JPH01180645A JP H01180645 A JPH01180645 A JP H01180645A JP 63005366 A JP63005366 A JP 63005366A JP 536688 A JP536688 A JP 536688A JP H01180645 A JPH01180645 A JP H01180645A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- failure
- analysis
- pseudo
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 title claims abstract description 48
- 238000012795 verification Methods 0.000 title claims description 17
- 238000012423 maintenance Methods 0.000 title claims description 13
- 238000004458 analytical method Methods 0.000 claims abstract description 48
- 238000012545 processing Methods 0.000 claims abstract description 47
- 238000000556 factor analysis Methods 0.000 claims abstract description 25
- 238000011084 recovery Methods 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 25
- 238000003745 diagnosis Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000007726 management method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 241000282693 Cercopithecidae Species 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、保守診断プロセッサに内蔵される障害要因解
析処理機構等の自動検証方式に係り、特に超大形計算機
等における大規模な障害検出機構に対する該障害要因解
析処理機構の評価を行うのに好適な自動検証方式に関す
る。
析処理機構等の自動検証方式に係り、特に超大形計算機
等における大規模な障害検出機構に対する該障害要因解
析処理機構の評価を行うのに好適な自動検証方式に関す
る。
従来、ホスト計算機とその保守診断プロセッサとを具備
する計算機システムにおいて、障害検出機構及び障害要
因解析処理機構の試験を行う場合、保守診断プロセッサ
の機能を用いて、マニュアルでホスト計算機にエラーデ
ータのスキャンインを行って障害を発生させ、障害発生
時、障害要因解析処理機構により解析された障害データ
を保守診断プロセッサのフレーム操作により抽出、目視
により検証を行っていた。なお、障害発生方式として関
連するものには、例えば特開昭６０−７４０４９号公報
等が挙げられる。
する計算機システムにおいて、障害検出機構及び障害要
因解析処理機構の試験を行う場合、保守診断プロセッサ
の機能を用いて、マニュアルでホスト計算機にエラーデ
ータのスキャンインを行って障害を発生させ、障害発生
時、障害要因解析処理機構により解析された障害データ
を保守診断プロセッサのフレーム操作により抽出、目視
により検証を行っていた。なお、障害発生方式として関
連するものには、例えば特開昭６０−７４０４９号公報
等が挙げられる。
上記従来技術では、マニュアルで、固定タイミングによ
る障害を発生させているため、限られた障害検出機構に
対する試験しか行えなかった。又。
る障害を発生させているため、限られた障害検出機構に
対する試験しか行えなかった。又。
障害が発生した際の障害要因解析データを、解析データ
が格納されている蓄積ファイルの中から検索し、目視に
よる検証を行っているため、試験精度の向上及び効率の
向上を計ることができなかった。特に大規模な障害要因
解析処理機構を有する大形計算機の場合は、その障害検
出機構及び障害要因解析処理機構を全てに渡り試験する
ことができなかった。
が格納されている蓄積ファイルの中から検索し、目視に
よる検証を行っているため、試験精度の向上及び効率の
向上を計ることができなかった。特に大規模な障害要因
解析処理機構を有する大形計算機の場合は、その障害検
出機構及び障害要因解析処理機構を全てに渡り試験する
ことができなかった。
本発明の目的は、か＼る従来技術の問題点を解決し１人
手を介さず計算機システムの障害検出機構及び障害要因
解析機構の試験を実現するための自動検証方式を提供す
ることにある。
手を介さず計算機システムの障害検出機構及び障害要因
解析機構の試験を実現するための自動検証方式を提供す
ることにある。
本発明は、ホスト計算機とホスト計算機の保守診断を行
う保守診断プロセッサとからなり、ホスト計算機は障害
検出機構を具備し、保守診断プロセッサは障害要因解析
処理機構及び障害要因解析データ１ａ積フアイルを具備
する計算機システムにおいて、上記ホスト計算機に擬似
マシンチェックを発生させるためのエラーデータをスキ
ャンインし１ｗｉ似障害発生メモリアドレスを制御する
擬似障害発生制御部、擬似障害発生時の障害回復処理を
行う障害回復処理部、上記障害要因解析処理機構の解析
結果を上記障害要因解析データ蓄積ファイルより検索、
抽出する解析結果検出部、解析結果と期待値の比較検証
等を行う解析結果検証部を有し、乱数テストプログラム
とのマルチランにより擬似障害を発生させ、該当障害に
関する解、析データの評価をすることで障害検出機構及
び障害要因解析機構の自動検証を行うことを特徴とする
ものである。
う保守診断プロセッサとからなり、ホスト計算機は障害
検出機構を具備し、保守診断プロセッサは障害要因解析
処理機構及び障害要因解析データ１ａ積フアイルを具備
する計算機システムにおいて、上記ホスト計算機に擬似
マシンチェックを発生させるためのエラーデータをスキ
ャンインし１ｗｉ似障害発生メモリアドレスを制御する
擬似障害発生制御部、擬似障害発生時の障害回復処理を
行う障害回復処理部、上記障害要因解析処理機構の解析
結果を上記障害要因解析データ蓄積ファイルより検索、
抽出する解析結果検出部、解析結果と期待値の比較検証
等を行う解析結果検証部を有し、乱数テストプログラム
とのマルチランにより擬似障害を発生させ、該当障害に
関する解、析データの評価をすることで障害検出機構及
び障害要因解析機構の自動検証を行うことを特徴とする
ものである。
解析結果検出部では、障害発生前と発生後に障害要因解
析データ蓄積ファイルの管理テーブルを読出し、その差
異から該当解析データの格納位置を検索し、該当解析デ
ータのみをファイルから読出す。これにより、不用な検
索処理を無くして効率の向上を計り、また、この動作を
ソフトウェアで機械的に実現することで試験精度の向上
を計っている。
析データ蓄積ファイルの管理テーブルを読出し、その差
異から該当解析データの格納位置を検索し、該当解析デ
ータのみをファイルから読出す。これにより、不用な検
索処理を無くして効率の向上を計り、また、この動作を
ソフトウェアで機械的に実現することで試験精度の向上
を計っている。
又、エラーデータをスキャンイン後、乱数により多様な
命令列を発生させ、それを実行する乱数テストプログラ
ムとのマルチランにより障害を発生させる方式を採用す
ることで、複雑なタイミングで障害を発生させることを
実現し、広範囲な障害検出機構の動作及び障害要因解析
処理機構の検証を実現できる。
命令列を発生させ、それを実行する乱数テストプログラ
ムとのマルチランにより障害を発生させる方式を採用す
ることで、複雑なタイミングで障害を発生させることを
実現し、広範囲な障害検出機構の動作及び障害要因解析
処理機構の検証を実現できる。
以下１本発明の一実施例について図面により詳細に説明
する。
する。
第１図は本発明が適用される計算機システムのブロック
図を示す、第１図において、１はホスト計算機、２は主
記憶装置、３は該ホスト計算機１の保守診断を行う保守
診断プロセッサ（以下、サービス・プロセッサと称す）
、４はサービス・プロセッサ３に内蔵されている障害要
因解析データＭｕファイル（管理テーブル）としてのハ
ードディスク装置である。ホスト計算機１は障害検出機
構１１を具備し、サービス・プロセッサ３は障害要因解
析処理機構３１を具備している。これらは従来と同様で
あるが、本発明ではこの他に、ホスト計算機１には、擬
似障害発生時、障害回復処理を行う障害回復処理部１２
を設け、主記憶装置２上には乱数テストプログラム２１
を用意し、サービス・プロセッサ３には、ホスト計算機
１に擬似マシンチェックを発生させるためのエラーデー
タをスキャンインし、擬似障害発生メモらアドレスを制
御する擬似障害発生制御部３２．障害要因解析処理機構
３１の解析結果を内蔵ハードディスク装置４の障害要因
解析デ°−タ蓄積フアイルより検索、抽出する解析結果
検出部３３及び解析結果と期待値の比較検証等を行う解
析結果検証部３４を設ける。
図を示す、第１図において、１はホスト計算機、２は主
記憶装置、３は該ホスト計算機１の保守診断を行う保守
診断プロセッサ（以下、サービス・プロセッサと称す）
、４はサービス・プロセッサ３に内蔵されている障害要
因解析データＭｕファイル（管理テーブル）としてのハ
ードディスク装置である。ホスト計算機１は障害検出機
構１１を具備し、サービス・プロセッサ３は障害要因解
析処理機構３１を具備している。これらは従来と同様で
あるが、本発明ではこの他に、ホスト計算機１には、擬
似障害発生時、障害回復処理を行う障害回復処理部１２
を設け、主記憶装置２上には乱数テストプログラム２１
を用意し、サービス・プロセッサ３には、ホスト計算機
１に擬似マシンチェックを発生させるためのエラーデー
タをスキャンインし、擬似障害発生メモらアドレスを制
御する擬似障害発生制御部３２．障害要因解析処理機構
３１の解析結果を内蔵ハードディスク装置４の障害要因
解析デ°−タ蓄積フアイルより検索、抽出する解析結果
検出部３３及び解析結果と期待値の比較検証等を行う解
析結果検証部３４を設ける。
第２図は擬似障害発生制御部３２の処理フロー。
第３図は解析結果検出部３３の処理フロー、第４図は障
害回復処理部１２の処理フロー、第５図は解析結果検証
部３４の処理フロー、第６図はハードウェアのワンショ
ットスキャンイン動作のフローであり、第７図は各部と
乱数テストプログ・ラム２１とのインタフェースを示す
図である。
害回復処理部１２の処理フロー、第５図は解析結果検証
部３４の処理フロー、第６図はハードウェアのワンショ
ットスキャンイン動作のフローであり、第７図は各部と
乱数テストプログ・ラム２１とのインタフェースを示す
図である。
初めに、障害発生時のシステム動作を説明する。
ホスト計算機１は、障害検出機構１１により障害を検出
すると、マシンチェック割込みでこれをサービス・プロ
セッサ３に報告する。報告を受けたサービス・プロセッ
サ３はマシンチェックハンドラーに起動をかけ障害情報
の収集を行い、結果を内蔵ハードディスク装置４の障害
情報ファイルに書込んだ後、ホスト計算機１に終了報告
をする。
すると、マシンチェック割込みでこれをサービス・プロ
セッサ３に報告する。報告を受けたサービス・プロセッ
サ３はマシンチェックハンドラーに起動をかけ障害情報
の収集を行い、結果を内蔵ハードディスク装置４の障害
情報ファイルに書込んだ後、ホスト計算機１に終了報告
をする。
その後、サービス・プロセッサ３は障害要因解析処理機
構３１に起動をかけ、ハードディスク装置４の障害情報
ファイル内情報から障害要因の解析を行い、結果を同内
蔵ハードディスク装置４の障害要因解析データ蓄積ファ
イルに書込み、障害に関する処理を終了する。
構３１に起動をかけ、ハードディスク装置４の障害情報
ファイル内情報から障害要因の解析を行い、結果を同内
蔵ハードディスク装置４の障害要因解析データ蓄積ファ
イルに書込み、障害に関する処理を終了する。
次に、障害検出機構１１及び障害要因解析処理機構３１
の検証動作を説明する。
の検証動作を説明する。
サービス・プロセッサ３の擬似障害発生制御部３２は、
第２図に示すように、乱数テストプログラム２１に起動
かけて（ステップ２０１）、乱数テストプログラム２１
が障害を発生させることが可能な範囲を乱数テストプロ
グラム２１のメモリへのローディングアドレスに応じて
指定しくステップ２０２）、ホスト計算機１に擬似マシ
ンチェックを発生させためのエラーデータをワンショッ
トスキャンインにしだ後（ステップ２０３）、−定間隔
毎に制御を乱数テストプログラム２１に移し、障害監視
を行う（ステップ２０４，２０５）。
第２図に示すように、乱数テストプログラム２１に起動
かけて（ステップ２０１）、乱数テストプログラム２１
が障害を発生させることが可能な範囲を乱数テストプロ
グラム２１のメモリへのローディングアドレスに応じて
指定しくステップ２０２）、ホスト計算機１に擬似マシ
ンチェックを発生させためのエラーデータをワンショッ
トスキャンインにしだ後（ステップ２０３）、−定間隔
毎に制御を乱数テストプログラム２１に移し、障害監視
を行う（ステップ２０４，２０５）。
乱数テストプログラム２１は、対象ホスト計算機１上で
実行可能な命令を、乱数的に任意選択し、オペランドデ
ータを設定しながら複数個の命令で構成される命令列を
作成し実行するという動作を繰返す。
実行可能な命令を、乱数的に任意選択し、オペランドデ
ータを設定しながら複数個の命令で構成される命令列を
作成し実行するという動作を繰返す。
第６図はワンショットスキャンイン動作のフローであり
、乱数テストプログラム２１が命令実行中にハードウェ
アがエラーデータスキャンインのトリガとしている制御
用メモリ（ＣＳ）のアドレスをアクセスすると（ステッ
プ６０１）、対象ハードレジスタに障害が埋込まれる（
ステップ６０２）、この結果、乱数テストプログラム２
１が後続の命令を実行中に、該当ハードレジスタをアク
セスし障害を発生させる。なお、第７図において、［申
」印のＭＶＣ命令がエラーデータスキャンインのトリガ
命令を示している。
、乱数テストプログラム２１が命令実行中にハードウェ
アがエラーデータスキャンインのトリガとしている制御
用メモリ（ＣＳ）のアドレスをアクセスすると（ステッ
プ６０１）、対象ハードレジスタに障害が埋込まれる（
ステップ６０２）、この結果、乱数テストプログラム２
１が後続の命令を実行中に、該当ハードレジスタをアク
セスし障害を発生させる。なお、第７図において、［申
」印のＭＶＣ命令がエラーデータスキャンインのトリガ
命令を示している。
障害が発生し、障害検出機構１１により該障害が検出さ
れると、−担制御が障害回復処理部１２に移る。障害回
復処理部１２では、第４図で示すように、エラーリセッ
トを行った後（ステップ４０１）、上記乱数テストプロ
グラム２１の制御情報をリセットして制御を乱数テスト
プログラム２１に渡す（ステップ４０２）。
れると、−担制御が障害回復処理部１２に移る。障害回
復処理部１２では、第４図で示すように、エラーリセッ
トを行った後（ステップ４０１）、上記乱数テストプロ
グラム２１の制御情報をリセットして制御を乱数テスト
プログラム２１に渡す（ステップ４０２）。
一方、障害が検出されると、ホスト計算機１はこれをサ
ービス・プロセッサ３に報告し、これを受けて、サービ
ス・プロセッサ３はマシンチェックハンドラーに起動を
かけ障害情報の収集を行い。
ービス・プロセッサ３に報告し、これを受けて、サービ
ス・プロセッサ３はマシンチェックハンドラーに起動を
かけ障害情報の収集を行い。
結果を内蔵ハードディスク装置４の障害情報ファイル（
管理テーブル）に書込む。その後、障害要因解析処理機
構３１に起動をかけ、該処理機構３１は障害情報ファイ
ル内情報から障害要因の解析を行い、結果を同じく内蔵
ハードディスク装置４の管理テーブルに書込む。
管理テーブル）に書込む。その後、障害要因解析処理機
構３１に起動をかけ、該処理機構３１は障害情報ファイ
ル内情報から障害要因の解析を行い、結果を同じく内蔵
ハードディスク装置４の管理テーブルに書込む。
解析結果検出部３３では、第３図に示すように、障害発
生前は管理テーブルデータを読出し格納する処理を繰返
している（ステップ３０１）、障害発生後は、障害発生
前後の管理テーブルデータを比較しくステップ３０２）
、障害データが収集されていると（ステップ３０３）、
その差異から該当解析データの格納位置を検索し、該当
障害解析データを読出し、制御を解析結果検証部３４に
移す。解析結果検証部３４では、第５図で示すように、
上記障害が発生していると（ステップ５０１）、上記読
出された障害解析データと期待値とを比較しくステップ
５０２）、不一致の場合は必要なメツセージを出力後、
処理を終了とする。
生前は管理テーブルデータを読出し格納する処理を繰返
している（ステップ３０１）、障害発生後は、障害発生
前後の管理テーブルデータを比較しくステップ３０２）
、障害データが収集されていると（ステップ３０３）、
その差異から該当解析データの格納位置を検索し、該当
障害解析データを読出し、制御を解析結果検証部３４に
移す。解析結果検証部３４では、第５図で示すように、
上記障害が発生していると（ステップ５０１）、上記読
出された障害解析データと期待値とを比較しくステップ
５０２）、不一致の場合は必要なメツセージを出力後、
処理を終了とする。
以上の説明から明らかなように１本発明によれば、障害
要因解析処理機構の解析結果の障害要因解析データを効
率良く正確に検出し、又、乱数テストプログラムとのマ
ルチランにより広範囲な障害検出機構の動作を可能にし
たことにより、計算機システムの障害検出機構及び障害
要因解析処理機構の自動検証を全ての処理シーケンスに
渡って効率良く行うことが可能になる。
要因解析処理機構の解析結果の障害要因解析データを効
率良く正確に検出し、又、乱数テストプログラムとのマ
ルチランにより広範囲な障害検出機構の動作を可能にし
たことにより、計算機システムの障害検出機構及び障害
要因解析処理機構の自動検証を全ての処理シーケンスに
渡って効率良く行うことが可能になる。
第１図は本発明が対象とする計算機システムの一実施例
のブロック図、第２図は擬似障害発生制御部の処理フロ
ー図、第３図は解析結果検出部の処理フロー図、第４図
は障害回復処理部の処理フロー図、第５図は解析結果検
証部の処理フロー図、第６図はハードウェアのワンショ
ットスキャンイン動作を示す図、第７図は各処理部と乱
数テストプログラムのインタフェースを示す図である。 １・・・中央処理装置、 ２・・・主記憶装置。 ３・・・内蔵ハードディスク装置、 １１・・・障害検出機構、 １２・・・障害回復処理
部。 ２１・・・乱数テストプログラム。 ３１・・・障害要因解析処理機構、 ３２・・・擬似障害発生制御部、 ３３・・・解析結果検出部、 ３４・・・検析結果検証部。
のブロック図、第２図は擬似障害発生制御部の処理フロ
ー図、第３図は解析結果検出部の処理フロー図、第４図
は障害回復処理部の処理フロー図、第５図は解析結果検
証部の処理フロー図、第６図はハードウェアのワンショ
ットスキャンイン動作を示す図、第７図は各処理部と乱
数テストプログラムのインタフェースを示す図である。 １・・・中央処理装置、 ２・・・主記憶装置。 ３・・・内蔵ハードディスク装置、 １１・・・障害検出機構、 １２・・・障害回復処理
部。 ２１・・・乱数テストプログラム。 ３１・・・障害要因解析処理機構、 ３２・・・擬似障害発生制御部、 ３３・・・解析結果検出部、 ３４・・・検析結果検証部。
Claims (1)
- （１）ホスト計算機と該ホスト計算機の保守診断を行う
保守診断プロセッサとからなり、ホスト計算機は障害検
出機構を具備し、保守診断プロセッサは障害要因解析処
理機構及び障害要因解析データ蓄積ファイルを具備する
計算機システムにおいて、上記ホスト計算機に擬似マシ
ンチェックを発生させるためのエラーデータをスキャン
インし、擬似障害発生メモリアドレスを制御する擬似障
害発生制御部、擬似障害発生時の障害回復処理を行う障
害回復処理部、上記障害要因解析処理機構の解析結果を
上記障害要因解析データ蓄積ファイルより検索、抽出す
る解析結果検出部、解析結果と期待値の比較検証等を行
う解析結果検証部を有し、乱数テストプログラムとのマ
ルチランにより擬似障害を発生させ、該当障害に関する
解析データの評価をすることで障害検出機構及び障害要
因解析機構の自動検証を可能としたことを特徴とする保
守診断機構の自動検証方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005366A JPH01180645A (ja) | 1988-01-13 | 1988-01-13 | 保守診断機構の自動検証方式 |
| US07/293,492 US4984239A (en) | 1988-01-13 | 1989-01-04 | Automatic verification system for maintenance/diagnosis facility in computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005366A JPH01180645A (ja) | 1988-01-13 | 1988-01-13 | 保守診断機構の自動検証方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01180645A true JPH01180645A (ja) | 1989-07-18 |
Family
ID=11609168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005366A Pending JPH01180645A (ja) | 1988-01-13 | 1988-01-13 | 保守診断機構の自動検証方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4984239A (ja) |
| JP (1) | JPH01180645A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280236A (ja) * | 1989-03-20 | 1990-11-16 | Internatl Business Mach Corp <Ibm> | チャネルエラーインジェクション装置 |
| JPH0496143A (ja) * | 1990-08-08 | 1992-03-27 | Pfu Ltd | 診断システム |
| US7398515B2 (en) | 2003-07-16 | 2008-07-08 | International Business Machines Corporation | Buckets of commands in a multiprocessor-based verification environment |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2804125B2 (ja) * | 1989-11-08 | 1998-09-24 | 株式会社日立製作所 | 情報処理システムの障害監視装置と制御方法 |
| JPH0415834A (ja) * | 1990-05-09 | 1992-01-21 | Nec Corp | コンピュータの試験方式 |
| JPH06290079A (ja) * | 1993-03-30 | 1994-10-18 | Hitachi Ltd | 情報処理システム |
| JP3083220B2 (ja) * | 1993-08-09 | 2000-09-04 | 株式会社日立製作所 | 設計支援システム |
| JP3373607B2 (ja) * | 1993-09-01 | 2003-02-04 | 富士通株式会社 | プロセッサの制御機構検証用命令列の自動生成方法及び装置 |
| US5812757A (en) * | 1993-10-08 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Processing board, a computer, and a fault recovery method for the computer |
| US5497378A (en) * | 1993-11-02 | 1996-03-05 | International Business Machines Corporation | System and method for testing a circuit network having elements testable by different boundary scan standards |
| JP3212228B2 (ja) * | 1994-10-17 | 2001-09-25 | 富士通株式会社 | 試験プログラム作成装置における試験プログラム自動作成方法 |
| US5553237A (en) * | 1994-12-13 | 1996-09-03 | Base Ten Systems, Inc. | Safety critical monitoring of microprocessor controlled embedded systems |
| US6094624A (en) * | 1997-08-19 | 2000-07-25 | Chao; Nathan | Electronic test facility |
| FR2778766B1 (fr) * | 1998-05-18 | 2001-09-07 | Eurocopter France | Procede et dispositif d'aide a la maintenance d'un aeronef, notamment d'un helicoptere |
| WO2000054385A1 (en) * | 1999-03-10 | 2000-09-14 | Preview Systems, Inc. | User transparent software malfunction detection and reporting |
| JP2000322283A (ja) * | 1999-05-06 | 2000-11-24 | Fujitsu Ltd | 電子計算機の障害検出方法 |
| JP2001249828A (ja) * | 1999-12-28 | 2001-09-14 | Toshiba Lsi System Support Kk | 情報処理装置、不具合解析プログラムを格納したコンピュータ読み取り可能な記憶媒体、不具合解析方法、及びアプリケーションプログラム開発支援システム |
| US6295612B1 (en) | 2000-04-11 | 2001-09-25 | Visteon Global Technologies, Inc. | Method and system for independent monitoring of multiple control systems |
| US6579005B2 (en) | 2000-12-28 | 2003-06-17 | General Electric Company | Utilization of pyrometer data to detect oxidation |
| US20040209676A1 (en) * | 2002-11-18 | 2004-10-21 | Takahiro Onishi | Gaming machine |
| JP2005071196A (ja) * | 2003-08-27 | 2005-03-17 | Hitachi Ltd | ディスクアレイ装置、及びその障害情報の制御方法 |
| US7404110B1 (en) | 2004-12-01 | 2008-07-22 | Advanced Micro Devices, Inc. | Method and system for self-assembling instruction opcodes for a custom random functional test of a microprocessor |
| US7254509B1 (en) | 2004-12-01 | 2007-08-07 | Advanced Micro Devices, Inc. | Method and system for testing a memory of a microprocessor |
| US8042086B2 (en) * | 2007-12-21 | 2011-10-18 | Oracle America, Inc. | Method and apparatus for verifying integrated circuit design using a constrained random test bench |
| JP2010097357A (ja) * | 2008-10-15 | 2010-04-30 | Fujitsu Ltd | 異常通報システム及び診断方法 |
| US9606847B2 (en) * | 2014-12-18 | 2017-03-28 | Intel Corporation | Enabling error detecting and reporting in machine check architecture |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3465132A (en) * | 1965-08-23 | 1969-09-02 | Ibm | Circuits for handling intentionally mutated information with verification of the intentional mutation |
| JPS62111331A (ja) * | 1985-11-11 | 1987-05-22 | Mitsubishi Electric Corp | デ−タ処理装置の強制エラ−発生回路 |
| US4669081A (en) * | 1986-02-04 | 1987-05-26 | Raytheon Company | LSI fault insertion |
| US4759019A (en) * | 1986-07-10 | 1988-07-19 | International Business Machines Corporation | Programmable fault injection tool |
-
1988
- 1988-01-13 JP JP63005366A patent/JPH01180645A/ja active Pending
-
1989
- 1989-01-04 US US07/293,492 patent/US4984239A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280236A (ja) * | 1989-03-20 | 1990-11-16 | Internatl Business Mach Corp <Ibm> | チャネルエラーインジェクション装置 |
| JPH0496143A (ja) * | 1990-08-08 | 1992-03-27 | Pfu Ltd | 診断システム |
| US7398515B2 (en) | 2003-07-16 | 2008-07-08 | International Business Machines Corporation | Buckets of commands in a multiprocessor-based verification environment |
| US8196111B2 (en) | 2003-07-16 | 2012-06-05 | International Business Machines Corporation | Buckets of commands in a multiprocessor-based verification environment |
Also Published As
| Publication number | Publication date |
|---|---|
| US4984239A (en) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01180645A (ja) | 保守診断機構の自動検証方式 | |
| US6532552B1 (en) | Method and system for performing problem determination procedures in hierarchically organized computer systems | |
| US20110107307A1 (en) | Collecting Program Runtime Information | |
| JP2001519939A (ja) | コンピュータ・システムにおけるエラー訂正方法および装置 | |
| JPH05151036A (ja) | データベース運用制御方式 | |
| CN108572895B (zh) | 一种Linux下自动检查软硬件配置的稳定性测试方法 | |
| US8381185B2 (en) | Apparatus, system, and method for dynamic module flow analysis | |
| US20050262399A1 (en) | Aggregating and prioritizing failure signatures by a parsing program | |
| JP2774770B2 (ja) | デバッグ方式 | |
| US7415560B2 (en) | Method of automatically monitoring computer system debugging routine | |
| CN111124809A (zh) | 一种服务器传感器系统的测试方法及装置 | |
| An et al. | Just-in-time flaky test detection via abstracted failure symptom matching | |
| JP4253056B2 (ja) | テスト装置、テストケース評価装置、およびテスト結果解析装置 | |
| KR100340049B1 (ko) | 시나리오를 이용한 칠 프로그램 시험 방법 | |
| JP2004046310A (ja) | 障害修復プログラム適用方法及びその実施装置並びにその処理プログラム | |
| JP2544416B2 (ja) | テストデ―タ生成処理方式 | |
| JPH0214734B2 (ja) | ||
| JPH0497445A (ja) | 情報処理装置の診断方式 | |
| JP3317336B2 (ja) | 命令組み合わせ試験方式および記録媒体 | |
| JP2878014B2 (ja) | Ｒａｍ試験方式 | |
| JPS62100844A (ja) | 情報処理装置の試験方式 | |
| JPH0561711A (ja) | 試験診断装置 | |
| JPH04102931A (ja) | 情報処理装置の試験方式 | |
| JP2679153B2 (ja) | 障害処理機能試験方法 | |
| JP2002215471A (ja) | メモリポート、記憶装置、情報処理システム |