JPH02280236A - チャネルエラーインジェクション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、データ処理システムをテストするために意図
的にエラーを起こす（これをエラー・インジェクション
ＥＩという）技術に係り、特にデータ処理システムのチ
ャネルへのエラー・インジェクション及びそれからの回
復時間の測定に係る。

Ｂ、従来の技術 データ処理機構が複雑化するにつれて、それをテストす
るための手段や技術も複雑になってきている。一般に、
テスト手段は外部の装置であって、テスト中の機械又は
その一部の状態を表示する電気信号のような刺激に依存
している。この刺激に応答して障害ないしエラーがイン
ジェクトきれ、その特定の状態における障害に対する機
械の反応をテストする。

Ｉ　Ｂ　Ｍ　　Ｔｅｃｈｎｉｃａｌ　　Ｄ　１ｓｃｌｏ
ｓｕｒｅ　　Ｂｕｌｌｅｔｉｎ第１７巻第６号、１９７
４年１１月の第１６９１〜１６９２頁に掲載されている
り、Ｇ、Ｅａｓｔ外のＥｒｒｏｒ　　Ｉｎｊｅｃｔｉｏ
ｎ　ｆｏｒ　　Ｔｅｓｔｉｎｇ　ａ　　ＤａｔａＰｒｏ
ｃｅｓｓｉｎｇ　Ｕｎｉｔは、被テスト装置がテスト中
の装置の特定動作を識別する多重ビツト信号を生成する
ようなエラー・インジェクション手段を開示している。

いつエラーをインジェクトするかを決めるため、多重ピ
ット信号は一組の手動スイッチを含む一致論理で比較さ
れる。エラー・インジェクションのための機構すなわち
エラー・インジェクタは、多重ピット信号が一致した後
エラー・インジェクションを所定時間だけ遅らせる回路
、及び予め設定されたカウントに達するとエラー・パル
スを停止する回路を含む。

Ｉ　ＢＭ　　Ｔｅｃｈｎｉｃａｌ　　Ｄｉｓｃｌｏｓｕ
ｒｅ　　Ｂｕｌｌｅｔｉｎ第２０巻第８号、１９７８年
１月の第３２８６頁に掲載されているＪ　、　Ｎ　、　
Ｇａｕｌｒａｐｐ外のＥ　ｒｒｏｒＩ　ｎｊｅｃｔｉｏ
ｎ　Ｔｏｏｌは、ハードウェア及びソフトウェアのエラ
ー回復をテストするために回路中にエラー・パルスをイ
ンジェクトするエラー・インジェクション手段を開示し
ている。これは、トリガされると、ユーザが設定したカ
ウント数がカウンタに受取られた後に被テスト回路にエ
ラーをインジェクトするトリガ回路を含む。インジェク
トされたエラーの輻は輻カウンタで設定することができ
る。

ＩＢＭ　　Ｔｅｃｈｎｉｃａｌ　　Ｄｉｓｃｌｏｓｕｒ
ｅ　　Ｂｕｌｌｅｔｉｎ第２４巻第５号、１９８１年１
０月の第２３３９頁に掲載きれているＥ、Ｊ、Ｃｅｒａ
外の５ｙｎｃｈｒｏｎｉｚｅｄＥｒｒｏｒ　　Ｉｎｊｅ
ｃｔｉｏｎは、中央゛処理装置のＩ１０関連機能の実行
と同期してエラー状態を確立するためにディレクタ中に
設けられる再ロード可能な制御記憶を開示している。こ
のｓａｐ記憶は、ディレクタを・動作させるための制御
ワード・マイクロプログラムを含んでおり、ディレクタ
で同期エラー・インジェクション動作を開始きせるため
の特別の制御ワードをロードすることができる。

米国特許第４１４９０３８号及び同第４３９３４９０号
は、障害を見つけるためにパリティ・エラーが計画的に
インジェクトされる通信ネットワークを開示している。

米国特許第４７１９６２６号は、エラーを疑似入出力＃
御ユニットへ送ってチャネル制御の共通パス・インター
フェースをテストするデータ処理システムを開示してい
る。診断用のデータを供給するため、外部から機能チャ
ネルやユニット中にエラーがインジェクトされる。

米国特許第４７５９０１９号は、外部ハードウェア事象
の検出に応答して被テスト・システムに障害をインジェ
クトし、そのシステムの状態を調べる外部装置を開示し
ている。この装置は、システムのテストを制御するよう
にプログラム出来るマイクａブａセッサにパラメータを
与えるユーザ・インターフェースを含み、テストはシス
テムの検出きれた状態に応答して行われる。

米国特許第４７７９２７１号は、エラー生起期間を開始
する信号及び強制エラー発生命令に応答してデータ処理
装置でエラーを発生するための回部回路を開示している
。

Ｃ１発明が解決しようとする課題 前述のように、従来のエラー・インジェクションは主と
して外部から１テわれていたが、本発明の目的は、被テ
スト装置の内部に設けられるエラー・インジェクション
手段を提供することにある。

００課題を解決するための手段 本発明は、被テスト装置（特にチャネル）にエラーをイ
ンジェクトするための内部手段を提供する。被テスト・
チャネルの状態は、チャネルへのハードウェア接続なし
に、マイクロコード及びソフトウェア制御ビットによっ
て決定される。チャネルが動作する各時間間隔は複数の
マイクロコード・ワードのうちの１つによって表される
。これらのマイクロコード・ワードはハードウェアを駆
動するのに用いられ、チャネルの実際のハードウェア状
態を反映きせるため、制御ビット・アレイ又はレジスタ
を絶えず更新している。マイクロコードはこれらの状態
に反応してハードウェア及び機能を駆動する。マイクロ
コード・ワードは一連のアドレスで表すことができる。

こられのアドレスは、被テスト・システムの各時間サイ
クルに対して１つ割当てられる。システムに生じる条件
に応じて、次のアドレス又は分岐アドレスが使用される
。このように、ハードウェアが実行する特定の機能は一
部のアドレスによって表される。

コンソールを操作するユーザは、エラー・インジェクシ
ョン（以下ＥＩと略称）マイクロコードを呼出すために
、マイクロコード・アドレス比較論理を用いて任意のマ
イクロコード・アドレス、すなわち時間サイクルをセッ
トアツプすることができる。−旦ＥＩマイクロコードが
呼出されると、ソフトウェア制御ビット及びアレイ・ビ
ットを用いたソフトウェア中マイクロコードの全面的な
制御のもとに階層ＥＩプロセスを開始できる。そこでは
、物理的な外部結線の必要なしに、被テスト・チャネル
のすべてのハードウェア機能を完全にアクセスできる。

従って、チャネル自身のマイクロコードがその機能コー
ドによって用いられるソフトウェア制御ビットを変更す
ることができ、またマイクロコード又はハードウェアの
ＥＩを用いることにより、テストを呼出す被テスト・チ
ャネルの状態の数に制限がなくなる。テストは、Ｅ！ｌ
マイクロコード呼出しでエラーがインジェクトされた時
に開始してもよく、また、機能マイクロコードに制御が
戻った後で新しいマイクロコード・アドレスのところに
従来のエラーをインジェクトすることも可能である。ソ
フトウニエア制御ビットの機能を被テスト・チャネルの
予測可能な状態で変更して、通常機能マイクロコードを
乱すことができ、またアドレス・レジスタのリセットに
より、機能コードの後の方で異なった時間に新しいパラ
メータ・リストを用いてＥＩｌマイクロコード呼出すこ
とができる。被テスト・システムのマイクロコードに対
しては回復を要求することができ、マイクロコードは必
要に応じて再開される。かくしてＥｌマイクロコードは
１以上のＥＩ定義層を確立することができ。ＥＩｌマイ
クロコード機能マイクロコードの動的相互作用は、いつ
エラーをインジェクトすべきかを定める一連の命令層を
生成する。以上から明らかなように、本発明に従うＥＩ
手段は、不規則エラー（例えば、メモリへのアルファ粒
子の衝突による単一ビット・エラー）の効果及びそれか
らの回復をシミュレートするようにブ０グラムできる。

Ｅ、実施例 第１図はデータ処理システム１０の一部を示したもので
、計算機記憶装置１２、テストの対象となるチャネル１
４、及びコンソール・ユーザ・インターフェース１６を
含んでいる。被テスト・チャネル１４はＩＢＭシステム
／３７０のような汎用計算機に設けられているどのよう
なチャネルでもよい。被テスト・チャネル１４を含む各
チャネルは、機能マイクロコード１８を記憶する書込み
可能な制御記憶装置（ＷＣ３）、及びその機能マイクロ
コードを実行してチャネル１４を動作させるためのマイ
クロブ０セツサ（図示せず）を持っている。詳しいこと
は後で述べるが機能マイクロコード１８は、チャネル１
４の状態を定義し制御するソフトウェア＋１ｉＩＩａ！
１ビツトびビレジスタ（図示ず）を含む。本実施例では
、被テスト装置はデ−処理システムのチャネルであるが
、本発明のＥＩ手段は個別のマイクロコード処理装置を
有する任意の装置で使用できるものである。

本発明のＥＩ手段は、チャネル１４のＷＣ３にあるＥＩ
ｌマイクロコード２０マイクロコード比較ハードウェア
２１及びＥＩハードウェア２２を含む。コンソール・ユ
ーザ・インターフェース１６は、データや指令を動的に
Ｅ１手段へ送る事ができるパス２３を含む。データ及び
指令は論理ノード２５のところで分けられ、データ例え
ば経路２６を通ってチャネル１４の作業用記憶域（Ｗ　
Ｓ　）２７にあるパラメータ・リストへ送られ、指令は
経路２８を通ってＥＩｌマイクロコード２０送られる。

後で述べるように、データの成るものは、ＥＩ事象を定
義するために経路３０を通ってマイクロコード比較ハー
ドウェア２１へ送られることがある。マイクロコード比
較ハードウェア２１は特定のデータを受取って、Ｅｌマ
イクロコード２０から経路３２上へＥｌ事象を呼出すこ
とができ、またマクロコード比較ハードウェア２１から
経路３４を介してＥＩｌマイクロコード２０割込み信号
が送られることもある。経路３６は、例えばエラーの種
別を示すデータをＥｌマイクロコード２０からＥＩハー
ドウェア２２へ送り、経路３８は、ＥＩ倍信号マイクロ
コード比較ハードウェア２１からＥＩハードウェア２２
へ送る。経路４０は、エラー事象がＥＩハードウェア２
２によって呼出きれた後で１ｔｉＩｌａｊを機能マイク
ロコード１８に戻すためのものである。

計算機装置１２には公知の時刻（ＴＯＤ）レジスタ４２
がある。これは計算機システム１０により維持され、ア
クセスされると時刻を知らせる。

機能マイクロコード１８及びＥＩマイクロコード４４は
、エラー・インジェクションの生起及び持続の時間を正
確に測定するために、計算機記憶装置１２又はＷＳ２７
に（ＴＯＤログ）を構成すべく、それぞれ経路４３及び
４４を介してＴＯＤレジスタ４２をアクセスする。

第２図は、コンソール・ユーザ・インターフェース１６
から本発明のＥ１手段に対するパラメータ・リスト・デ
ータ及び指令の入力の様子を示したものである。パラメ
ータ嗜リストは、例えばいつどのような型のエラーをイ
ンジェクトするかということに関する情報をＥＩ手段へ
与えるために使用される。第１図のところで述べたよう
に、コンソール・ユーザ・インターフェース１６はパス
２３によって論理ノード２５に接続されているが、第２
図で°はこれがデコーダ５０として示されている。デコ
ーダ５０は指令を線２８へ供給し、データを線２６へ供
給する。データ線２６からデータ・レジスタ５２に受取
られ、そこからＷＳ２？のパラメータ・リスト項目５３
へ送られる。各パラメータ・リスト項目は、テ°−夕を
いつパラメータ・リストに加えたりパラメータ・リスト
から除去するかを決めるのに用いるフラグ、次の項目に
移る前にマイクロコードが当該項目を用いて何回パスす
るかを示すパス情報、後述する選択プロセスで用いる選
択情報、ＥＩ事象が呼出きれるべき機能マイクロコード
のアドレスを示すアドレス情報、インジェクトすべきエ
ラーの型を示すエラー別情報、特別の遅延されたエラー
・インジェクションで用いるパラメータ・カウント情報
を含んでいる。

線２８上の指令はデコーダ５５で復号され、ＷＣ３にあ
るマイクロコードに割込みをかけて、マイクロコードが
データ・レジスタ５２にあるパラメータ・リスト・デー
タを取出してＷＳ２７に記憶できるようにする。図をわ
かり易くするため、論理ノード２５並びにパス２６及び
２８はＥＩｌマイクロコード２０外部にあるものとして
示されているが、それらによるデータ取出し機能は機能
マイクロコード１８又はＥＩｌマイクロコード２０一部
で実現できる。

マイクロコード比較ハードウェア２１及びＥＩハードウ
ェア２２の構成例を第３Ａ図及び第３Ｂ図に示す。マイ
クロコード比較ハードウェア２１は、選択維持レジスタ
６０、アドレス比較レジスタ６２及び制御記憶装置アド
レス・レジスタ（ＣＳＡＲ）６４を含む。Ｃ３ＡＲ６４
は、現在実行中のマイクロコード命令のアドレスを含む
。第１図のところでも述べたように、コンソール・ユー
ザ・インターフェース１６はパス２３及び人力経ｒｓ３
０を介してマイクロコード比較ハードウェア２１に接続
される。入力経路３０は、選択維持レジスタ・データを
線６６へ供給し、アドレス比較レジスタ・データを線６
７へ供給するデコーダ６５を含む。選択維持レジスタ命
データは、ＥＩマイクロコード２０から線３２、デコー
ダ７０及び線７１を介する経路でも供給きれる。同様に
、アドレス比較レジスタ・データもＥＩマイクロコード
２０から線３２、デコーダ７０及び線７２を介して供給
される。

アドレス比較レジスタ６２及びＣ３ＡＲ６４にあるアド
レスが同じであれば、比較回路７５は、ＡＮＤゲート７
８及び７９の第１人力に接続きれている線７６に同期比
較信号を出力する。デコーダ８０Ｌｔ選択維持レジスタ
６０の内容を復号し、ＡＮＤゲート７８の第２人力に接
続きれている線８２及びＡＮＤゲート７９の第２人力に
接続されている線８３へ出力を供給する。ＡＮＤゲート
７８の出力はアドレス比較同期トラップ・ラッチ８５に
接続きれ、その出力３４は第１図のところで説明したマ
イクロコード割込み信号を供給する。

従って、アドレス比較レジスタ６２に設定された所望の
アドレスがＣ５ＡＲ６４にあるアドレスと同じであって
、ＡＮＤゲート７８及び７９がそれぞれ線７６上の同期
比較信号によって部分的に条件付けられた場合、選択維
持レジスタ６０の内容がいずれのＡＮＤゲートを完全に
条件付けるかを決める。すなわち、選択維持レジスタ６
０に設定されたコードがデコーダ８０で復号きれた時に
、同期マイクロコード・トラップ設定信号が線８２上に
発生きれるとＡＮＤゲート７８が完全に条件付けられ、
またＥＩイネーブル信号が線８３上に発生されるとＡＮ
Ｄゲート７９が完全に条件付けられる。両方のＡＮＤゲ
ート７８および７９を同時に条件付けるようなこ−どが
選択維持レジスタ６０に設定されることもある。

第３Ｂ図に示すＡＮＤゲート７９はＥｌハードウェア２
２に含まれ、その出力はＥＩクラッチ７に接続きれる。

ＥＩクラッチ７の出力は？ｌ！ｈのＡＮＤゲート８８ａ
〜８８ｎの各第１人力に接続される。ＥＩマイクロコー
ド２０は、線３６を介してデコーダ９０ヘエラ一種別デ
ータを供給する。

デコーダ９０は、エラ一種別データの値に応じて、直接
エラー設定信号を線９２へ出力するか、又はエラ一種別
データをエラ一種別維持レジスタ９４へ供給する。線９
２上の直接エラー設定信号は、エラー標識を直ちに機能
マイクロコ・−ド１８へ戻すことを要求する。

エラ一種別（以下、ケースという）はデコーダ９５で復
号され、それにより、機能マイクロコード１８のエラー
検出及び回復手順をテストするために選択きれたエラー
がチャネル１４にインジェクトされる（ブロック８９参
照）。エラーをインジェクトするためのブロック８９の
ハードウェア入力は、主データフａ−・レジスタ、デー
タフａ−検査機構、機能アレイ、制御アレイ、論理ノー
ドの特定のデータフロー経路等に与えられる。ブロック
９・８からのＥＴすなわちエラーφインジェクションに
は次のようなケースがある。

ケース１：記憶装置インターフェース・レジスタ累算（
Ｓ　Ｉ　Ｒ）レジスタを不良パリティ付き（７７’ＯＯ
’Ｘに設定する。

ケース２：ＳＩＲレジスタを不良パリティ付きの００゛
ｘに設定し、その結果生じ るはずのすべてのチエツク標識（ロ ーカル・メモリ及び作業用記憶域障 害など）を２サイクルの間阻止する。

ケース３：ＳＩＲレジスタ出カバカバリティットを反転
する。検査器へのＳＩＲパ リティ・ビットを反転する。

ケース４：ＳＩＲレジスタ出カバカバリティット及び検
査器へのＳＩＲパリティ・ ビットを反転する。

ケース５：回復レジスタを不良パリティへ強制する。

ケース６：オペレーショナル・アウトをオフに強制する
（無効オペレーショナル・ アウトをターンオンする）。

ケース７：ＷＣＳパリティ・チエツクを強制する。

ケース８：■１０チップにおける１サイクルの診断モー
ドをターンオンする。これ は、指令レジスタ及びバックアップ 計数レジスタの値に基いてチップ・ チエツク・レジスタ４に不規則エラ ーを強制する。

ケース９：ＷＣＳパリティ・チエツクを強制する。

ケース１ｏ：ｗｃｓ復号チエツクを強制する。

ケース１１：マイクロコード検出チエツク及びＷＣ８復
号チエツクを強制する。

ケース１２：不使用。

ケース１３：記憶装置タイムアウト・チエツクを強制す
る。

ケース１４コ２重先行チエツクを強制する。

ケース１５：エンジン番チップにおける１サイクルの診
断モードをターンオンする。

これは、チャネル要求ハンドラ（Ｃ ＲＨ）データ・レジスタのバッファ ＡおよびバッファＢにある値に基い てチップ・チエツク・レジスタに不 規則エラーを強制する。

ケース１６：両方向チャネル・インターフェース令パス
順序エラーをターンオンする。

第４図はＴＯＤログ１００の確立を示したものである。

ＷＣ８にある機能マイクロコード１８は、本発明のＥＩ
手段によってエラーがインジェクトきれた時に呼出され
る回復マイクロコード１０１を含む。ＥＩマイクロコー
ド２０は、ＴＯＤレジスタ４２（第１図）をアクセスし
てその時間値をＴＯＤログ１００の項目に入れる命令Ｘ
をその開始位置又はその近くに有する。ＴＯＤ項目はエ
ラーがインジェクトされた時にも記入きれる（ログ１０
０中の°゛エラーインジェクトの時のＴＯＤ“）。

エラーがインジェクトされた後は、第１図の線４０で示
すように、機能マイクロコード１８に制御が戻きれる。

その時回復マイクロコード１０１が働いて、インジェク
トされたエラーからの回復を試みる。回復マイクロコー
ド１０１はその途中で必要に応じて何回もＴＯＤレジス
タ４２をアクセスして時間値を読み取り、それをＴＯＤ
ログ１００に書込む（命令Ａ１命令Ａ＋Ｋ、命令Ａ＋Ｎ
、及び回復完了時）。このようにしてＴＯＤログを作っ
ておくと、開始時間やエラーからの回復時間を正確に知
ることができる。

第５図は、前にＥＩマイクロコード２０がセットアツプ
したエラーを機能マイクロコード１８が発見した時に、
本発明のＥＩ手段を用いて将来のエラーを生成する方法
を示している。よ（知られているように、機能マイクロ
コード１８は、チャネル１４の勤゛作中に機能マイクロ
コード１８の機能位置及びハードウェア（図示せず）を
追跡するためのチエツクポイントを決定し生成するため
にソフトウェア制御ビットをアレイ（図示せず）に書込
む。これらの制御ピットは、通常のチャネル動作の実行
中にマイクロコードによってアレイから取出きれ、そし
てテストとし及び更新の後、実行中の機能に関して適当
かどうかを検査される。

マイクロコードはソフトウェア制御ビットの正しい値を
継続的に検査し、正しくない値を検出すると、マイクロ
コード及びハードウェアが所期の正しい機能を実行して
いないことを示すためにエラー条件を設定する。

第５図において、ソフトウェア制御ビットは、実行中の
機能についての不適当な値の検出に基いて機能マイクロ
コード１８がエラー条件を検出できるように操作きれる
。第５図に示した機能マイクロコード１８は例えば下記
のようなルーチンを含んでいる。

命令１：ＷＳから順序番号を取出す。

命令２：取出した順序番号を２に設定する。

命令３８更新した順序番号をＷＳに書込む。

命令４：代表的命令 命令５：代表的命令 命令６：ＷＳから順序番号を取出す。

命令７：順序番号が２かどうかを調べる。もし２であれ
ば命令９に行き、ともなけれ ば命令８に行く。

命令８：エラー条件を設定し停止する。

命令９：順序番号に１を加算する。

命令ｌＯ：続行 ＥＩｌマイクロコード２０例えば下記のようなルーチン
を含んでいる。

命令３０：ＷＳからパラメータ・リストを取出す。

命令３１：パラメータ・カウント・フィールドを選択す
る。

命令３２：ＷＳから順序番号を取出す。

命令３１：パラメータ・カウントを順序番号に加算する
。

命令３４：新しい順序番号をＷＳに書戻す。

命令３５：機能マイクロコード１８に戻る。

上記において、命令の番号１〜１０．３０〜３５はそれ
ぞれＣ３ＡＲ６４の値に対応している。

第５図の遅延されたエラー・インジェクションをセット
アツプするため、値゛°４°゛が第３図のアドレス比較
レジスタ・６２にロードされる。選択レジスタ６０には
、ＡＮＤゲート７８だけを条件付ける値が設定きれる。

機能マイクロコード１８が命令４まで進んだ時、順序番
号レジスタ１５２に値ＩＩ　２　ＩＩが入っている。こ
こでＣ５ＡＲ６４の値が°°４゛になると、比較回路７
５で一致が検出され、その結果ＡＮＤゲート７８が完全
に条件付けられて、ラッチ８５をセットし、３４のとこ
ろに割込み信号を発生きせる。１５０で示すように、こ
の割込みによりＥＩｌマイクロコード２０入って、命令
３０〜３５を実行する。上記のルーチンかられかるよう
に、このＥｌマイクロコード２０は現パラメータ・リス
ト項目５３からパラメータ・カウント値を取出して、順
序番号レジスタ１５２にある値に加算し、その結果を順
序番号レジスタ１５２に書戻す。Ｅｌマイクロコード２
０の命令３５は機能マイクロコード１８の命令５へ戻る
ために実行される。このようにして、順序番号レジスタ
１５２の値が間違った値に変えられ、機能マイクロコー
ド１８はこれを検出して命令８を実行し、１５５に示す
ようにエラー条件を設定する。

ＥＩハードウェア２２の直接エラー設定機能は、例えば
、論理分岐を検出するのに利用できる。その場合、パラ
メータ・リスト５３のポインタを、エラ一種別フィール
ドに直接エラー設定のためのコードを有する前に確立き
れた新しい項目へ増分きせるための命令が、ＥＩｌマイ
クロコード２０ルーチンの適当な場所に挿入される。次
に、特定の論理分岐が行われた時に割込みを生じるよう
な値がアドレス比較レジスタ６２及び選択維持レジスタ
６０に設定され。Ｃ３ＡＲ６４が分岐アドレスに達する
と、前述のように３４に割込み信号が発生され、パラメ
ータ・リスト５３の新しい項目が取出されて、そのエラ
一種別フィールドにある直接エラー設定コードに応答し
て第３図の線９２上に即時エラーが発生される。

Ｆ６発明の効果 本発明によれば、外部接続の必要なしに、チャネル等の
被テスト装置を効率よくテストすることができる。

【図面の簡単な説明】

第１図は本発明に従うＥ１手段を含む被テスト・チャネ
ルのブロック図。 第２図はコンソール・ユーザー・インターフェースとＥ
Ｉ手段の間の入力接続を示すブロック図。 第３Ａ図及び第３Ｂ図はＥ１手段のハードウェアの構成
要素及び相互接続を示すブロック図。 第４図はＴＯＤログの例を示す図。 第５図はＥＩ手段による遅延されたエラーのインジェク
ションの様子を示すブロック図。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　頓　　営　　孝　　−（外１名）

Claims (3)

【特許請求の範囲】
1. （１）被テスト装置及び該装置を制御するためのマイク
   ロコード手段を含むデータ処理システムにおいて、 パラメータを入力するための入力手段と、 前記パラメータに応答して前記被テスト装置に特定のエ
   ラーをインジエクトするよう前記マイクロコード手段に
   指示するエラー・インジエクト手段と、 インジエクトされた前記特定のエラーからの回復時間を
   測定するタイミング手段と、 を具備するエラー・インジェクション機構
2. （２）制御ビットを記憶する作業用記憶域及び前記制御
   ビットによつて機能が制御されるマイクロコード制御装
   置を含むデータ処理システムにおいて、実行中のマイク
   ロコード命令のアドレスと選択された特定のアドレスと
   を比較するアドレス比較手段と、 前記比較手段での一致検出に応答して割込み信号を発生
   する割込み手段と、 前記割込み信号に応答して前記制御ビットを変更するマ
   イクロコード・ルーチンと、 前記マイクロコード制御装置における変更された制御ビ
   ットの影響を調べるために前記特定のアドレスに続く命
   令に実行を戻す手段と、 を具備するエラー・インジェクション機構。
3. （３）被テスト装置及び該装置を制御するためのマイク
   ロコード手段を含むデータ処理システムにおいて、 パラメータを入力するための入力手段と、 前記入力手段からのパラメータを複数の項目を有するリ
   ストに記憶する記憶手段と、 前記入力手段からのパラメータ又は前記リストの項目か
   らのパラメータに応答して前記被テスト装置に特定のエ
   ラーをインジエクトするよう前記マイクロコード手段に
   指示するエラー・インジェクション手段と、 を具備するエラー・インジェクション機構。