JP2530835B2 - 計算機システムの障害回復処理方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機システムに係り、特に複数の入出
力処理装置を有する計算機システムにおける障害の回復
処理方法に関する。

〔従来の技術〕

近年、電子計算機システムの入出力オペレーション
に、拡張チャネルサブシステムと呼ばれるサブシステム
が導入されるようになってきた。これに関しては、例え
ば日立製作所発行のマニュアル「HITAC Mシリーズ処理
装置（M/EXモード）」8080−２−093に記載されてい
る。

拡張チャネルサブシステム（ECS）は、１台ないし複
数台の入出力処理装置（IOP）で構成される。入出力装
置（I/O）とECS間は１つないし複数の入出力チャネルパ
スを介して接続されるが、１台の入出力装置にはパスに
無関係に１つのサブチャネルが割り当てられ、プログラ
ムは入出力装置を起動する際、このサブチャネルの番号
だけを指定する。どのパスを使ってI/Oオペレーション
を行うかは、ECSが選択する。このサブチャネルを制御
するための情報は、複数の中央処理装置および入出力処
理装置が共通にアクセスできるように、主記憶装置内の
システム制御エリア（SCA）の中に設けられる。中央処
理装置および入出力処理装置は、これらのサブチャネル
情報を排他的にアクセスしながら入出力処理を進める。

〔発明が解決しようとする問題点〕

上記のような処理形態をとるシステムにおいては、EC
S内の或る入出力処理装置で障害が発生した場合、次の
様な問題が生じる。すなわち、或る入出力処理装置にお
いて固定的な障害が発生すると、プログラムに対する障
害の繰返し報告が行われたり、また、障害発生のタイミ
ングによっては、その障害入出力処理装置がサブチャネ
ル情報へのアクセス権を専有したまゝ回復不能状態に陥
ってしまうことがあり、その場合、他の入出力処理装置
および中央処理装置からの当該サブチャネルへのアクセ
スすら不可能となってしまうので、二次的な障害を引き
起こしてしまう。

本発明の目的は、或る入出力処理装置において固定障
害が発生した場合でもプログラムに対する報告を最低限
に抑え、またシステム内に動作可能な他の入出力処理装
置が存在する場合には、その時に該障害入出力処理装置
が処理していた入出力オペレーションだけを異常終了と
させ、かつ以降の新しい入出力オペレーションは、残り
の動作可能な入出力処理装置で断続して実行させるよう
にして、システム全体の可用性を向上させることにあ
る。

〔問題点を解決するための手段〕

本発明は、中央処理装置（CPU）および複数の入出力
処理装置（IOP）と、各IOPが入出力動作を制御するため
に必要なシステム制御情報を蓄える記憶装置と、この記
憶装置を複数のIOPが排他的にアクセスできるようにす
るための排他制御論理部と、上記CPU,IOPおよび排他制
御論理部との間にコミュニケーション手段を有するサー
ビスプロセッサ（SVP）とから成る計算機システムにお
いて、上記SVPにIOPの障害を検出する手段と、その障害
が固定障害に到ったか否かを検出する手段を設け、ま
た、IOPには自分自身の障害の回復処理手順、および他
のIOPの障害の回復処理手順をそれぞれ設け、また、上
記排他制御論理部には、SVPからの指示によって上記複
数のIOPの任意の装置の排他制御を無効化する手段を設
ける。

〔作 用〕

SVPは、あるIOPの障害を検出すると、まず、そのIOP
内のそのIOP自身の障害の回復処理手順を起動する。障
害が間歇障害の場合には、この障害IOP自身の回復処理
によって、その時動作していた入出力オペレーションが
異常終了させられ、該IPOは元に復し、移行の入出力オ
ペレーションは通常どおり実行される。

障害が固定障害の場合には、一定時間内に何度も障害
が発生したり、回復処理中にも障害が発生したりする。
このことをSVPが検出すると、SVPはそのIOPにて固定障
害が発生していると見做して、まず、排他制御論理部
に、そのIOPの排他制御を無効化させる指示を出し、次
いでシステム内に少くとも１台以上の動作可能なIOPが
ある場合には、その中の１台のIOPを選んで、そのIOP内
の他IOPの障害の回復処理手順を起動する。この他IOPに
よる回復処理によって、障害IOPによって専有されてい
たシステム制御記憶域が（もしあれば）解放され、ま
た、その時、障害IOPにて処理されていた入出力オペレ
ーションも異常終了させられ、以降の入出力オペレーシ
ョンは残りのIPOで引き続き実行される。もし、システ
ム内に動作可能なIOPが１台も無くなってしまった場合
には、SVPは、CPUのマシンチェック割込み発生手段を起
動して、プログラムに全ての入出力処理が動作不可能に
なったことを通知する。

このようにして、システム内に動作可能なIOPが１台
も無くなるまでは、入出力オペレーションを継続処理可
能とすることによって、システム全体の可用性を向上さ
せることができる。

〔実施例〕

以下、本発明の一実施例を第１図乃至第８図により説
明する。

第１図は本実施例が対策となる計算機システムの構成
図である。図中、１は命令処理プロセッサ（IP）、２は
５の主記憶装置（MS）を制御する記憶制御装置（SC）、
3aと3bは共に入出力処理装置（IOP）、4a〜4hおよび4i
〜4qはIOP3a,3bに含まれるチャネル装置（CH）、６はMS
5内にあって、入出力動作を制御するに必要な各種制御
情報を蓄えるシステム制御記憶域（SCA）と呼ぶ記憶
域、７はSC2の中にあって、IP1やIOP3a,3bがSCA6を排他
的にアクセス可能とするための排他制御論理部、８は主
に保守、診断機能を司どるサービスプロセッサ（SV
P）、9a,9bは10の入出力装置（I/O）を制御する入出力
制御装置（CPU）をそれぞれ示す。

第１図で注目すべき点は、入出力動作の性能向上およ
び可用性の向上を目的として、I/O10が２台のCU9a,9bに
接続され、それらのCU9a,9bが夫々別個のIPO3a,3b下のC
Hに接続されていることである。本発明は、この様なシ
ステムにおいて、１台のIOPにて、回復不可能な固定障
害が発生した場合に、その時点で障害IOPが処理してい
た入出力動作のみ異常終了させ、他IOPが処理していた
入出力動作および、それ以降の入出力動作は残りのIOP
で処理を行うという障害回復処理を、少ないハードウェ
アと簡単な論理で実現するところにある。尚、本実施例
で説明するシステムは、所謂拡張アーキテクチャで動作
していることを前提としている。拡張アーキテクチャに
ついては、前掲の日立製作所発行のマニュアル“HITAC
Mシリーズ処理装置（M/EXモード）」8080−２−093に記
載されている。

第２図は、各I/Oを制御するために用いるSCA6内の入
出力装置制御情報（UCW）の内容を示す。尚、こゝでは
本実施例の説明に必要な部分のみ記述し、関係の無い情
報については記述していない。このUCW20は所謂サブチ
ャネルと呼ばれるものであり、システム内のI/Oの１対
１に対応づけられ、そのI/Oが接続されるチャネルパス
の数とは無関係に、１個のI/Oに対し１個のUCWが対応づ
けられる。このUCW20の中には以下の情報が含まれる。

21はIPIおよびIOP3a,3bが本UCW20を排他的にアクセス
可能とするためのロック情報であり、各ビットが各装置
に対応している。こゝではビット０がIPI、ビットがIOP
3a、ビット５がIOP3bに対応している。尚、このロック
情報は所謂ソフトロックと呼ぶもので、各装置がこのソ
フトロックをセットする際に、このロック情報自体への
アクセスが排他的に制御される。後者をハードロックと
呼び、この排他制御がSC2内にある排他制御論理部７で
制御される。

23はサブチャネルの状態を表わすサブチャネルステー
タス情報（SCSW;Subchannel Status Word）で、こゝで
は必要な分しか示さないが、ビット17は当該サブチャネ
ルがI/Oの開始オペレーションを実行中であることを示
すSF（スタート・ファンクション）ビット、ビット21は
その開始オペレーションがまだサブチャネルに保留され
ているか、あるいはI/Oへの起動途中であることを示すS
P（スタート・ペンディング）ビット、ビット24は起動
が成功し、チャネルとI/O間で動作が実行中であること
を示すSA（サブチャネル・アクティブ）ビット、またビ
ット31は動作が終了し、その終了ステータスをサブチャ
ネルが保留していることを示すSTP（ステータス・ペン
ディング）ビットである。

28aから28dの情報は、当該サブチャネルに対応するI/
Oデバイスの接続されるチャネル番号を示し、１つのI/O
は最高４つのチャネルと接続される。

26は28aから28dで示される４つのチャネルの物理的な
接続状態（PAM;Path Available Mask）を示し、ビット
0,1,2,3がそれぞれ28a,28b,28c,28dに対応しており、
“1"が接続していることを示し、“0"に接続していない
ことを示す。

22はSCSW23を補うパス制御情報（PMC;Path Managemen
t Control）で、ビット０〜３は前記スタートファンク
ションを起動中（WINIE）のチャネルを示す。各ビット
ははPAM26と同様、28a〜28dに対応する。27はその時の
スタートオペレーションにおいて論理的に選択可能なチ
ャネル（SPM;Selectable Path Mask）を示し、ビット０
〜３は28a〜28dに対応する。SPMは同時に複数ビットが
立つことがある。

24はチャネル状況バイト（CSB）で、ビット５はチャ
ネル制御チェック（CCC）を示す。

25は当該サブチャネルに対応するI/Oとの間で最も最
近動作したチャネル（LPUM;Last Path Used Mask）を示
し、ビット０〜３は28a〜28dに対応する。

第３図はSVP8とIOP3aとの間のインタフェースの内、
本発明に関連する部分と、その作用を示す図である。こ
ゝではIOPは3aの１台しか記さないが、SVP8とIOP3bの間
にも、こゝに示したのと同様のインタフェースを持つこ
とになる。図中、37は、SVP8内のマイクロプログラム実
行論理部である。30は単純なゲート回路で、IOP3a内の
各種状態情報（センス情報）を信号線39aを通してSVP8
に送出する。この信号の中には、IOP3aが動作可能状態
にあるか、障害保留中状態にあるか、あるいは動作不能
状態にあるか、といった情報が含まれる。31は単純な論
理オア回路で、IOP3a内で検出した障害をひとまとめに
し、信号線39bを経由して、SVP8に対しIOP3a内で障害が
発生していることを通知する。38はカウンタで、IOP当
り１個あり、対応するIOPで発生した障害の回数を計測
する。このカウンタ38は一定周期でクリアされるように
なっており、単位時間当りの障害発生回数が計測できる
ようになっている。信号線39cがSVP8からIOP3aに対する
オーダ信号線で、このオーダの中には、リセット、スタ
ート、ストップ、割込み要求等が含まれる。32はオーダ
信号線39cをデコードする回路で、その出力信号32aはIO
P3a内部のリセット信号、32bはスタート信号、また、32
cは割込み要求信号として、IOP3a内のマイクロ命令実行
制御部33に送られる。信号線39dは前記オーダ信号線39c
を補足する信号線であり、例えば、スタート指示の時は
マイクロプログラムのスタートアドレス値を与え、ま
た、割込み要求の場合は、割込み要求コードを与える。
レジスタ34は、前記割込み要求コードを格納するレジス
タであり、また、レジスタ35はIOP3aのマイクロプログ
ラムを格納する制御記憶（CS）36のアドレスレジスタで
ある。CS36の中には、通常動作処理のマイクロプログラ
ムの他に、本発明の中心となる障害回復処理のためのマ
イクロプログラムが含まれている。その障害回復処理プ
ログラムは２種類から成り、１つは自IOP3aの障害回復
処理プログラム36a（第１の処理手順）であり、もう一
つは他IOPの障害回復処理プログラム36b（第２の処理手
順）である。

第４図は記憶制御装置（SC）２の中の排他制御論理部
７とSVP8との関係のうち、本発明に直接係わる部分を示
す。排他制御論理部７の中には、主記憶５をアクセスす
る各ユニット（装置）に対応して、それらのユニットが
現在、主記憶を専有中かどうかを示すフリップフロップ
群41a〜41nが含まれる。各フリップフロップは、リクエ
スト受付制御部40によって参照、更新される。

リクエスト受付制御部40は、あるユニットから主記憶
５を専有したい旨のリクエストを受付けると、まず、排
他制御論理部７のフリップフロップ群41a〜41nを参照
し、その自、どのフリップフロップもセットされていな
ければ、主記憶５は誰にも専有されていないので、その
ユニットに対応するフリップフロップをセットし、主記
憶５が当該ユニットによって専有されたことを表示す
る。また、既に、いずれかのフリップフロップがセット
されている場合は、主記憶５は既に誰かに専有されてい
るということで、そのリクエスト要求元のユニットに対
し、リクエストが受付けられないことを応答し、そのユ
ニットに対応するフリップフロップをセットしない。い
ったんセットされたフリップフロップは、対応するユニ
ットから、専有状態を解除する旨のリクエストを受付け
ない限りリセットされない。従って、あるユニットにお
いて、主記憶５を専有するリクエストを発行してから、
その専有を解除するリクエストを出すまでの間に、その
ユニットで障害が発生し、かつ、その障害が回復不可能
な場合に、そのユニットに対応する前記フリップフロッ
プがセットされたまゝとなり、その後、他のいかなるユ
ニットも主記憶を専有できなくなってしまうという事態
に陥ってしまう。

そこで、上記排他制御論理部７のフリップフロップ群
41a〜41nの任意のものをSVP8からリセットできるように
する。即ち、SVP8の中のマイクロ命令実行論理部37から
リセットすべきフリップフロップを指定し、そのフリッ
プフロップリセット信号を排他制御論理部７の中のデコ
ード回路42でデコードし、フリップフロップ群41a〜41n
の中の指定されたフリップフロップをリセットする。

第５図はSVP8のマイクロ命令実行論理部37で実行され
るIOPの障害回復に関する処理の流れを示す。こゝで
は、IOP3aで障害が発生したとする。

SVP8はIOP3aにて障害が発生していることを信号線39b
にて通知されると、IOPの障害処理ルーチンが起動さ
れ、以下の処理を行う。まずステップ50で、カウンタ38
を参照し、IOP3aにおける障害発生件数が規定値を超え
たかどうかをチェックする。もし越えていなければステ
ップ51に進み当該障害発生回数計測カウンタ38をプラス
１し、ステップ52で当該IOP3aに対し障害状態をリセッ
トすべくチェックリセットを発行し、ステップ53で信号
線39d、アドレスレジスタ35経由で、当該IOP3aのマイク
ロプログラムの自分自身の障害回復処理ルーチン36aを
起動し、ステップ54で、IOP3aからの信号線39a経由での
回復処理完了報告を待つ。IOP3aから回復処理が正常に
行われた旨の報告を受けとると、SVP8における処理は終
了する。尚、SVP8では、この他にも障害情報のログアウ
ト等の処理を行うが、これらの処理は本発明には直接関
係しないので説明は省いてある。

ステップ54で、IOP3aからの回復処理の応答が一定時
間内に返らないか、あるいはIOP3aにて再度障害が発生
した場合は、ステップ55に進み、以降、SVP8は当該IOP3
aが回復不可能な障害状態に陥っていると見做し、シス
テム全体としての回復処理を試みる。まず、ステップ55
で、当該障害IOP3a下のチャネルとI/Oデバイス間の所謂
くらいつきを防止するため、IOP3a下の全てのチャネル4
a〜4hのI/Oインタフェース部に対し、SUPOフリップフロ
ップを“1"に、OPLOフリップフロップを“0"に夫々スキ
ャンインする（I/Oに対する選択的リセット指示）。次
にステップ56で、SC2の排他制御論理部７におけるロッ
クフリップフロップ群41a〜41nの、障害IOP3aに対応す
るフリップフロップをリセットし、障害IOP3aによる主
記憶５の専有状態（もしあれば）を解除する。次いで、
ステップ57で、システム内に動作可能なIOPが残ってい
るかどうかをチェックする。もし、少くとも１台でも動
作可能なIOPが残っていれば、ステップ59に進み、それ
らのIOPの中から１つのIOP（本例では3b）を選んで、そ
のIOPに対し障害IOP3aに代って回復処理を行うよう指示
する。すなわち、そのIOPのマイクロプログラムの他IOP
に関する障害回復処理ルーチンを起動する。この時、同
時に、そのIOPに対し障害が発生しているIOPの番号を教
える。ステップ57で、システム内に動作可能なIOPが１
台も残っていない場合には、システムはもはや動作継続
不可能と判断し、ステップ58で、IP1に対しマシンチェ
ック割込みを起こすよう指示する。

次に、第６図にIOP内の自分自身の障害回復に関する
処理の流れを示す。こゝでは、IOP3aが行うとする。

IOP3aは、SVP8から、自IOPの障害回復処理を起動され
ると、まずステップ60でSC2に対し専有解除要求付きリ
クエストを発行し、排他制御論理部７内の自IOPに対す
るロックフリップをリセットする。次いでステップ61で
自IOP下で動作している全てのI/Oオペレーションを停止
させ、それらを異常終了（CCC）割込み保留状態とし、
ステップ62でSCA6内のUCW20等の制御ブロックの自IOPに
対応するロックビット（21をビット４）をリセットす
る。この様にして、障害が発生していた時点で、IOP3a
が処理していた全てのI/Oオペレーションを異常終了さ
せると、ステップ63でSVP8に対し障害の回復処理が完了
したことを報告する。

次に、第７図にIOPマイクロプログラムの中の他IOPの
障害回復に関する処理の流れを示す。こゝでは、IOP3b
が障害を起こし、IOP3aが回復処理を行うとする。

IOP3aはSVP8から他IOP3bの障害回復処理36bを起動さ
れると、まずステップ70でSVP8から送られてきた障害IO
Pの番号を受けとる。次いでステップ71でSCA6内の制御
ブロックをサーチし、障害IOP3bに対するロックビット
（21のビット５）がセットされていれば、それをリセッ
トする。次にステップ72でSCA内の先頭UCW情報を読出
し、ステップ73で当該サブチャネルが動作中かどうかを
チェックする。具体的にはUCW20内のSCSW23のSAビット
をテストする。動作中でなければ次のステップ74で当該
サブチャネルがI/Oリクエストを保留しているか否かを
チェックする。具体的にはUSW20内のSCSW23のSPビット
をテストする。SAでもSPでも無い場合はステップ75に進
み、UCW20内のPAMビット26のうち、障害IOP3b下のチャ
ネルパスに対応するビットが立っていればそれをリセッ
トする。該PAMをリセットすることにより、対応するチ
ャネルパスには以降起動がかゝらないようになり、残さ
れた（即ち対応するPAMビットがまだ１になっている）
チャネルパスだけを使って以降のI/O動作が行われる。
次いで、ステップ76で全てのUCW20に対する処理が完了
したかどうかを判定し、もしまだであればステップ77で
SCA6から次のUCW20を読出し、ステップ73からの処理を
繰り返す。

もし、ステップ73の判定で、そのサブチャネルが動作
中であった場合には、ステップ78に飛び、その動作が障
害IOP3bで実行されていたか否かをチェックする。具体
的には、UCW20内のLPUMビット25を参照し、LPUMが“1"
になっているビットに対応するチャネルパスが障害IOP3
b下にあるかどうかをテストする。もし障害IOP3b下で動
作していた場合は、ステップ79に進み、そのサブチャネ
ルの動作を異常終了させ（CSB24のCCCをセットする）、
さらに割込み保留状態（SCSW23のSTPビットをセッとす
る）とし、ステップ75に進む。もしステップ78の判定
で、サブチャネルが障害IOP3b以外のIOPで動作していた
場合には、そのUCW20に対しては何もせずステップ75に
進む。

また、ステップ74の判定で、そのサブチャネルがI/O
リクエストを保留中であった場合にはステップ80に飛
び、そのI/Oリクエストは障害IOP3bで処理されつゝあっ
たかどうかをチェックする。具体的にはUCW20のPMCバイ
ト22のWINIEビットをチェックし、もし“1"が立ってい
るビットがあれば、そのビットに対応するチャネルパル
スが障害IOP3bに含まれているか否かをチェックする。
もし、障害IOP3bで処理されつゝあった場合にはステッ
プ79に飛び、そのサブチャネルを異常終了の割込み保留
状態とする。ステップ80で、WINIEビットが全て“0"
か、あるいは障害IOP3b以外のIOPに含まれるチャネルパ
ルスに対応するビットが立っていた場合は、ステップ81
で、そのI/Oリクエストを処理するために選択可能なチ
ャネルパルスが、障害IOP3b以外にもあるか否かをテス
トする。具体的にはUCW20のSPM27を参照し、障害IOP3b
以外のIOPに含まれるチャネルパルスに対応するビット
が立っているかどうかをチェックする。もし、選択可能
なチャネルパスが障害IOP3b下のチャネルパスしか無い
場合には、ステップ79に飛び、障害IOP3b以外のIOPに含
まれるチャネルパルスに対応するSPMビットも立ってい
る場合には、ステップ82に進み、障害IOP下のチャネル
パスに対応するSPMビットをリセットし、ステップ75に
進む。

以上の処理を全てのUCW20に対して実行し終ると、障
害IOP3bに対する他IOP3aでの障害回復処理が完了する。
なお、UCW20におけるPMCバイト22、LPUMバイト25、PAM
バイト26及びSPMバイト27内の各ビットが障害IOP下のチ
ャネルパスに対応するものかどうかは、該UCW20の28a〜
28dのチャネル識別番号を参照することでわかる。

本実施例によれば、ハードウェアをほとんど増やすこ
となく、SVP8とIOP3a,3bのマイクロプログラムだけで、
IOP3aあるいは3bの障害回復処理を実行することが出来
る。

〔発明の効果〕

本発明によれば、拡張チャネルサブシステム・アーキ
テクチャの計算機システムにおいて、SVPの制御下で、
あるIOPにて回復不可能な障害が発生した場合にも、シ
ステム内に動作可能なIOPが全て無くなるまでは、残さ
れたIOPで以降のI/O処理を行うようにできるので、シス
テム全体の可用性を高めることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のシステム構成を表わす図、
第２図はサブチャネル情報の内容を表わす図、第３図は
SVPとIOPとの間のインタフェースを表わす図、第４図は
SVPとSCとの間のインタフェースを表わす図、第５図はS
VP内のマイクロプログラムの処理の流れを表わす図、第
６図および第７図はIOP内のマイクロプログラムの処理
の流れを表わす図である。 １……命令処理プロセッサ（IP）、 ２……記憶制御装置（SC）、 3a,3b……入出力処理装置（IOP）、 4a〜4q……チャネル（CH）、 ５……主記憶装置（MS）、 ６……システム制御記憶域（SCA）、 ７……排他制御論理部（CU）、 ８……サービスプロセッサ（SVP）、 ９……入出力制御装置（CU）、 10……入出力装置（I/O）、 20……サブチャネル情報、 36a……自IOPの障害回復処理ルーチン、 36b……他IOPの障害回復処理ルーチン。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 北野 昌宏 秦野市堀山下１番地 日立コンピュータ エンジニアリング株式会社内 (72)発明者 渡辺 省三 秦野市堀山下１番地 日立コンピュータ エンジニアリング株式会社内 (56)参考文献 特開 昭60−123953（ＪＰ，Ａ) 特開 昭58−163030（ＪＰ，Ａ) 特開 昭54−2635（ＪＰ，Ａ) 特開 昭57−48121（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の入出力処理装置と、該入出力処理装
   置が入出力動作を制御するために必要な情報を蓄える記
   憶装置と、該記憶装置を前記複数の入出力処理装置が排
   他的にアクセスできるようにするための排他制御論理部
   と、前記複数の入出力処理装置および前記排他制御論理
   部との間に通信手段を有するサービスプロセッサとから
   成る計算機システムの障害回復処理方法において、 前記複数の入出力処理装置は各々、自入出力処理装置自
   身の障害回復処理の第１の処理手順および他の入出力処
   理装置の障害回復処理の第２の処理手順を有し、前記サ
   ービスプロセッサは、前記入出力処理装置で障害が発生
   していることを検出する手段と、該障害が固定障害に到
   ったか否かを検出する手段を有し、 ある入出力処理装置で障害が発生し、該障害が固定障害
   でない場合には、前記サービスプロセッサにて、該障害
   の発生した入出力処理装置に対して、自入出力処理装置
   自身の障害回復のために前記第１の処理手順を起動する
   ように指示し、 前記障害が固定障害である場合には、前記サービスプロ
   セッサにて、前記排他制御論理部に障害の発生した入出
   力処理装置の排他制御の無効化を指示するとともに、障
   害の発生していない他の入出力処理装置に対して、障害
   の発生した入出力処理装置の障害回復のために前記第２
   の処理手順を起動するように指示することを特徴とする
   計算機システムの障害回復処理方法。