JPS6046460B2 - デ−タ転送装置 - Google Patents

デ−タ転送装置

Info

Publication number
JPS6046460B2
JPS6046460B2 JP55122733A JP12273380A JPS6046460B2 JP S6046460 B2 JPS6046460 B2 JP S6046460B2 JP 55122733 A JP55122733 A JP 55122733A JP 12273380 A JP12273380 A JP 12273380A JP S6046460 B2 JPS6046460 B2 JP S6046460B2
Authority
JP
Japan
Prior art keywords
channel
data transfer
firmware
check
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55122733A
Other languages
English (en)
Other versions
JPS5748121A (en
Inventor
幹雄 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55122733A priority Critical patent/JPS6046460B2/ja
Publication of JPS5748121A publication Critical patent/JPS5748121A/ja
Publication of JPS6046460B2 publication Critical patent/JPS6046460B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明は、データ転送装置、特に、チャネル障害または
チャネルと入出力制御装置間のインタフェース障害を検
出した時に、該検出時点の内部状態情報が収集できるデ
ータ転送装置に関する。
従来のデータ転送装置は、チャネル障害またはチャネル
と入出力制御装置間のインタフェース障害を検出した時
に、主記憶装置の特定エリアにチャネル状態語を作成し
て格納しておく。このため中央処理装置に入出力割込が
受付けられたとき又は入出力命令実行の結果でコンデイ
シヨンコード■1となつたときに主記憶装置の特定エリ
アに格納されている前記チャネル状態語を読み出して障
害を探索しなければならないので、障害探索のために多
大の工数を必要とするという欠点があつた。
また、従来のデータ転送装置は状態履歴回路を具備する
ものもあつたが、このようなデータ転送″装置では前記
各障害検出時に指定した信号の履歴を収集することは可
能であるが、状態履歴回路を付加されているため金物量
が多くなるとともに、指定できる信号の数、信号の種類
に制限を持ちかつ予め前記状態履歴回路の動作を指定し
なければ″金物量の増大とともに、障害探索のための情
報の収集が複雑となるという欠点があつた。
本発明の目的は、障害探索工数を軽減できるとともに金
物量の増大を少なくしかつ障害探索のための情報の収集
が容易となるデータ転送装置を提・供することにある。
すなわち、本発明の目的はチャネル障害がチャネルと入
出力制御装置のインタフェース障害が検出されたときに
該検出時における内部状態情報の選択収集と保守診断装
置への転送をファームウェアで行なうことにより少しの
金物の増加で前記障害を検出したチャネル以外のチャネ
ルの動作に影響を与えず前記内部状態情報を容易に確保
することができるデータ転送装置を提供することにある
。本発明のデータ転送装置は、中央処理装置と、主記憶
装置と、保守診断装置と、複数のチャネルを制御し前記
中央処理装置との通信と前記主記憶装置とのデータ転送
と前記保守診断装置との通信を行なうチャネル制御装置
と、該チャネル制御装置の制御もとに入出力制御装置と
のデータ転送装置を行なう複数の前記チャネルとを有す
るデータ転送装置とを具備する計算機システムにおいて
、前記チャネルのマシンチェックおよび前記チャネル制
御装置内の前記チャネル個有に存在する制御部のマシン
チェックおよび前記チャネルと前記入出力制御装置間の
インタフェースチェックが検出された場合に該検出時点
での前記チャネルと前記チャネル制御装置の前記検出さ
れたチェックに関する内部状態情報を前記チャネル制御
装置内のファームウェアにより選択収集し前記チャネル
制御装置内にある内部記憶の特定エリアに退避する退避
手段と、複数の前記チャネルからの前記データ転送に関
する処理要求に対応し前記フアームウエ、アが行なう処
理が完了しているときに前記内部記憶に退避された前記
内部状態情報を前記保守診断装置へ前記ファームウェア
により分割して転送する転送手段とを含んで構成される
次に、本発明の実施例について、図面を参照し.て詳細
に説明する。第1図は本発明を実施しているデータ転送
装置を含む計算機システムのシステム構成図である。
ここで、ユニット10は主記憶装置、ユニット11はブ
ロック16で示す診断制御部とブロック317で示すシ
ステム制御部とブロック18で示す主記憶制御部とから
なる主記憶制御装置、ユニット12は保守診断装置、ユ
ニット13は中央処理装置、ユニット14はデータ転送
装置、ユニット15は入出力制御装置である。また、デ
ータ転送装置14は主記憶制御部18を介して主記憶装
置10とデータ転送を行なうとともに、主記憶制御部1
8を介して中央処理装置13と入出力命令の実行制御な
らびに入出力割込制御その他に関する通信を行ない、ま
た、主記憶制御部18を介して診断制御部16と保守診
断制御その他に関する通信を行ない、また、診断制御部
16との間の保守診断制御、ならびに、システム制御部
17とシステム制御に関する直接のインタフェースを持
ち、さらに、入出力制御装置15との間の入出力インタ
フェースを介してデータ転送を行なう。
また、診断制御部16は保守診断装置12と保J守診断
制御に関するインタフェースを代表して持つている。
第2図は本発明の一実施例を示すブロック図で、第1図
に示すデータ転送装置14の詳細を示す。
ブロック20はメモリアクセス部であり、主記憶制御部
18とインタフェース28で接続されていて、後述する
チャネル制御部、チャネルデータ部からのメモリアセス
要求や装置間通信要求、その他の受付中継を制御する。
チャネル制御部21は、診断制御部16およびシステム
制御部17とインタフェース26,27で接続されてお
り、入出力命令の実行制御や入出力割込制御やチャネル
プログラム実行制御が入出力インタフェース制御ならび
にシステム制御や保守診断制御を中心となつて行なう。
なお、チャネル制御部21はファームウェアによつて制
御され、チャネル制御情報メモリおよびサブチャネルメ
モリを持つ。チャネルデータ部22は、チャネル制御部
21の指示を受け主記憶装置10と後述するパーストモ
ードのチャネル25間のデータ転送を制御すると共にチ
ャネル対応にデータアドレスやバイトカウントなどの転
送制御情報をバッファリングしている。
チャネル選択部23はチャネル制御部21およびチャネ
ルデータ部22と各チャネル25を後述するチャネル接
続部24を介して接続するとともにデータ転送の優先順
位を制御する。
チャネル接続部24は、チャネル25を8台まとめ、チ
ャネル選択部23とのインタフェースを制御し、チャネ
ル制御部21およびチャネルデータ部22とチャネル2
5との信号授受を仲介する。
前記のメモリアクセス部20、チャネルMu御部21、
チャネルデータ部22、チャネル選択部23、チャネル
接続部24でチャネル制御装置を構成する。
チャネル25は、パーストモードチャネルとマルチプレ
クスチヤネルの2種類ある。
前記パーストモードチャネルはチャネル制御部21の指
示により入出力インタフェースを制御するとともに転送
データのバッファリングを行ない、チャネルデータ部2
2との間のデータ授受を制御する。前記マルチブレスク
モードチヤネルはチャネル制御部21の指示により入出
力インタフェースを制御するとともにチャネル制御部2
1との間のデータ授受を制御する。このチャネル25は
入出力制御装置15とインタフェース29で接続されて
いる。第2図に示す本発明の一実施例のデータ転送装置
は、チャネル25のマシンチェックおよび、チャネルデ
ータ部22がチャネル接続部24における各チャネル2
5に個有に存在する制御部のマシンチェックおよび、イ
ンタフェース29のインタフェースチェックを検出した
場合に該検出時点でのチャネル制御部21、チャネルデ
ータ部22、チャネル接続部24、チャネル25の前記
検出したチェックに関する内部状態情報をチャネル制御
部21内のファームウェアにより選択収集しチャネル制
御部21内にある内部記憶の特定エリアに退避する退避
手段Aと、該内部記憶に退避された前記内部状態情報を
保守診断装置12へ前記ファームウェアにより転送する
転送手段Bを含んでいる。第3図A,bは第2図に示す
退避手段および転送手段がファームウェアによつて動作
するときの動作を示す概略動作フローチャートである。
第3図aに示す退避手段の概略動作フローでは、チャネ
ル25が自ブロック内のマシンチェックを検出したとき
およびチャネル接続部24が自ブロック内でチャネル個
有に存在する制御部のマシンチェックを検出したとき前
記ファームウェアが動作ボックス30に示すチャネルチ
ェック割出によつて起動される。ここでハードウェアに
ファームウェアを起動すべき要因が生じ、該要因に対応
するファームウェアの開始アドレスをハードウェアて発
生しファームウェアを起動することを割出と言う。チャ
ネルデータ部22が自ブロック内でチャネル個有に存在
するマシンチェックを検出したとき前記ファームウェア
が動作ボックス31に示すデータエラー割出によつて起
動される。
インタフェース29のインタフェースチェックをチャネ
ル25が検出したとき前記ファームウェアが動作ボック
ス32に示すインタフェースチェック割出によつて起動
される。
前記動作ボックス30,31,32で前記ファームウェ
アが起動されたとき、動作ボックス33で示すチャネル
データ部22のストール状態を前記ファームウェアが検
出したとき、および、動作ボックス34に示すインタフ
ェース29のインタフェースチェックを前記ファームウ
ェア検出したときに動作ボックス35に示すチャネル制
御部21、チャネルデータ部22、チャネル接続部24
、チャネル25の前記検出されたチェックに関する内部
状態情報(一般に、ログアウトデータと呼ばれる。
)を前記ファームウェアにより選択収集しチャネル制御
部21にある内部記憶の特定エリアに退避する処理と動
作ボックス36に示す前記ファームウェアの他の割出要
因(チャネル制御装置とチャネルとが本来行なうべきデ
ータ転送に関するチャネルなどからのファームウェアに
対する処理要求等)より低レベルの割出要因となるファ
ームウェアリクエスト割出要因をセットし動作ボックス
37に示す次の処理を行なう。第3図bに示す転送手段
の概略動作フローでは、動作ボックス38に示すファー
ムウェアリクエスト割出によつて前記ファームウェアが
起動さ”れると診断制御部16に対して動作ボックス3
9に示すログアウト要求通信を行ない、動作ボックス3
10に示す他の割出要因が存在するとき該要因による割
出、該要因の処理を行なう。
前記ログアウト要求通信を受け付けた診断制御部16は
保.守診断装置12に対して該通信のあつたことを通知
する。保守診断装置12は診断制御部16に対してデー
タ転送装置14の内部状態情報を読み取るように指示し
、診断制御部16はデータ転送装置14に対して内部状
態情報のディスプレイ通信ノを行なう。該通信によつて
動作ボックス311に示す内部状態情報のディスプレイ
通信受付割出となり前記ファームウェアが起動される。
該ファームウェアは前記通信で指定された1ワードを前
記内部記憶から読み出し動作ボックス312に示す内部
状態情報送出通信によつて診断制御部16に対して送出
し動作ボックス310に示す処理に移る。診断制御部1
6は保守診断装置12に対して前記内部状態情報を送出
する。動作ボックス311,312,310の処理は後
述する第5図に示すすべての内部状態情報を保守診断装
置12が受け取るまで32回繰り返し実行され、該内部
状態情報は保守診断装置12によつてこの保守診断装置
12内のプロツピーデイスク上に書き込まれる。
それゆえ、フロッピーディスク上のデータを障害探索の
データとして利用することができる。
第4図は、第2図に示す実施例のデータ転送装置が前記
ファームウェアによつて動作するときのタイムチャート
を示す。本発明を実施するために前記ファームウェアが
専有される時間は少しであり、しかも短時間に分割され
る。したがつて、前記ファームウェアが障害を検出した
チャネル以外のチャネルの動作を制御するための時間、
すなわち、動作ボックス310の処理に使用される時間
は十分確保でき前記チャネルの動作に影響を与えること
はない。
第5図は第2図に示す実施例での前記内部状態情報が退
避されるチャネル制御部21内の内部記憶の特定エリア
の構成を示す記憶構成図である。
この特定エリアは4バイト×32ワードで構成され次の
ように定義される。エリア50は未使用、エリア51に
はデータ転送装置14の装置番号、マシンチェックとイ
ンタフェースチェックの種別、検出された該チェック.
に対応するチャネル番号と該チェック発生時に前記チャ
ネルに制御されている入出力デバイス番号が設定され、
エリア52にはチャネル制御部21に含まれる前記チェ
ックに対応するチャネル制御情報メモリの内容が設定さ
れ、エリア53にはチ.ヤネル制御部21に含まれる前
記チェックに対応するサブチャネルメモリの内容が設定
され、エリア54には前記チェックに対応するチャネル
25に含まれるレジスタ、制御フリップフロップの内容
が設定され、エリア55には前記チェックに対・応する
チャネル接続部24に含まれるレジスタの内容が設定さ
れ、エリア56にはチャネルデータ部22に含まれる前
記チェックに対応する個有に存在するバッファの内容が
設定され、エリア57にはチャネル制御部21に含まれ
る前記ファームウェアで取り扱い可能なフリップフロッ
プ群の内容が設定される。
エリア58には内部記憶に退避している内部状態情報を
保守診断装置12に送出完了する前に新たなマシンチェ
ック、インタフェースチェックが検出されたとき該チェ
ックに対応する前記エリア51と同様の内容が1ワード
ごと(最大5ワード)順次設定される。エリア59には
内部記憶に内部状態情報が退避されたときから・この内
部状態情報を保守診断装置12に送出完了するまで゜゜
1゛に設定されるフィールド510と該フィールド51
0が゜“1゛のときに新たなマシンチェック、インタフ
ェースチェックが検出されたとき該チェックの検出回数
が設定されるフィールド511が含まれる。前記フィー
ルド510が゜゜1゛のとき新たなマシンチェック、イ
ンタフェースチェックが検出されてもエリア50〜57
は保護される。本発明のデータ転送装置は、チャネル制
御部に退避手段と転送手段を追加することにより、障害
時の内部状態情報が採取できるので、障害探索工数が軽
減できるという効果がある。
すなわち、本発明のデータ転送装置は、前記チェックが
検出されたとき内部状態情報をファームウェアにより選
択収集し内部記憶の特定エリアに退避しファームウェア
により保守診断装置に転送することによつて少しの金物
で他のチャネル動作に影響を与えず前記内部状態情報を
採取てきるという効果がある。
【図面の簡単な説明】
第1図は本発明のデータ転送装置を含む計算機システム
のシステム構成図、第2図は本発明の一実施例のデータ
転送装置のブロック図、第3図A,bは第2図に示す退
避手段および転送手段がファームウェアによつて動作す
るときの概略動作フローチャート、第4図は第2図に示
す実施例がファームウェアによつて動作するときのタイ
ムチャート、第5図は第2図に示す実施例での内部状態
情報が退避されるデータ転送装置内の内部記憶の特定エ
リアの構成を示す記憶構成図である。 10・・・・・・主記憶装置、11・・・・・・主記憶
制御装置、12・・・・・・保守診断装置、13・・・
・中央処理装置、14・・・・・・データ転送装置、1
5・・・・・・入出力制御装置、16・・・・・・診断
制御部、17・・・ウステム制御部、18・・・・・・
主記憶制御部、20・・・・・・メモリアクセス部、2
1・ ・・チャネル制御部、22・・チャネルデータ部
、23・・・・・チャネル選択部、、24・・・・チャ
ネル接続部、25・・・・・・チャネル、A・・・・退
避手段、B・・・・・・転送手段、26〜29・インタ
フェース、30〜39,310〜312・・・・・動作
ボックス、50〜59・ ・・エリア、510〜511
・・・・・フィールド。

Claims (1)

    【特許請求の範囲】
  1. 1 中央処理装置と、主記憶装置と、保守診断装置と、
    複数のチャネルを制御し前記中央処理装置との通信と前
    記主記憶装置とのデータ転送と前記保守診断装置との通
    信を行うチャネル制御装置と、該チャネル制御装置の制
    御のもとに入出力制御装置とのデータ転送を行なう複数
    の前記チャネルとを有するデータ転送装置とを具備する
    計算機システムにおいて、前記チャネルのマシンチェッ
    クおよび前記チャネル制御装置内の前記チャネル個有に
    存在する制御部のマシンチェックおよび前記チャネルと
    前記入力制御装置間のインタフェースチェックが検出さ
    れた場合に該検出時点での前記チャネルと前記チャネル
    制御装置の前記検出されたチェックに関する内部状態情
    報を前記チャネル制御装置内のファームウェアにより選
    択収集し前記チャネル制御装置内にある内部記憶の特定
    エリアに退避する退避手段と、複数の前記チャネルから
    の前記データ転送に関する処理要求に対応し前記ファー
    ムウェアが行なう処理が完了しているときに前記内部記
    憶に退避された前記内部状態情報を前記保守診断装置へ
    前記ファームウェアにより分割して転送する転送手段と
    を含むことを特徴とするデータ転送装置。
JP55122733A 1980-09-04 1980-09-04 デ−タ転送装置 Expired JPS6046460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55122733A JPS6046460B2 (ja) 1980-09-04 1980-09-04 デ−タ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55122733A JPS6046460B2 (ja) 1980-09-04 1980-09-04 デ−タ転送装置

Publications (2)

Publication Number Publication Date
JPS5748121A JPS5748121A (en) 1982-03-19
JPS6046460B2 true JPS6046460B2 (ja) 1985-10-16

Family

ID=14843234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55122733A Expired JPS6046460B2 (ja) 1980-09-04 1980-09-04 デ−タ転送装置

Country Status (1)

Country Link
JP (1) JPS6046460B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6368951A (ja) * 1986-09-10 1988-03-28 Fujitsu Ltd チヤネルエラ−ロギング方式
JPS6375847A (ja) * 1986-09-18 1988-04-06 Nec Corp 情報処理システムの障害処理方式
JP2530835B2 (ja) * 1987-02-21 1996-09-04 株式会社日立製作所 計算機システムの障害回復処理方法

Also Published As

Publication number Publication date
JPS5748121A (en) 1982-03-19

Similar Documents

Publication Publication Date Title
JP2996440B2 (ja) データ処理システムの診断方式
JPS6363933B2 (ja)
JPS6046460B2 (ja) デ−タ転送装置
JPS6048773B2 (ja) 複数計算機間の相互監視方式
CN110134638B (zh) 一种双处理器数据交换方法
JPS6153744B2 (ja)
JPH1027115A (ja) コンピュータシステムの障害情報採取回路
JPS5821726B2 (ja) チヤネル装置における情報退避処理方式
JPS62229454A (ja) デ−タ処理装置の機能構成を変更する方法および装置
JPH04328646A (ja) 障害情報の採取方式
JPS6349805B2 (ja)
JP3348947B2 (ja) システム診断方法
JPH05257831A (ja) 入出力処理装置
KR930002857B1 (ko) 다중처리기 시스팀에서의 시스팀 구성표 작성방식
JPH0328948A (ja) 入出力制御装置の動作状態情報収集方式
JP3012402B2 (ja) 情報処理システム
JPS6230668B2 (ja)
JPH04165444A (ja) 障害情報転送方式
JPS61165160A (ja) バス制御方式
JP2000099413A (ja) リモート転送装置および方法
JPH0324108B2 (ja)
JPS61184645A (ja) 割込制御方式
JPH02212946A (ja) 情報処理装置の障害通知方式
JPS6158063A (ja) デ−タ処理装置
JPS6273341A (ja) 情報処理装置