JPH0324108B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、複数のデータステーシヨンを伝送
路を介して直線状またはループ状に結合して成る
データウエイシステムにおけるRAS情報の収集、
保有方式に関するものである。

ここでRASとは、信頼性（reliability）・可用
性（availability）・保守性（serviceability）を
指し、信頼性は装置の故障が少ないこと、可用性
は万一故障してもシステムの稼動率低下が小さい
こと、保守性は故障が早く修復できること、を意
味する。そこでシステムにおけるRAS情報とは、
システムの信頼性、可用性、保守性の維持、向上
に資するためのシステム内の状態情報をいうもの
である。

さて、近年計算機制御技術の分野では、データ
ウエイシステムを情報伝送の核としたシステム構
成が各種のプラントで一般的に採用されてる。デ
ータウエイシステムは、一般的には長距離の伝送
路を介して複数個のデータステーシヨンをループ
状又は直線状に結合して成るもので、各ステーシ
ヨンの設置場所は広い範囲に亘ることが多い。こ
のため、伝送路の切断、ステーシヨンのダウンあ
るいはステーシヨンの中の構成要素のダウンなど
の故障が発生したときは、これらの状態情報いわ
ゆる前述のRAS情報を当該ステーシヨンにオペ
レータが出向かないでも、素早く計算機やオペレ
ータに伝達出来ることが要請されている。

第１図にデータウエイシステムの構成例をブロ
ツク図で示す。同図において、Ｓ１〜Ｓ５はデー
タウエイステーシヨン、CPU１，CPU２はそれ
ぞれ中央処理装置、Ｉ／Ｏは例えばCRT（陰極線
管）デイスプレー等の入出力機器、PiOはプロセ
ス入出力装置、である。この例では、５個のステ
ーシヨンがループ状に伝送路Ｌによつて結合され
ており、各ステーシヨンには、CPU，Ｉ／Ｏ，
PiO等が図示の如く結合されている。

第２図は、データウエイステーシヨンの構成例
をブロツク図で示す。同図において、１はデータ
転送のハードウエア上の交通整理を実行するバス
コントローラ（BSC）、２はデータ転送用の共通
バス、３は中央処理装置結合部（UADP）、４は
中央処理装置（CPU）、５は伝送制御部６（図で
は、６−１と６−２の２個が示されている）を介
して当該ステーシヨンとの間で伝送手順等のプロ
トコールを実行するデータウエイ制御部
（DWE）、６は直列→並列、並列→直列変換など
を実行する伝送制御部（XC）、７は伝送線路、８
は入力機器（Ｉ／Ｏ）、プロセス入出力装置
（PiO）などを接続する機器結合部（IOCH）、９
はＩ／Ｏ及びPiOである（図では、９−１〜９−
ｎのｎ個が示されている）。

第１図及び第２図の構成例に示されるデータウ
エイシステムのRAS情報には、システムの構成
（稼動中のステーシヨン表示、伝送線路の状態表
示など）及びステーシヨンの構成（UADP，
IOCH，XC，DWEなどの動作／ダウン表示な
ど）に関する比較的重要情報である構成情報（但
し、DWEの動作／ダウン表示は隣接するステー
シヨンが検出するものである）、ステーシヨンの
構成要素（UADP，IOCH，XC，DWEなど）の
内部状態（構成要素の内部の状態表示、外部機器
の状態表示、など）に関する比較的重要性の低い
チヤネル情報、それに単位時間当りのコマンドフ
レームの伝送処理数などの稼動情報がある。

データウエイシステム内で、故障が発生したと
き、それに的確に対処するために、RAS情報が
必要とされる訳であるが、RAS情報の中で上述
の構成情報は、全体システムの動作に大きな支障
を及ぼす重大故障情報（例えば、複数ステーシヨ
ンをループ状に結合する伝送線路に切断等の故障
が生じたとすると、ループ状のシステムは成立し
なくなり、直線状のシステムへと構成の変化が生
じる）を含むものと云うことが出来、これに対し
チヤネル情報は、チヤネル（CPUからみると、
データウエイは一つのチヤネルに当たる）につな
がるデバイスとしてのステーシヨンの構成要素の
故障情報を含むものであり、デバイスそのものの
故障は全体システムの動作に大きな影響を及ぼす
ものでないから、この意味で、チヤネル情報は軽
故障情報を含むものと云うことができる。所で、
従来のデータウエイシステムにおける大部分の
RAS情報の収集、保有は、データウエイシステ
ムに接続された各ステーシヨンが全ステーシヨ
ン、全チヤネルに命令を逐一発して各ステーシヨ
ンに保有されている該ステーシヨンの詳細RAS
情報を読み取ることで行つていた。このため、各
ステーシヨンはRAS情報を収集して保有するの
に、ステーシヨン数分の詳細RAS情報を格納す
るメモリ領域が必要な上に、ステーシヨン数倍の
詳細RAS情報伝送時間が必要であるという問題
点があつた。

本発明は、データウエイシステムに接続された
各ステーシヨンがRAS情報を収集、保有するに
際して、各ステーシヨンのメモリ容量が小で、収
集時間が少なくてすることが可能な、新規なデー
タウエイシステムにおけるRAS情報の収集、保
有方式を提供することを目的とする。

本発明の特徴は、RAS情報を自ステーシヨン
だけに保持する情報、自ステーシヨン以外の他の
ステーシヨンにも伝送して保持させる情報に分類
し自ステーシヨンにだけ保持する情報は当該ステ
ーシヨンに固有の詳細情報とし、他の全ステーシ
ヨンにも配信して保持させる情報は、固有の詳細
情報を概括して得られる概括情報とし、情報量の
ピラミツト的な階層構成をつくり、他ステーシヨ
ンに伝送する情報量を大巾に少なくした点にあ
る。

次に図を参照してこの発明の一実施例を詳しく
説明する。

第３図は、本発に従う任意のステーシヨンｉに
おけるRAS情報の構成例を示す説明図である。

複数のステーシヨンのうち任意のステーシヨン
ｉにおけるRAS情報の構成−保有方式を第３図
を参照して説明する。同図にみられるように、ス
テーシヨンｉは、当該ステーシヨンに固有の詳細
RAS情報を記憶するメモリブロツク１０と、シ
ステム内全ステーシヨンに関する概括RAS情報
を記憶するメモリブロツクとして１１および１２
を有している。

メモリブロツク１０に記憶される内容は、詳細
構成情報１０ａと詳細チヤネル情報１０ｂと稼動
情報１０ｃからなる内容であり、例えば、隣接ス
テーシヨン番号とかダウン原因などの詳細情報を
含んでいる。概括RAS情報メモリブロツク１１
には、例えばシステム内におけるステーシヨンの
数が64個あり、各ステーシヨンに番号０〜63が付
与されていたとすると、各ステーシヨン毎に、対
応した概括構成情報が記憶される。従つてメモリ
ブロツク１１を構成情報ブロツクとを云う。例え
ばステーシヨンｉに対応する概括構成情報は、ス
テーシヨンｉに固有の詳細構成情報１０ａから、
必要最少限のものをピツクアツプするなどの要約
的方法によつて作成された後、メモリブロツク１
１におけるステーシヨンｉの対応位置に記憶され
る。概括RAS情報メモリブロツク１２には、同
様にして、各ステーシヨン毎に、対応した概括チ
ヤネル情報が記憶される。従つてメモリブロツク
１２をチヤネル情報ブロツクとも云う。例えばス
テーシヨンｉに対応する概括チヤネル情報は、ス
テーシヨンｉに固有の詳細チヤネル情報１０ｂか
ら、必要最少限のものをピツクアツプするなどの
要約的方法によつて作成された後、メモリブロツ
ク１２におけるステーシヨンｉの対応位置に記憶
される。

構成情報ブロツク１１には、各ステーシヨン毎
の概括構成情報がセツトされるが、概括構成情報
の内容は、ステーシヨンの構成要素（チヤネル）
が動作しているかダウンしているかの表示など概
括的なものだけで、ダウン原因などの詳細情報は
含まれない。

チヤネル情報ブロツク１２には、ステーシヨン
の構成要素（チヤネル）に異常があるか否かの表
示など概括的なものだけで、これ以上の詳細情報
は含まれていない。

構成情報ブロツク１１には、各ステーシヨンに
対応する概括構成情報が記憶されるので、各ステ
ーシヨン毎の詳細構成情報をすべて記憶する場合
に比較すれば、構成情報ブロツク１１のメモリ容
量は相当小さくなる筈であるが、それでもなおか
つ情報量が多くて、参照時に不便が生じるとき
は、ブロツク１１に記憶された概括構成情報をさ
らに概括して全体構成情報としてブロツク１３に
記憶するとよい。全体構成情報は、後述する各ス
テーシヨン毎の概括構成情報をもとに各ステーシ
ヨンのデータウエイ制御部（DWE）が作成する
もので、システム構成（ループ状／直線状）、ス
テーシヨン数、各ステーシヨンの動作／ダウンの
表示など真に概括的な情報からなる。

次に、前述したRAS情報の作成及び伝送の動
作について説明する。詳細構成情報はステーシヨ
ンのデータウエイ制御部が構成変化を認めた時点
で作成し、詳細チヤネル情報はステーシヨンの構
成要素（チヤネル）が内部状態に変化があつた時
点で作成する。稼動情報はステーシヨンの構成要
素（チヤネル）が定期的に所定の稼動情報を、こ
の領域にセツトすることで作成される。全体構成
情報の作成は前述したが、後述する構成情報ブロ
ツクの作成と伝送の主役を演じるステーシヨンの
データウエイ制御部（DWE）が作成して、これ
を構成情報ブロツクと一緒に伝送することで、各
ステーシヨンに格納することでも実現できる。

次に、構成情報ブロツクの伝送及び作成の動作
について説明する。伝送路の切断、ステーシヨン
のダウン、ステーシヨン内の構成要素のダウン等
の構成変化を伴う異常が発生すると、コマンドフ
レームが当該ステーシヨンあるいは当該構成要素
に伝送されない上に、発信側のCPU結合チヤネ
ルが長時間ビジー状態となり、システム全体に影
響を及ぼすことになるので、素早くシステムの再
構成を実施する必要がある。それで、構成変化要
因を検出したステーシヨンは、素早くシステムの
再構成動作を始める。この再構成動作は各ステー
シヨンのデータウエイ制御部（DWE）に設けら
れている例えばCPUなど（図示せず）により行
われる。先ず、データウエイ制御部（DWE）は
再構成動作の開始を全ステーシヨンに伝送して全
ステーシヨンにおいて新規のコマンドフレームの
伝送受付けを禁止する。次いで、全ステーシヨン
の探索を行なつて動作可能な全てのステーシヨン
の構成情報を収集して、各ステーシヨンの概括構
成情報からなる構成情報ブロツクを作成する。そ
してこの構成情報ブロツクを全ステーシヨンに伝
送し、その後構成制御動作の終了を全ステーシヨ
ンに伝送してシステムを正常動作状態に復帰させ
る。尚、システムの再構成動作の態様は色々ある
が、その一例として必要あれば特公昭54−16383
号公報を参照されたい。

チヤネル情報ブロツクの伝送及び作成動作につ
いて説明する。チヤネル情報は、ステーシヨン内
のチヤネル軽故障情報であるので、この情報が変
化したとしても、その部分だけの問題でシステム
全体に影響が及ぶことはない、このため、チヤネ
ル情報の変化を検出したステーシヨンのデータウ
エイ制御部は、一般のコマンドフレームの伝送を
実行しながら、チヤネル情報ブロツクの自ステー
シヨンのチヤネル情報部だけを全ステーシヨンに
伝送する。そして、各ステーシヨンのデータウエ
イ制御部は受領したチヤネル情報をそのステーシ
ヨンに対応したチヤネル情報ブロツクに書込む。

次に、データウエイシステムに接続された
CPU等のプロセツサがこれらのRAS情報を読み
出す動作について説明する。データウエイ制御部
は、構成情報又はチヤネル情報を受信すると、こ
れらのRAS情報を所定の領域にセツトした後、
CPUに対して、固有の割込を発生する。CPUは
この割込を判読することにより、構成情報ブロツ
ク又はチヤネル情報ブロツクを読み出すことでど
のステーシヨンに構成変化又はチヤネル変化があ
つたかを知ることが出来る。構成情報又はチヤネ
ル情報の詳細を知りたいときは、CPUは当該ス
テーシヨンのデータウエイ制御部にコマンドを発
してこれらの情報を自己に対して伝送させる。稼
動情報の読み出しは、構成情報及びチヤネル情報
の詳細読み出しと全く同一の手順で実行される。

本発明では、RAS情報を概括情報（一次情報）
とその詳細情報（二次情報）及びその他情報にピ
ラミツド的に階層構成としたので、データウエイ
システムの各ステーシヨンのRAS情報用メモリ
容量を従来と比較して大巾に縮少可能である。従
来は（ステーシヨンの詳細情報用メモリ容量×最
大ステーシヨン数）必要であつたが、本発明では
（ステーシヨンの詳細情報用メモリ容量×１＋概
括情報用メモリ容量×最大ステーシヨン数）でよ
い。更に、全ステーシヨンに共通に保有する
RAS情報は概括情報に限定したので、伝送すべ
きRAS情報が前述した如く、大巾に縮少される
ので、データウエイシステムのRAS情報を収
集・配信する時間がその分短くなる。

各ステーシヨンがデータウエイに接続された他
のステーシヨンのRAS情報の詳細情報を収集す
る場合は、当該ステーシヨンの詳細情報は、概括
情報を判読した後で試行錯誤なしに一発で読み出
し可能であるので、全ステーシヨンのRAS情報
を読み出す必要がないので、メモリ容量も小さく
てよいし、更にRAS情報の収集時間も常に最短
の時間で可能である。

前述した如く、本発明は、RAS情報のデータ
構成、収集・配信方式、伝送方式に工夫を施すこ
とによつて、各ステーシヨンの、RAS情報収集
のためのメモリ容量及び収集・配信時間を縮少可
能であり、更に、RAS情報の収集・配信に伴う
システムへの影響を軽微に出来るので、その工業
的価値は極めて高い。

本発明は、いわゆるデータウエイシステム全般
に適用可能なことはもちろん、全ての伝送システ
ムに適用可能である。

【図面の簡単な説明】

第１図は、データウエイシステムの構成例を示
すブロツク図、第２図は、データウエイステーシ
ヨンの構成例を示すブロツク図、第３図は、本発
明に従う任意のステーシヨンｉにおけるRAS情
報の構成例を示す説明図、である。 符号の説明、CPU１，CPU２……中央処理装
置、Ｓ１〜Ｓ５……データウエイステーシヨン、
Ｉ／Ｏ……入出力装置、PiO……プロセス入出力
装置、Ｌ……伝送路、１……バスコントローラ、
２……共通バス、３……CPU結合部、４……
CPU、５……データウエイ制御部、６……伝送
制御部、７……伝送線路、８……機器結合部、９
……Ｉ／ＯまたはPiO、１０……詳細RAS情報の
メモリブロツク、１１……構成情報ブロツク、１
２……チヤネル情報ブロツク、１３……全体構成
情報ブロツク。

Claims (1)

1. 【特許請求の範囲】 １ 複数のデータステーシヨンを伝送路を介して
   直線状またはループ状に結合してなるデータウエ
   イシステムにおいて、 各ステーシヨンには、自ステーシヨンに固有の
   詳細RAS情報（システムの信頼性、可用性、保
   守性の維持、向上に資するためのシステム内の状
   態情報）を記憶する第１のメモリブロツクと、全
   ステーシヨンに関する概括的なRAS情報を記憶
   する第２のメモリブロツクとを設け、 各ステーシヨンは、自ステーシヨンに固有の詳
   細RAS情報を作成して前記第１のメモリブロツ
   クに格納するとともに、該詳細RAS情報から概
   括的なRAS情報を作成して前記第２のメモリブ
   ロツクの所定の領域に格納し、 何れか１つのステーシヨンが、各ステーシヨン
   の前記第２のメモリブロツクから該ステーシヨン
   の概括的なRAS情報を探索して自ステーシヨン
   の前記第２のメモリブロツクに格納することによ
   り全ステーシヨンの概括的なRAS情報を作成し
   た後、全ステーシヨンに配信するか、あるいは各
   ステーシヨンが自ステーシヨンの状態変化に応じ
   て作成された自ステーシヨンの概括的なRAS情
   報を各ステーシヨンの前記第２のメモリブロツク
   の所定の領域に配信することにより全ステーシヨ
   ンに関する概括的はRAS情報が収集されること
   を特徴とするデータウエイシステムにおける
   RAS情報の収集、保有方式。