JP3348947B2 - システム診断方法 - Google Patents
システム診断方法Info
- Publication number
- JP3348947B2 JP3348947B2 JP34858393A JP34858393A JP3348947B2 JP 3348947 B2 JP3348947 B2 JP 3348947B2 JP 34858393 A JP34858393 A JP 34858393A JP 34858393 A JP34858393 A JP 34858393A JP 3348947 B2 JP3348947 B2 JP 3348947B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus interface
- input
- command
- interface register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】本発明は、ＣＰＵ、メモリ、及び入出力ボ
ードがシステムバスを介して共通接続され、システムバ
スに入出力ボードを増設することによりシステム拡張が
なされるコンピュータシステムに用いて好適なシステム
診断方法に関する。
ードがシステムバスを介して共通接続され、システムバ
スに入出力ボードを増設することによりシステム拡張が
なされるコンピュータシステムに用いて好適なシステム
診断方法に関する。
【０００２】
【従来の技術】コンピュータの分野では機能の分散化が
進み、ＣＰＵが持つ機能の一部を入出力コントローラが
受け持ち、全体としての性能向上を図っている。ＣＰ
Ｕ、主記憶等を標準で持つ入出力コントローラがシステ
ムボードに実装され、拡張入出力コントローラがボード
に実装されて、この間が複数本のアドレスライン、デー
タライン、及びコントロールラインで構成されるシステ
ムバスに共通接続され、１セットのコンピュータシステ
ムが構築される。
進み、ＣＰＵが持つ機能の一部を入出力コントローラが
受け持ち、全体としての性能向上を図っている。ＣＰ
Ｕ、主記憶等を標準で持つ入出力コントローラがシステ
ムボードに実装され、拡張入出力コントローラがボード
に実装されて、この間が複数本のアドレスライン、デー
タライン、及びコントロールラインで構成されるシステ
ムバスに共通接続され、１セットのコンピュータシステ
ムが構築される。
【０００３】ところで、システムバスに接続される入出
力ボードに於けるバスインタフェース部分の確認は、Ｃ
ＰＵからその入出力ボードに向けて、その入出力ボード
がサポートしている全てのコマンドを発行し、そのコマ
ンドの機能確認と同時に検証されるものとしていた。即
ち、接続される入出力ボード分のテストプログラムを用
いて各入出力ボードの動作確認を行なっていた。
力ボードに於けるバスインタフェース部分の確認は、Ｃ
ＰＵからその入出力ボードに向けて、その入出力ボード
がサポートしている全てのコマンドを発行し、そのコマ
ンドの機能確認と同時に検証されるものとしていた。即
ち、接続される入出力ボード分のテストプログラムを用
いて各入出力ボードの動作確認を行なっていた。
【０００４】
【発明が解決しようとする課題】上述したように従来で
は、接続されたボード分に相当するテストプログラムが
ないと各ボードのバスインタフェースが確認できない上
に、入出力コントローラによっては、端末機器がないと
テストプログラムが動かないため、構成装置が全部揃わ
ないと、システムバスのインタフェースさえ確認できな
い等の問題があった。
は、接続されたボード分に相当するテストプログラムが
ないと各ボードのバスインタフェースが確認できない上
に、入出力コントローラによっては、端末機器がないと
テストプログラムが動かないため、構成装置が全部揃わ
ないと、システムバスのインタフェースさえ確認できな
い等の問題があった。
【０００５】この発明は上記事情に鑑みてなされたもの
で、システム拡張可能なバス方式を採用したコンピュー
タシステムに於いて、特殊バスコマンドを新設し、バス
と入出力ボードとの間を１個のレジスタを介して接続さ
れているように見せることにより、バスに接続された入
出力ボードのバスインタフェースの診断を標準化、簡素
化したシステム診断方法を提供することを目的とする。
で、システム拡張可能なバス方式を採用したコンピュー
タシステムに於いて、特殊バスコマンドを新設し、バス
と入出力ボードとの間を１個のレジスタを介して接続さ
れているように見せることにより、バスに接続された入
出力ボードのバスインタフェースの診断を標準化、簡素
化したシステム診断方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、ＣＰＵ、メモ
リ、入出力ボード等がシステムバスを介して共通接続さ
れ、システムバスに入出力ボードを増設することにより
システム拡張がなされるコンピュータシステムに於い
て、各入出力ボードに、メモリとの間で交換されるアド
レス、データ、コマンドのためのデータを仲介するバス
インタフェースレジスタを設け、ＣＰＵにより生成され
て、メモリとバスインタフェースレジスタ間のデータ交
換を制御するバスコマンドに従い、メモリに診断データ
を書き込み、これをバスインタフェースレジスタ経由で
読み出し、照合することにより診断対象となる入出力ボ
ードの診断を行なうことを特徴とする。又、本発明は、
上記入出力ボードは、内蔵のファームウェアに従い接続
される入出力デバイスの診断を行ない、その結果を上記
バスインタフェースレジスタを介してＣＰＵに通知する
ことも特徴とする。
リ、入出力ボード等がシステムバスを介して共通接続さ
れ、システムバスに入出力ボードを増設することにより
システム拡張がなされるコンピュータシステムに於い
て、各入出力ボードに、メモリとの間で交換されるアド
レス、データ、コマンドのためのデータを仲介するバス
インタフェースレジスタを設け、ＣＰＵにより生成され
て、メモリとバスインタフェースレジスタ間のデータ交
換を制御するバスコマンドに従い、メモリに診断データ
を書き込み、これをバスインタフェースレジスタ経由で
読み出し、照合することにより診断対象となる入出力ボ
ードの診断を行なうことを特徴とする。又、本発明は、
上記入出力ボードは、内蔵のファームウェアに従い接続
される入出力デバイスの診断を行ない、その結果を上記
バスインタフェースレジスタを介してＣＰＵに通知する
ことも特徴とする。
【０００７】
【作用】本発明は、システムバスと入出力コントローラ
ボードとの間のデータ交換を、バスコマンドと入出力ア
ドレス以外を全て集めたバスインタフェースレジスタで
仲介し、バスインタフェースレジスタとメモリ（主記
憶）との間のデータの読み出し／書き込みを制御する特
殊バスコマンドにより、バスに接続されたコントローラ
ボードのバスインタフェース部分の確認を統一された方
法で行ない、入出力ボードに応じた何本ものテストプロ
グラムを使用しないで済む機構を実現する。具体的に
は、ＣＰＵがシステム診断時に、診断対象となる入出力
ボードを指定し、第１のバスコマンド生成に従い、メモ
リの所定の番地からバスインタフェースレジスタ幅のデ
ータを読み込み、その内容をバスインタフェースレジス
タへ書き込み、第２のバスコマンド生成に従い上記バス
インタフェースレジスタの内容を上記メモリの所定番地
以降に書き込む。即ち、メモリに診断データを書き込
み、これをバスインタフェースレジスタ経由で読み出し
て照合することにより診断対象となる入出力ボードの診
断を行なう。
ボードとの間のデータ交換を、バスコマンドと入出力ア
ドレス以外を全て集めたバスインタフェースレジスタで
仲介し、バスインタフェースレジスタとメモリ（主記
憶）との間のデータの読み出し／書き込みを制御する特
殊バスコマンドにより、バスに接続されたコントローラ
ボードのバスインタフェース部分の確認を統一された方
法で行ない、入出力ボードに応じた何本ものテストプロ
グラムを使用しないで済む機構を実現する。具体的に
は、ＣＰＵがシステム診断時に、診断対象となる入出力
ボードを指定し、第１のバスコマンド生成に従い、メモ
リの所定の番地からバスインタフェースレジスタ幅のデ
ータを読み込み、その内容をバスインタフェースレジス
タへ書き込み、第２のバスコマンド生成に従い上記バス
インタフェースレジスタの内容を上記メモリの所定番地
以降に書き込む。即ち、メモリに診断データを書き込
み、これをバスインタフェースレジスタ経由で読み出し
て照合することにより診断対象となる入出力ボードの診
断を行なう。
【０００８】大規模なコンピュータシステムではシステ
ム構築時に、その構成に合わせた何種類ものテストプロ
グラムが必要となるが、本発明によればそれぞれの機能
をモジュールに分割してのテストが可能となるため、テ
ストプログラムが大幅に削減できるだけでなく、故障箇
所が分かり易くなる。
ム構築時に、その構成に合わせた何種類ものテストプロ
グラムが必要となるが、本発明によればそれぞれの機能
をモジュールに分割してのテストが可能となるため、テ
ストプログラムが大幅に削減できるだけでなく、故障箇
所が分かり易くなる。
【０００９】
【実施例】以下、図面を使用して本発明の実施例につい
て説明する。
て説明する。
【００１０】図１は本発明の実施例を示すブロック図で
ある。
ある。
【００１１】図に於いて、符号１１はシステムバスであ
り、複数本のアドレスライン、データライン、及びコン
トロールラインで構成されて、後述するＣＰＵ１２、主
記憶１３、入出力コントローラボード１４，１５，１６
が共通接続される。
り、複数本のアドレスライン、データライン、及びコン
トロールラインで構成されて、後述するＣＰＵ１２、主
記憶１３、入出力コントローラボード１４，１５，１６
が共通接続される。
【００１２】ＣＰＵ１２はシステムの制御中枢となるボ
ードであり、バス１１と各ボード間のバスインタフェー
スの診断を行なう。主記憶（ＭＭＵ１３）は、図３にそ
の動作手順が示されるプログラム及びデータを格納し、
また、各入出力ボードからデータを読み出し、あるいは
書き込む場合のデータバッファにもなる。
ードであり、バス１１と各ボード間のバスインタフェー
スの診断を行なう。主記憶（ＭＭＵ１３）は、図３にそ
の動作手順が示されるプログラム及びデータを格納し、
また、各入出力ボードからデータを読み出し、あるいは
書き込む場合のデータバッファにもなる。
【００１３】入出力コントローラボード１４，１５は、
接続される入出力デバイスに従い何種類かのボードが存
在するものとし、標準で実装されるボードの他に拡張実
装される入出力ボード１６もあるものとする。
接続される入出力デバイスに従い何種類かのボードが存
在するものとし、標準で実装されるボードの他に拡張実
装される入出力ボード１６もあるものとする。
【００１４】符号１７はバスインタフェースレジスタ
（ＢＩＲ）であり、システムバス１１と入出力コントロ
ーラボード１４，１５，１６の間で交換されるデータ
（アドレスを含む）は全てこのレジスタ１７に書き込ま
れて、ＣＰＵ１２と入出力デバイス間のやり取りが行わ
れる。バスインタフェースレジスタ１７は、システムに
接続される入出力コントローラボード１４，１５，１６
毎に内蔵される。
（ＢＩＲ）であり、システムバス１１と入出力コントロ
ーラボード１４，１５，１６の間で交換されるデータ
（アドレスを含む）は全てこのレジスタ１７に書き込ま
れて、ＣＰＵ１２と入出力デバイス間のやり取りが行わ
れる。バスインタフェースレジスタ１７は、システムに
接続される入出力コントローラボード１４，１５，１６
毎に内蔵される。
【００１５】図２は、バスインタフェースレジスタ１７
の構成を示す図である。
の構成を示す図である。
【００１６】この図に示すように、バスインタフェース
レジスタ１７は、コマンドレジスタ２１、アドレスレジ
スタ２２、データレジスタ２３で構成され、通常動作で
はそれぞれ独立したレジスタとして動作し、内蔵する入
出力コントローラボードは勿論のこと、ＣＰＵ１２によ
っても参照されるものとする。
レジスタ１７は、コマンドレジスタ２１、アドレスレジ
スタ２２、データレジスタ２３で構成され、通常動作で
はそれぞれ独立したレジスタとして動作し、内蔵する入
出力コントローラボードは勿論のこと、ＣＰＵ１２によ
っても参照されるものとする。
【００１７】図３は本発明の実施例の動作を示すフロー
チャートである。
チャートである。
【００１８】図において、符号３１は検証データを主記
憶１３に書き込むステップであり、検証データ“ａｂｃ
ｄｅｆ”を主記憶１３の０番地から書き込む。符号３２
は、メモリ読み出しコマンド発行するステップであり、
入出力コントローラボード１４乃至１６がＣＰＵ１２に
よって生成されるコマンド（“５５”）を受け付ける
と、主記憶１３の“０”番地に書かれたデータ“ａｂｃ
ｄｅｆ”を内蔵するバスインタフェースレジスタ１７に
書き込む。符号３３はメモリクリアを実行するステップ
であり、主記憶１３に割り付けられるデータバッファの
“０”番地相当からバスインタフェースレジスタ幅相当
分のクリア操作を実行する。符号３４は、バスインタフ
ェースレジスタ読み出しコマンド発行するステップであ
り、ＣＰＵ１２は入出力コマンド（“ＡＡ”）を発行し
てバスインタフェースレジスタ１７の内容を主記憶１３
のデータバッファの“０”番地相当に書き出す。符号３
５はメモリデータを検証するステップであり、ここで主
記憶１３のデータバッファ“０”番地以降に書き込まれ
たデータが“ａｂｃｄｅｆ”と一致するか否かをチェッ
クする。
憶１３に書き込むステップであり、検証データ“ａｂｃ
ｄｅｆ”を主記憶１３の０番地から書き込む。符号３２
は、メモリ読み出しコマンド発行するステップであり、
入出力コントローラボード１４乃至１６がＣＰＵ１２に
よって生成されるコマンド（“５５”）を受け付ける
と、主記憶１３の“０”番地に書かれたデータ“ａｂｃ
ｄｅｆ”を内蔵するバスインタフェースレジスタ１７に
書き込む。符号３３はメモリクリアを実行するステップ
であり、主記憶１３に割り付けられるデータバッファの
“０”番地相当からバスインタフェースレジスタ幅相当
分のクリア操作を実行する。符号３４は、バスインタフ
ェースレジスタ読み出しコマンド発行するステップであ
り、ＣＰＵ１２は入出力コマンド（“ＡＡ”）を発行し
てバスインタフェースレジスタ１７の内容を主記憶１３
のデータバッファの“０”番地相当に書き出す。符号３
５はメモリデータを検証するステップであり、ここで主
記憶１３のデータバッファ“０”番地以降に書き込まれ
たデータが“ａｂｃｄｅｆ”と一致するか否かをチェッ
クする。
【００１９】以下、図１に示す本発明の実施例の動作に
ついて、図２及び図３を参照しながら説明する。
ついて、図２及び図３を参照しながら説明する。
【００２０】本発明の実施例に於いて、システムに接続
される入出力コントローラの制御に必要とされるデータ
については、バスインタフェースレジスタ１７を全て介
するように構成される。
される入出力コントローラの制御に必要とされるデータ
については、バスインタフェースレジスタ１７を全て介
するように構成される。
【００２１】バスインタフェースレジスタ１７は、コマ
ンドレジスタ２１、アドレスレジスタ２２、データレジ
スタ２３から構成されるものとし、通常の動作では、そ
れぞれ独立したレジスタとして動作する。
ンドレジスタ２１、アドレスレジスタ２２、データレジ
スタ２３から構成されるものとし、通常の動作では、そ
れぞれ独立したレジスタとして動作する。
【００２２】入出力コントローラ１４，１５，１６は、
バスインタフェースレジスタ１７を介してシステムのメ
モリ（主記憶１３）をアクセスしたり、バスインタフェ
ースレジスタ１７の内容を分析して、外部接続される入
出力デバイスのコントロールを行なう。
バスインタフェースレジスタ１７を介してシステムのメ
モリ（主記憶１３）をアクセスしたり、バスインタフェ
ースレジスタ１７の内容を分析して、外部接続される入
出力デバイスのコントロールを行なう。
【００２３】このため、システム側（ＣＰＵ１２）でバ
スインタフェースレジスタ１７へのデータの書き込み／
読み出しが可能であり、入出力側はバスインタフェース
レジスタ１７から端末機器（入出力デバイス）の自己診
断が可能であればシステムの診断検査は可能となる。
スインタフェースレジスタ１７へのデータの書き込み／
読み出しが可能であり、入出力側はバスインタフェース
レジスタ１７から端末機器（入出力デバイス）の自己診
断が可能であればシステムの診断検査は可能となる。
【００２４】バスインタフェースレジスタ１７に対する
データの書き込み、読み出しは、バスコマンドレベルで
行なわれる。ここでは図１に示すように、ＣＰＵ１２と
主記憶１３が接続されるコンピュータシステムでバスイ
ンタフェースレジスタ１７を診断する場合を考える。
データの書き込み、読み出しは、バスコマンドレベルで
行なわれる。ここでは図１に示すように、ＣＰＵ１２と
主記憶１３が接続されるコンピュータシステムでバスイ
ンタフェースレジスタ１７を診断する場合を考える。
【００２５】バスインタフェース診断用特殊バスコマン
ドを以下のように設定する。即ち、例えばバスコマンド
（ここでは、１バイトとする）“５５”は、メモリの
“０”番地からバスインタフェースレジスタ構成幅のデ
ータをバスインタフェースレジスタ１７に書き込む。バ
スコマンド“ＡＡ”は、バスインタフェースレジスタ１
７に書き込まれたデータを主記憶１３（データバッフ
ァ）の“０”番地以降に書き出すものとする。
ドを以下のように設定する。即ち、例えばバスコマンド
（ここでは、１バイトとする）“５５”は、メモリの
“０”番地からバスインタフェースレジスタ構成幅のデ
ータをバスインタフェースレジスタ１７に書き込む。バ
スコマンド“ＡＡ”は、バスインタフェースレジスタ１
７に書き込まれたデータを主記憶１３（データバッフ
ァ）の“０”番地以降に書き出すものとする。
【００２６】図２に示す入出力のバスインタフェース検
証の流れのように、ＣＰＵ１２を主導として、１番目の
入出力コントローラから、ｎ番目の入出力コントローラ
まで順次検証データをバスインタフェースレジスタ１７
の全てのビットが確認できるように変化させながら進め
ていく。
証の流れのように、ＣＰＵ１２を主導として、１番目の
入出力コントローラから、ｎ番目の入出力コントローラ
まで順次検証データをバスインタフェースレジスタ１７
の全てのビットが確認できるように変化させながら進め
ていく。
【００２７】これにより、システムバス１１と各入出力
コントローラボード１４〜１６の間は、バスコマンドイ
ンタフェースのビット重複を除いて確認できる。
コントローラボード１４〜１６の間は、バスコマンドイ
ンタフェースのビット重複を除いて確認できる。
【００２８】また、入出力デバイスの診断は、入出力コ
ントローラ１４〜１６が内蔵するファームウェアで行な
い、この結果をバスインタフェースレジスタ１７経由で
ＣＰＵ１２に通知するようにしておくと、チャネルやポ
ート等の入出力アドレスについても動作確認が可能とな
る。
ントローラ１４〜１６が内蔵するファームウェアで行な
い、この結果をバスインタフェースレジスタ１７経由で
ＣＰＵ１２に通知するようにしておくと、チャネルやポ
ート等の入出力アドレスについても動作確認が可能とな
る。
【００２９】以上説明したように、バスインタフェース
レジスタ１７を１個のレジスタに見せて、特殊バスコマ
ンドでそのレジスタの読み出し／書き込みを行えば、そ
れぞれに入出力機器に対応した何本ものテストプログラ
ムを用意することなく、また、それぞれの入出力コント
ローラに端末機器を接続していなくても、設置されたハ
ードウェアの範囲内でそれぞれの診断を行なうことがで
きる。
レジスタ１７を１個のレジスタに見せて、特殊バスコマ
ンドでそのレジスタの読み出し／書き込みを行えば、そ
れぞれに入出力機器に対応した何本ものテストプログラ
ムを用意することなく、また、それぞれの入出力コント
ローラに端末機器を接続していなくても、設置されたハ
ードウェアの範囲内でそれぞれの診断を行なうことがで
きる。
【００３０】尚、本発明の実施例では、ＣＰＵを主導と
してメモリを介在させ、バスインタフェースレジスタの
検証を行なうものを例示して説明したが、ＣＰＵ、メモ
リの代わりにそれぞれ診断プロセッサや診断バッファレ
ジスタ等を利用しても同様の検査システムの実現が可能
となる。
してメモリを介在させ、バスインタフェースレジスタの
検証を行なうものを例示して説明したが、ＣＰＵ、メモ
リの代わりにそれぞれ診断プロセッサや診断バッファレ
ジスタ等を利用しても同様の検査システムの実現が可能
となる。
【００３１】
【発明の効果】以上説明のように本発明によれば、バス
インタフェースレジスタを１個のレジスタに見せ、特殊
バスコマンドでそのレジスタの読み出し／書き込みを行
なうことにより、バス診断を行なう構成としたことによ
り、大規模なコンピュータシステムではシステム構築時
に構成に合わせた何種類ものテストプログラムが必要と
なるが、本発明によればそれぞれの機能をモジュールに
分割してのテストが可能となるため、テストプログラム
が大幅に削減できるだけでなく、故障箇所が分かり易く
なる等の効果を奏する。
インタフェースレジスタを１個のレジスタに見せ、特殊
バスコマンドでそのレジスタの読み出し／書き込みを行
なうことにより、バス診断を行なう構成としたことによ
り、大規模なコンピュータシステムではシステム構築時
に構成に合わせた何種類ものテストプログラムが必要と
なるが、本発明によればそれぞれの機能をモジュールに
分割してのテストが可能となるため、テストプログラム
が大幅に削減できるだけでなく、故障箇所が分かり易く
なる等の効果を奏する。
【図１】本発明の実施例の構成を示すブロック図。
【図２】上記実施例にて使用されるバスインタフェース
レジスタの構成を示す図。
レジスタの構成を示す図。
【図３】上記実施例の動作を説明するためのフローチャ
ート。
ート。
１１…システムバス、１２…ＣＰＵ、１３…主記憶、１
４〜１６…入出力コントローラボード、１７…バスイン
タフェースレジスタ、２１…コマンドレジスタ、２２…
アドレスレジスタ、２３…データレジスタ。
４〜１６…入出力コントローラボード、１７…バスイン
タフェースレジスタ、２１…コマンドレジスタ、２２…
アドレスレジスタ、２３…データレジスタ。
Claims (2)
- 【請求項１】 ＣＰＵ、主記憶装置、及び入出力ボード
がシステムバスを介して共通接続され、システムバスに
入出力ボードを増設することによりシステム拡張がなさ
れるコンピュータシステムにおいて、 前記各入出力ボードに、前記主記憶装置との間で交換さ
れるアドレス、データ、およびコマンドをそれぞれ独立
して仲介するバスインタフェースレジスタを設け、前記
ＣＰＵに、前記主記憶装置の所定番地から前記バスイン
タフェースレジスタ構成幅のデータを前記バスインタフ
ェースレジスタに書き込む第１のバスコマンド、および
前記バスインタフェースレジスタに書き込まれたデータ
を前記主記憶の所定番地に書き出す第２のバスコマンド
を設けて、 前記ＣＰＵは、システム診断時に、前記システムバスに
接続された診断対象となる入出力ボードを指定して、前
記主記憶装置の所定番地領域に前記バスインタフェース
レジスタ幅に相当する検証データを書き込み、 前記指定した入出力ボードに前記第１のバスコマンドを
発行して、前記入出力ボードが前記第１のコマンドに従
い前記検証データを前記バスインタフェースレジスタに
書き込んだ後、前記主記憶の前記所定番地に書かれた前
記バスインタフェースレジスタ幅に相当する検証データ
を前記主記憶から消去し、 前記第２のバスコマンドを発行して、前記入出力ボード
が前記第２のコマンドに従い前記主記憶の前記所定番地
に書き出した前記検証データを前記第１のバスコマンド
を発行するにあたって前記主記憶の前記所定番地に書き
出した前記検証データと照合することを特徴とするシス
テム診断方法。 - 【請求項２】 前記入出力ボードは、内蔵するファーム
ウェアに基づいて接続される入出力デバイスの診断を行
ない、この診断結果を前記バスインタフェースレジスタ
を介して前記ＣＰＵに通知することを特徴とする請求項
１記載のシステム診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34858393A JP3348947B2 (ja) | 1993-12-27 | 1993-12-27 | システム診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34858393A JP3348947B2 (ja) | 1993-12-27 | 1993-12-27 | システム診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07191871A JPH07191871A (ja) | 1995-07-28 |
| JP3348947B2 true JP3348947B2 (ja) | 2002-11-20 |
Family
ID=18397994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34858393A Expired - Fee Related JP3348947B2 (ja) | 1993-12-27 | 1993-12-27 | システム診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348947B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008046074A (ja) * | 2006-08-21 | 2008-02-28 | Advantest Corp | 試験装置 |
-
1993
- 1993-12-27 JP JP34858393A patent/JP3348947B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07191871A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5148540A (en) | System with backup of data storage status and device identification for enabling system recovery after powerloss | |
| JP3348947B2 (ja) | システム診断方法 | |
| US7353328B2 (en) | Memory testing | |
| US6920593B2 (en) | Logical verification apparatus and method for memory control circuit | |
| US6125456A (en) | Microcomputer with self-diagnostic unit | |
| JP2614866B2 (ja) | 自己診断方式 | |
| JP3461473B2 (ja) | 主記憶装置の自己診断方式および方法 | |
| JPH045213B2 (ja) | ||
| JPH02173852A (ja) | バス診断装置 | |
| JP2002215471A (ja) | メモリポート、記憶装置、情報処理システム | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2735246B2 (ja) | テストアンドセット方式 | |
| JPH01134651A (ja) | バスユニット直接制御機構 | |
| JP3385928B2 (ja) | 冗長化分散型制御装置 | |
| JPH0535455B2 (ja) | ||
| JPH02123631U (ja) | ||
| JPH10289160A (ja) | 半導体メモリのライトデータ保障方法 | |
| JPH096544A (ja) | コンピュータシステムのディスクドライバ | |
| JPH04223541A (ja) | メモリアクセス制御回路 | |
| JPS60179863A (ja) | 入出力システムの再試行制御方法 | |
| JPH0296257A (ja) | 主記憶装置の診断方式 | |
| JPS63177240A (ja) | メモリ診断制御方式 | |
| JPS62117048A (ja) | 記憶装置制御方式 | |
| JPS60179861A (ja) | 入出力システムのメモリ診断方式 | |
| JPH04259049A (ja) | 二重化メモリの診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |