JPS5821726B2 - チヤネル装置における情報退避処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、チャネル装置における情報退避処理方式、特
にマイクロプログラム制御によりデータ転送の仲介を行
なうチャネル装置または該チャネル装置に接続されるサ
ブチャネル装置のいずれかにおける障害発生時に、上記
チャネル装置上に存在するメイン・スト−リッジの内容
を中央処理装置からのダンプ指示によって上記チャネル
装置がＤＭＡによって主記憶装置上に退避するよう構成
し、中央処理装置が直接アクセスできない上記メイン・
スト−リッジの内容を参照できるようにしたチャネル装
置における情報退避処理方式に関するものである。

本発明はそれに限られるものではないが、例えば通信制
御システムにおいては、中央処理装置、主記憶装置、チ
ャネル装置、該チャネル装置に接続される複数のサブチ
ャネル装置、該各サブチャネル装置に通信回線を介して
接続される複数の端末装置をそなえている。

そして上記中央処理装置と上記端末装置との間で送受信
通番を管理しつつデータ転送を行なうようにされる。

上記チャネル装置は、上記データ転送の中介処理を行な
い、マイクロプログラム制御によって上記処理を実行す
るようにされる。

そして上記チャネル装置は、上記データ転送の中介を行
なうに当って、メイン。

スト−リッジをもちかつ該メイン・スト−リッジ上のサ
ブチャネル対応領域を利用するようにされる。

該メイン・スト−リッジは、上述の如く、各サブチャネ
ル対応領域や主記憶装置上にもうけられるデータ・バッ
ファ領域のアドレス情報を格納するデータ・バッファ・
スタック領域などをそなえている。

上記チャネル装置や上記サブチャネル装置において障害
が生じたとき、上記メイン・スト−リッジの内容をチェ
ックすることは障害の解析にきわめて重要であるが、上
述の如きチャネル装置の構成の場合、中央処理装置が直
接上記メイン・スト−リッジをアクセスしてその内容を
読取ることができない。

本発明は、上記の点を考慮して、中央処理装置からのメ
イン・スト−リッジ・ダンプ指示により、上記チャネル
装置がＤＭＡによって上記メイン・スト−リッジの内容
を主記憶装置上に転送できるように構成して、上記解析
に役立たせることを目的としている。

そして、該転送に当って、中央処理装置が主記憶装置上
の転送先に指定できるようにし、あわせて上記内容を転
送を複数回に区分して行なうようにして主記憶装置上に
用意する空き領域を小さくできるようにすることを目的
としている。

そしてそのため、本発明のチャネル装置における情報退
避処理方式は中央処理装置、主記憶装置、チャネル装置
、および該チャネル装置に接続される１つまたは複数の
サブチャネル装置をそなえてなり、上記チャネル装置が
マイクロプログラム処理を実行するデータ処理システム
において、上記チャネル装置は、少なくとも各上記サブ
チャネル装置に対応されてもうけられるサブチャネル対
応領域と、共通制御領域と、主記憶装置上に用意される
データ・バッファ領域のアドレス情報を指示するデータ
・バッファ・スタック領域と、中央処理装置が発したコ
マンドをバッファするコマンド・バッファ領域とを有す
るメイン・スト−リッジと、上記主記憶装置上のデータ
・バッファ領域の使用管理を行う手段をそなえると共に
、上記中央処理装置からのメイン・スト−リッジ・ダン
プ指示に応じて上記チャネル装置がダイレクト・メモリ
・アクセスにより上記メイン・スト−リッジの内容全体
あるいは中央処理装置の指定するサブチャネル対応領域
の内容のみを上記主記憶装置上に転送するようにしたこ
とを特徴としている。

以下図面を参照しつつ説明する。

第１図は本発明が適用されるシステムの一実施例構成を
示し、第２図は本発明のチャネル装置に存在するメイン
・スト−リッジの一実施例構成、第３図Ａ、Ｂ、Ｃはメ
イン・スト−リッジ上のサブチャネル対応領域の一部を
説明する説明図、第４図は本発明の一実施例構成を示す
。

第１図において、１は中央処理装置、２は主記憶装置、
３は共通バス、４はチャネル装置、５−０ 、５−１
、・・・・・・、５−ｍは夫々サブチャネル装置、６は
マイクロプロセッサ、７は制御メモリであってマイクロ
プログラムが格納されるもの、８はメイン・スト−リッ
ジであって各サブチャネル装置に対応するサブチャネル
対応領域をもちデータ転送処理のために利用されるもの
、９は共通バス・インタフェース部であって中央処理装
置などとの間でデータ送受を行なう際に介在されるもの
、１０はサブチャネル制御部であって各サブチャネル装
置５−０．５−１．・・・・・・、５−ｍとの間での情
報送受を中介するものを表わしている。

通常の運転状態のもとで、中央処理装置１は所定のサブ
チャネル装置例えば５−０を指定した指示をチャネル装
置４に発する。

チャネル装置４は、該指示にもとづいて主記憶装置２上
の所定の領域をアクセスし、該領域の内容にもとづいて
、主記憶装置２とサブチャネル装置５−０に接続されて
いる端末装置（図示せず）との間でのデータ転送を制御
する。

該転送制御の間におけるチャネル装置４の処理は、制御
メモリＴ上に格納されているマイクロプログラムによっ
て実行するようにされる。

第１図図示のメイン・スト−リッジ８の内部は第２図図
示のように区分されている。

第２図において、１１−〇、１１−Ｌ・・・・・・、１
１−ｍは夫々サブチャネル対応領域であって第１図図示
の各サブチャネル装置５−０ 、５−１ 、・・・・・
・、５−ｍに１対１に対応されるもの、１２は共通制御
領域であってシステム制御のための共通制御情報が格納
されるもの、１３はデータ・バッファ・スタックであっ
て後述する如く主記憶装置２（第１図）上にもうけられ
るデータ・バッファ領域のアドレス情報を格納するもの
、１４はコマンド°バッファ領域であって例えば中央処
理装置１が次々と発するコマンドを一時バツファリング
して該コマンドをサブチャネル装置側に送出する送出順
番などを変更するために利用されるものを表わしている
。

また共通バス・インタフェース部９には第３図Ｂに示す
如き受信コマンド・レジスタＲＣＲと第３図Ｃに示す、
送信コマンド・レジスタＳＣＲとをそなえ、これによっ
て交信が行なわれる。

該両レジスタＲＣＲ，ＳＣＲは夫々例えばサブチャネル
装置５−０を介して交信が行なわれるときに上記サブチ
ャネル対応領域１１−０内にコピーされて保持される。

上記レジスタ内に、（ｉ）ステータス情報格納部ＳＴＳ
、（１［）エラーが発生したときのエラー・ステータス
情報格納部Ｅ ＲＳ Ｔ、（ｍ）サブチャネル装置例え
ば５−０の機番情報格納部ｓｎＡ、（ｉｖ）現に処理さ
れつつある端末装置の機番情報格納部Ａ、（Ｖ）現に処
理されつつある端末装置に対する制御コマンド情報Ｃ１
（Ｖ□該端末装置に対する処理の間に利用される主記憶
装置２上のデータ・バッファ領域アドレス情報格納部ｒ
ＤＴＢアドレス」などをそなえている。

なお１つの端末装置との間の交信情報は、一般に第３図
Ａ図示の如きビット構成をもっており、図示のＡは端末
装置の機番情報、Ｃはコマンド、ＤＩないしＤｒＬ、は
夫々データを表わしている。

そして第３図Ａ図示の情報が与えられたとき、該情報中
ＯＡの内容が第３図Ｂ図示の格納部Ａにセットされ、ま
り該コマンド中のＣの内容が第３図Ｂ図示の格納部Ｃに
セットされる。

そして該コマンド沖のデータＤＩないしＤｒＬは、第３
図Ｂ図示の格納部ｒＤＴＢアドレス」の内容にもとづい
てチャネル装置４によってＤＭＡにより主記憶装置２上
にまた主記憶装置から転送される。

共通制御領域１２には、上述した如くシステム制御のた
めの共通制御情報が格納され、第４図に明瞭に示される
如くデータ・バッファ・ポインタ（ＤＴＢポインタ）を
もっている。

なお、第４図において、符号２，３，６，８，１１−ｉ
、１２゜１３．１４は夫々第１図および第２図に対応
している。

そして１５はデータ・バッファ°ポインタ、１６はデー
タ・バッファ・スタック内にもうけられるスタック部、
１７は主記憶装置２上に用意されるデータ・バッファ領
域、１ Ｂ−０、１８−Ｌ・・・・・・、１Ｂ−ｎは夫
々メイン・スト−リッジの内容のダンプ領域を表わして
いる。

データ・バッファ・スタック１３には上記の如く複数個
のデータ・バッファ・スタック部１６をそなえている。

そして各スタック部１６内には主記憶装置２上に用意さ
れているデータ・バッファ領域Ａ、Ｂ 、Ｃ・・・・・
・などのアドレス情報ＡＤ（Ａ）。

Ａ Ｄ（Ｂ） ｊ Ａ Ｄ（Ｃ） ）・・・・・・が格
納される。

そして上記デーダバツファ・ポインタ１５の内容は成る
時点でデータ・バッファ領域Ａ ） Ｂ ） Ｃ、・・
・・・・のどの領域までデータがつまっておりどの領域
から空き状態にあるかを指示していると考えてよい。

コマンド・バッファ１４は、上述した如く、中央処理装
置１が発したコマンドを一時的にバッファリングする。

そして例えば通信制御システム全体の通信効率をより向
上するように、チャネル装置４がサブチャネル装置５側
に送出するコマンドの送出順番を交換するためなどに利
用される。

チャネル装置４上にもうけられるメイン・スト−リッジ
８には上述の如き情報が格納され、チャネル装置４はマ
イクロプログラム制御によってデータ転送の中介を行な
ってゆく。

このような運転状態のもとで、チャネル装置４やサブチ
ャネル装置５において障害が生じたとき、このときの障
害に関する情報がメイン・スト−リッジ８上に存在して
いる。

このため、メイン・スト−リッジ８の内容を中央処理装
置１がチェックできるようにすることが望まれる。

しかし、中央処理装置１が上記メイン・スト−リッジ８
を直接アクセスすることができない。

したがって、本発明の場合、中央処理装置１からのメイ
ン・スト−リッジ・ダンプ指示によって、チャネル装置
４がメイン・ス） −ＩＪツジ８の内容を主記憶装置２
上にＤＭＡによってダンプするようにしている。

なお、上記中央処理装置１からのダンプ指示に２つのモ
ードが用意される。

その１つはオール・メイン・スト−リッジ・ダンプ指示
であり、例えばチャネル装置４自体内部で障害が生じて
いる場合に利用され、メイン・スト−リッジ８のすべて
の内容を主記憶装置２上に転送する場合に利用される。

他の１つはサブチャネル領域指定メイン°スト−リッジ
・ダンプ指示であり、例えばサブチャネル装置５− ｉ
に障害が生じている場合に利用され、メイン・スト−リ
ッジ８上のサブチャネル対応領域１１−１の内容を主記
憶装置２上に転送する場合に利用される。

上述のダンプ指示にもとづいた転送を行なうために、チ
ャネル装置４における制御メモリ７上に上記転送処理を
行なうためのマイクロプログラム・ルーチンが用意され
る。

そして次のように転送が行なわれる。

なお、上記２つのモードのいずれのダンプ指示の場合で
も、主記憶装置２上に転送される範囲が異なるだけであ
るのでまとめて記述する。

即ち、（１）中央処理装置１は、上記いずれのモードの
ダンプ指示であるかを明確にした上で、予め定めたにバ
イト単位で主記憶装置２上のダンプ領域１８−０の先頭
番地ＡＤ１を指定してダンプ指示を発する。

（２）チャネル装置４は、上記ダンプ指示に応じて例え
ばオール・メイン・スト−リッジダンプ指示の場合を例
にとると、メイン・スト−リッジ８の内容をにバイト分
だけ、上記領域１８−０にＤＭＡによって転送する。

そして該にバイト分の転送が終了すると、チャネル装置
４は”Ｎｏ ＥＮＤ”を中央処理装置１に通知する。

（３）中央処理装置１は、該”ＮＯＥＮＤ”に応じて、
再びダンプ領域１８−１の先頭番地ＡＤ２を指定してに
バイト分の転送を指示する。

（４）以下、チャネル装置４はにバイト分ずつ主記憶装
置２上の指定された領域１８に転送する。

そして、すべての内容を転送し終った場合、チャネル装
置４はＩＩ Ｅ Ｎ Ｄ ＩＩを中央処理装置１に通知
して、ダンプ指示に応じた転送を終了する。

（５）なお、中央処理装置１が指示するダンプ領域１８
−０．１８−１．・・・・・・などは、予め決められて
いる必要はなく中央処理装置１がその都度任意に指定す
ることができる。

（６）また例えば最初のにバイト分が領域１８−０に転
送されたとき、中央処理装置１が該領域１８−〇の内容
を図示しない外部メモリに排出し、次のにバイト分を同
じ領域１８−０に転送せしめることができる。

このため、主記憶装置２上に用意するダンプ領域は最小
限にバイト分の領域があれば足りる。

また、Ｋバイト分ずつのダンプ指示は、中央処理装置の
処理の都合にあわせて発してやることで足りる。

更にサブチャネル領域のメイン・スト−リッジ・ダンプ
が指示された場合、そのサブチャネルのダンプの間に他
のサブチャネルの回線処理を停止させないよう、サブチ
ャネル領域のダンプ処理は、回線処理に比べ処理優先順
位が低くされる。

このため、チャネル装置４では、他のサブチャネル処理
の間に、Ｋバイトずつ細切ねこされた情報を主記憶装置
１に送出するようにされる。

以上説明した如く、本発明によれば、中央処理装置１が
直接アクセスできないメイン・スト−リッジ８の内容を
主記憶装置２上にダンプした上で参照することができる
。

そして障害解析のために利用できる。

【図面の簡単な説明】

第１図は本発明が適用されるシステムの一実施例構成を
示し、第２図は本発明のチャネル装置に存在するメイン
・スト−リッジの一実施例構成、第３図Ａ、Ｂ、Ｃはメ
イン・スト−リッジ上のサブチャネル対応領域の一部を
説明する説明図、第４図は本発明の一実施例構成を示す
。 図中、１は中央処理装置、２は主記憶装置、４はチャネ
ル装置、５−０ 、５−１ 、・・・・・・５−ｍは夫
々サブチャネル装置、６はマイクロプロセッサ、７は制
御メモリ、８はメイン・スト−リッジ、１１はサブチャ
ネル対応領域、１２は共通制御領域、１３はデータ・バ
ッファ・スタック、１４はコマンド・バッファ、１５は
データ・バッファ・ポインタ、１８はダンプ領域を表わ
している。

Claims (1)

1. 【特許請求の範囲】 １ 中央処理装置、主記憶装置、チャネル装置、および
   該チャネル装置に接続される１つまたは複数のサブチャ
   ネル装置をそなえてなり、上記チャネル装置がマイクロ
   プログラム処理を実行するデータ処理システムにおいて
   、上記チャネル装置は、少なくとも各上記サブチャネル
   装置に対応されてもうけられるサブチャネル対応領域と
   、共通制御領域と、主記憶装置上に用意されるデータ・
   バッファ領域のアドレス情報を指示するデータ・バッフ
   ァ・スタック領域と、中央処理装置が発したコマンドを
   バッファするコマンド°バッファ領域トを有するメイン
   ・スト−リッジと、上記主記憶装置上のデータ・バッフ
   ァ領域の使用管理を行う手段をそなえると共に、上記中
   央処理装置からのメイン・スト−リッジ・ダンプ指示に
   応じて上記チャネル装置がダイレクト・メモリ・アクセ
   スにより上記メイン・スト−リッジの内容全体あるいは
   中央処理装置の指定するサブチャネル対応領域の内容の
   みを上記主記憶装置上に転送するようにしたことを特徴
   とするチャネル装置における情報退避処理方式。 ２ 上記チャネル装置によるメイン・スト−リッジの内
   容転送処理は、中央処理装置が与えたアドレス位置に用
   意されたバイト単位で１回または複数回の処理によって
   実行されることを特徴とする特許請求の範囲第１項記載
   のチャネル装置における情報退避処理方式。