JPH0690677B2 - チャネルエラーインジェクション装置 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、データ処理システムをテストするために意図
的にエラーを起こす（これをエラー・インジエクシヨン
EIという）技術に係り、特にデータ処理システムのチヤ
ネルへのエラー・インジエクシヨン及びそれからの回復
時間の測定に係る。

B.従来の技術 データ処理機構が複雑化するにつれて、それをテストす
るための手段や技術も複雑になつてきている。一般に、
テスト手段は外部の装置であつて、テスト中の機械又は
その一部の状態を表示する電気信号のような刺激に依存
している。この刺激に応答して障害ないしエラーがイン
ジエクトされ、その特定の状態における障害に対する機
械の反応をテストする。

IBM Technical Disclosure Bulletin第17巻第６号、197
4年11月の第1691〜1692頁に記載されているD.G.East外
のError Injection for Testing a Data Processing Un
itは、被テスト装置がテスト中の装置の特定動作を識別
する多重ビツト信号を生成するようなエラー・インジエ
クシヨン手段を開示している。いつエラーをインジエク
トするかを決めるため、多重ビツト信号は一組の手動ス
イツチを含む一致論理で比較される。エラー・インジエ
クシヨンのための機構すなわちエラー・インジエクタ
は、多重ビツト信号が一致した後エラー・インジエクシ
ヨンを所定時間だけ遅らせる回路、及び予め設定された
カウントに達するとエラー・パルスを停止する回路を含
む。

IBM Technical Disclosure Bulletin第20巻第８号、197
8年１月の第3286頁に掲載されているJ.N.Gaulrapp外のE
rror Injection Toolは、ハードウエア及びソフトウエ
アのエラー回復をテストするために回路中にエラー・パ
ルスをインジエクトするエラー・インジエクシヨン手段
を開示している。これは、トリガされると、ユーザが設
定したカウント数がカウンタに受取られた後に被テスト
回路にエラーをインジエクトするトリガ回路を含む。イ
ンジエクトされたエラーの幅は幅カウンタで設定するこ
とができる。

IBM Technical Disclosure Bulletin第24巻第５号、198
1年10月の第2339頁に記載されているE.J.Cera外のSynch
ronized Error Injectionは、中央処理装置のI/O関連機
能の実行と同期してエラー状態を確立するためにデイレ
クタ中に設けられる再ロード可能な制御記憶を開示して
いる。この制御記憶は、デイレクタを動作させるための
制御ワード・マイクロプログラムを含んでおり、デイレ
クタで同期エラー・インジエクシヨン動作を開始させる
ための特別の制御ワードをロードすることができる。

米国特許第4149038号及び同第4393490号は、障害を見つ
けるためにパリテイ・エラーが計画的にインジエクトさ
れる通信ネツトワークを開示している。

米国特許第4719626号は、エラーを疑似入出力制御ユニ
ツトへ送つてチヤネル制御の共通バス・インターフエー
スをテストするデータ処理システムを開示している。診
断用のデータを供給するため、外部から機能チヤネル・
ユニツト中にエラーがインジエクトされる。

米国特許第4759019号は、外部ハードウエア事象の検出
に応答して被テスト・システムに障害をインジエクト
し、そのシステムの状態を調べる外部装置を開示してい
る。この装置は、システムのテストを制御するようにプ
ログラム出来るマイクロプロセツサにパラメータを与え
るユーザ・インターフエースを含み、テストはシステム
の検出された状態に応答して行われる。

米国特許第4779271号は、エラー生起期間を開始する信
号及び強制エラー発生命令に応答してデータ処理装置で
エラーを発生するための回部回路を開示している。

C.発明が解決しようとする課題 前述のように、従来のエラー・インジエクシヨンは主と
して外部から行われていたが、本発明の目的は、被テス
ト装置の内部に設けられるエラー・インジエクシヨン手
段を提供することにある。

D.課題を解決するための手段 本発明は、被テスト装置（特にチヤネル）にエラーをイ
ンジエクトするための内部手段を提供する。被テスト・
チヤネルの状態は、チヤネルへのハードウエア接続なし
に、マイクロコード及びソフトウエア制御ビツトによつ
て決定される。チヤネルの動作中の各時間間隔は複数の
マイクロコード・ワードのうちの１つによつて表され
る。これらのマイクロコード・ワードはハードウエアを
駆動するのに用いられ、チヤネルの実際のハードウエア
状態を反映させるため、制御ビツト・アレイ又はレジス
タを絶えず更新している。マイクロコードはこれらの状
態に反映してハードウエア及び機能を駆動する。マイク
ロコード・ワードは一連のアドレスで表すことができ
る、こられのアドレスは、被テスト・システムの各時間
サイクルに対して１つ割当てられる。システムに生じる
条件に応じて、次のアドレス又は分岐アドレスが使用さ
れる。このように、ハードウエアが実行する特定の機能
は一群のアドレスによつて表される。

コンソールを操作するユーザは、エラー・インジエクシ
ヨン（以下EIと略称）マイクロコードを呼出すために、
マイクロコード・アドレス比較論理を用いて任意のマイ
クロコード・アドレス、すなわち時間サイクルをセツト
アツプすることができる。一旦EIマイクロコードが呼出
されると、ソフトウエア制御ビツト及びアレイ・ビツト
を用いたソフトウエア・マイクロコードの全面的な制御
のもとに階層EIプロセスを開始できる。そこでは、物理
的な外部結線の必要なしに、被テスト・チヤネルのすべ
てのハードウエア機能を完全にアクセスできる。従つ
て、チヤネル自身のマイクロコードがその機能コードに
よつて用いられるソフトウエア制御ビツトを変更するこ
とができ、またマイクロコード又はハードウエアのEIを
用いることにより、テストを呼出す被テスト・チヤネル
の状態数に制限がなくなる。テストは、EIマイクロコー
ドの呼出しでエラーがインジエクトされた時に開始して
もよく、また、機能マイクロコードに制御が戻つた後で
新しいマイクロコード・アドレスのところに従来のエラ
ーをインジエクトすることも可能である。ソフトウエア
制御ビツトの機能を被テスト・チヤネルの予測可能な状
態で変更して、通常機能マイクロコードを乱すことがで
き、またアドレス・レジスタのリセツトにより、機能コ
ードの後の方で異なつた時間に新しいパラメータ・リス
トを用いてEIマイクロコードを呼出すことができる。被
テスト・システムのマイクロコードに対しては回復を要
求することができ、マイクロコードは必要に応じて再開
される。かくしてEIマイクロコードは１以上のEI定義層
を確立することができ。EIマイクロコードと機能マイク
ロコードの動的相互作用は、いつエラーをインジエクト
すべきかを定める一連の命令層を生成する。以上から明
らかなように、本発明によるEI手段は、不規則エラー
（例えば、メモリへのアルファ粒子の衝突による単一ビ
ツト・エラー）の効果及びそれからの回復をシミユレー
トするようにプログラムできる。

E.実施例 第１図はデータ処理システム10の一部を示したもので、
計算機記憶装置12、テストの対象となるチヤネル14、及
びコンソール・ユーザ・インターフエース16を含んでい
る。被テスト・チヤネル14はIBMシステム/370のような
汎用計算機に設けられているどのようなチヤネルでもよ
い。被テスト・チヤネル14を含む各チヤネルは、機能マ
イクロコード18を記憶する書込み可能な制御記憶装置
（WCS）、及びその機能マイクロコードを実行してチヤ
ネル14を動作させるためのマイクロプロセツサ（図示せ
ず）を持つている。詳しいことは後で述べるが機能マイ
クロコード18は、チヤネル14の状態を定義し制御するソ
フトウエア制御ビツトアレイ及びレジスタ（図示ず）を
含む。本実施例では、被テスト装置はデータ処理システ
ムのチヤネルであるが、本発明のEI手段は個別のマイク
ロコード処理装置を有する任意の装置で使用できるもの
である。

本発明のEI手段は、チヤネル14のWCSにあるEIマイクロ
コード20、マイクロコード比較ハードウエア21及びEIハ
ードウエア22を含む。コンソール・ユーザ・インターフ
エース16は、データや指令を動的にEI手段へ送る事がで
きるバス23を含む。データ及び指令は論理ノード25のと
ころで分けられ、データは経路26を通つてチヤネル14の
作業用記憶域（WS）27にあるパラメータ・リストへ送ら
れ、指令は経路28を通つてEIマイクロコード20へ送られ
る。後述するように、データの或るものは、EI事象を定
義するために経路30を通つてマイクロコード比較ハード
ウエア21へ送られることがある。マイクロコード比較ハ
ードウエア21は特定のデータを受取つて、EIマイクロコ
ード20から経路32上へEI事象を呼出すことができ、また
マイクロコード比較ハードウエア21から経路34を介して
EIマイクロコード20へ割込み信号が送られることもあ
る。経路36は、例えばエラーの種別を示すデータをEIマ
イクロコード20からEIハードウエア22へ送り、経路38
は、EI信号をマイクロコード比較ハードウエア21からEI
ハードウエア22へ送る。経路40は、エラー事象がEIハー
ドウエア22によつて呼出された後で制御を機能マイクロ
コード18に戻すためのものである。

計算機装置12には公知の時刻（TOD）レジスタ42があ
る。これは計算機システム10により保持され、アクセス
されると時刻を知らせる。機能マイクロコード18及びEI
マイクロコード44は、エラー・インジエクシヨンの発生
及び持続の時間を正確に測定するために、計算機記憶装
置12又はWS27に（TODログ）を構成すべく、それぞれ経
路43及び44を介してTODレジスタ42をアクセスする。

第２図は、コンソール・ユーザ・インターフエース16か
ら本発明のEI手段に対するパラメータ・リスト・データ
及び指令の入力の様子を示したものである。パラメータ
・リストは、例えばいつどのような型のエラーをインジ
エクトするかということに関する情報をEI手段へ与える
ために使用される。第１図のところで述べたように、コ
ンソール・ユーザ・インターフエース16はバス23によつ
て論理ノード25に接続されているが、第２図ではこれが
デコーダ50として示されている。デコーダ50は指令を線
28へ供給し、データを線26へ供給する。データ線26から
データ・レジスタ52に受取られ、そこからWS27のパラメ
ータ・リスト項目53へ送られる。各パラメータ・リスト
項目は、データをいつパラメータ・リストに加えたりパ
ラメータ・リストから除去するかを決めるのに用いるフ
ラグ、次の項目に移る前にマイクロコードが当該項目を
用いて何回パスするかを示すパス情報、後述する選択プ
ロセスで用いる選択情報、EI事象が呼出されるべき機能
マイクロコードのアドレスを示すアドレス情報、インジ
エクトすべきエラーの型を示すエラー種別情報、特別の
遅延されたエラー・インジエクシヨンで用いるパラメー
タ・カウント情報を含んでいる。

線28上の指令はデコーダ55で復号され、WSCにあるマイ
クロコードに割込みをかけて、マイクロコードがデータ
・レジスタ52にあるパラメータ・リスト・データを取出
してWS27に記憶できるようにする。図をわかり易くする
ため、論理ノード25並びにパス26及び28はEIマイクロコ
ード20の外部にあるものとして示されているが、それら
によるデータ取出し機能は機能マイクロコード18又はEI
マイクロコード20の一部で実現できる。

マイクロコード比較ハードウエア21及びEIハードウエア
22の構成例を第3A図及び第3B図に示す。マイクロコード
比較ハードウエア21は、選択維持レジスタ60、アドレス
比較レジスタ62及び制御記憶装置アドレス・レジスタ
（CSAR）64を含む。CSAR64は、現在実行中のマイクロコ
ード命令のアドレスを含む。第１図のところでも述べた
ように、コンソール・ユーザ・インターフエース16はバ
ス23及び入力経路30を介してマイクロコード比較ハード
ウエア21に接続される。入力経路30は、選択維持レジス
タ・データを線66へ供給し、アドレス比較レジスタ・デ
ータを線67へ供給するデコーダ65を含む。選択維持レジ
スタ・データは、EIマイクロコード20から線32、デコー
ダ70及び線71を介する経路でも供給される。同様に、ア
ドレス比較レジスタ・データもEIマイクロコード20から
線32、デコーダ70及び線72を介して供給される。

アドレス比較レジスタ62及びCSAR64にあるアドレスが同
じであれば、比較回路75は、ANDゲート78及び79の第１
入力に接続されている線76に同期比較信号を出力する。
デコーダ80は選択維持レジスタ60の内容を復号し、AND
ゲート78の第２入力に接続されている線82及びANDゲー
ト79の第２入力に接続されている線83へ出力を供給す
る。ANDゲート78の出力はアドレス比較同期トラツプ・
ラツチ85に接続され、その出力34は第１図のところで説
明したマイクロコード割込み信号を供給する。従つて、
アドレス比較レジスタ62に設定された所望のアドレスが
CSAR64にあるアドレスと同じであつて、ANDゲート78及
び79がそれぞれ線76上の同期比較信号によつて部分的に
条件付けられた場合、選択維持レジスタ60の内容がいず
れのANDゲートを完全に条件付けるかを決める。すなわ
ち、選択維持レジスタ60に設定されたコードがデコーダ
80で復号された時に、同期マイクロコード・トラツプ設
定信号が線82上に発生されるとANDゲート78が完全に条
件付けられ、またEIイネーブル信号が線83上に発生され
るとANDゲート79が完全に条件付けられる。両方のANDゲ
ート78および79を同時に条件付けるようなコードが選択
維持レジスタ60に設定されることもある。

第3B図に示すANDゲート79はEIハードウエア22に含ま
れ、その出力はEIラツチ87に接続される。EIラツチ87の
出力は複数のANDゲート88a〜88nの各第１入力に接続さ
れる。EIマイクロコード20は、線36を介してデコーダ90
へエラー種別データを供給する。デコーダ90は、エラー
種別データの値に応じて、直接エラー設定信号を線92へ
出力するか、又はエラー種別データをエラー種別維持レ
ジスタ94へ供給する。線92上の直接エラー設定信号は、
エラー標識を直ちに機能マイクロコード18へ戻すことを
要求する。

エラー種別（以下、ケースという）はデコーダ95で復号
され、それにより、機能マイクロコード18のエラー検出
及び回復手順をテストするために選択されたエラーがチ
ヤネル14にインジエクトされる（ブロツク89参照）。エ
ラーをインジエクトするためのブロツク89のハードウエ
ア入力は、主データフロー・レジスタ、データフロー検
査機構、機能アレイ、制御アレイ、論理ノードの特定の
データフロー経路等に与えられる。ブロツク89からのEI
すなわちエラー・インジエクシヨンには次のようなケー
スがある。

ケース1:記憶装置インターフエース・レジスタ累算（SI
R）レジスタを不良パリテイ付きの‘00'xに設定する。

ケース2:SIRレジスタを不良パリテイ付きの‘00'xに設
定し、その結果生じるはずのすべてのチエツク標識（ロ
ーカル・メモリ及び作業用記憶域障害など）を２サイク
ルの間阻止する。

ケース3:SIRレジスタ出力パリテイ・ビツトを反転す
る。検査器へのSIRパリテイ・ビツトを反転する。

ケース4:SIRレジスタ出力パリテイ・ビツト及び検査器
へのSARパリテイ・ビツトを反転する。

ケース5:回復レジスタを不良パリテイへ強制する。

ケース6:オペレーシヨナル・アウトをオフに強制する
（無効オペレーシヨナル・アウトをターンオンする）。

ケース7:WCSパリテイ・チエツクをI/Oチツプに強制す
る。

ケース8:I/Oチツプにおける１サイクルの診断モードを
ターンオンする。これは、指令レジスタ及びバツクアツ
プ計数レジスタの値に基いてチツプ・チエツク・レジス
タ４に不規則エラーを強制する。

ケース9:WCSパリテイ・チエツクをメインプロセッサに
強制する。

ケース10:WCS復号チエツクを強制する。

ケース11:マイクロコード検出チエツク及びWCS復号チエ
ツクを強制する。

ケース12:不使用。

ケース13:記憶装置タイムアウト・チエツクを強制す
る。

ケース14:2重先行チエツクを強制する。

ケース15:エンジン・チツプにおける１サイクルの診断
モードをターンオンする。これは、チヤネル要求ハンド
ラ（CRH）データ・レジスタのバツフアＡおよびバツフ
アＢにある値に基いてチツプ・チエツク・レジスタに不
規則エラーを強制する。

ケース16:両方向チヤネル・インターフエース・バス順
序エラーをターンオンする。

第４図はTODログ100の確立を示したものである。WCSに
ある機能マイクロコード18は、本発明のEI手段によつて
エラーがインジエクトされた時に呼出される回復マイク
ロコード101を含む。EIマイクロコード20は、TODレジス
タ42（第１図）をアクセスしてその時間値をTODログ100
の項目に入れる命令Ｘをその開始位置又はその近くに有
する。TOD項目はエラーがインジエクトされた時にも記
入される（ログ100中の“エラー・インジエクトの時のT
OD"）。エラーがインジエクトされた後は、第１図の線4
0で示すように、機能マイクロコード18に制御が戻され
る。その時回復マイクロコード101が働いて、インジエ
クトされたエラーからの回復を試みる。回復マイクロコ
ード101はその途中で必要に応じて何回もTODレジスタ42
をアクセスして時間値を読み取り、それをTODログ100に
書込む（命令Ａ、命令Ａ＋Ｋ、命令Ａ＋Ｎ、及び回復完
了時）。このようにしてTODログを作っておくと、開始
時間やエラーからの回復時間を正確に知ることができ
る。

第５図は、前にEIマイクロコード20がセツトアツプした
エラーを機能マイクロコード18が発見した時に、本発明
のEI手段を用いて将来のエラーを生成する方法を示して
いる。よく知られているように、機能マイクロコード18
は、チヤネル14の動作中に機能マイクロコード18の機能
位置及びハードウエア（図示せず）を追跡するためのチ
エツクポイントを決定し生成するためにソフトウエア制
御ビツトをアレイ（図示せず）に書込む。これらの制御
ビツトは、通常のチヤネル動作の実行中にマイクロコー
ドによつてアレイから取出され、そしてテストされ、更
新され、且つ、実行中の機能に関して適当かどうかを検
査される。マイクロコードはソフトウエア制御ビツトの
正しい値を継続的に検査し、正しくない値を検出する
と、マイクロコード及びハードウエアが所期の正しい機
能を実行していないことを示すためにエラー条件を設定
する。

第５図において、ソフトウエア制御ビツトは、実行中の
機能についての不適当な値の検出に基いて機能マイクロ
コード18がエラー条件を検出できるように操作される。
第５図に示した機能マイクロコード18は例えば下記のよ
うなルーチンを含んでいる。

命令1:WSから順序番号を取出す。

命令2:取出した順序番号を２に設定する。

命令3:更新した順序番号をWSに書込む。

命令4:代表的命令 命令5:代表的命令 命令6:WSから順序番号を取出す。

命令7:順序番号が２かどうかを調べる。もし２であれば
命令９に行き、さもなければ命令８に行く。

命令8:エラー条件を設定し停止する。

命令9:順序番号に１を加算する。

命令10:続行 ・ ・ ・ ・ ・ ・ EIマイクロコード20は例えば下記のようなルーチンを含
んでいる。

命令30:WSからパラメータ・リストを取出す。

命令31:パラメータ・カウント・フイールドを選択す
る。

命令32:WSから順序番号を取出す。

命令31:パラメータ・カウントを順序番号に加算する。

命令34:新しい順序番号をWSに書戻す。

命令35:機能マイクロコード18に戻る。

上記において、命令の番号１〜10、30〜35はそれぞれCS
AR64の値に対応している。

第５図の遅延されたエラー・インジエクシヨンをセツト
アツプするため、値“4"が第３図のアドレス比較レジス
タ62にロードされる。選択レジスタ60には、ANDゲート7
8だけを条件付ける値が設定される。機能マイクロコー
ド18が命令４まで進んだ時、順序番号レジスタ152に値
“2"が入っている。ここでCSAR64の値が“4"になると、
比較回路75で一致が検出され、その結果ANDゲート78が
完全に条件付けられて、ラツチ85をセツトし、34のとこ
ろに割込み信号を発生させる。150で示すように、この
割込みによりEIマイクロコード20に入って、命令30〜35
を実行する。上記のルーチンからわかるように、このEI
マイクロコード20は現パラメータ・リスト項目53からパ
ラメータ・カウント値を取出して、順序番号レジスタ15
2にある値に加算し、その結果を順序番号レジスタ152に
書戻す。EIマイクロコード20の命令35は機能マイクロコ
ード18の命令５へ戻るために実行される。このようにし
て、順序番号レジスタ152の値が間違った値に変えら
れ、機能マイクロコード18はこれを検出して命令８を実
行し、155に示すようにエラー条件を設定する。

EIハードウエア22の直接エラー設定機能は、例えば、論
理分岐を検出するのに利用できる。その場合、パラメー
タ・リスト53のポインタを、エラー種別フイールドに直
接エラー設定のためのコードを有する前に確立された新
しい項目へ増分させるための命令が、EIマイクロコード
20のルーチンの適当な場所に挿入される。次に、特定の
論理分岐が行われた時に割込みを生じるような値がアド
レス比較レジスタ62及び選択維持レジスタ60に設定さ
れ。CSAR64が分岐アドレスに達すると、前述のように34
に割込み信号が発生され、パラメータ・リスト53の新し
い項目が取出されて、そのエラー種別フイールドにある
直接エラー設定コードに応答して第３図の線92上に即時
エラーが発生される。

F.発明の効果 本発明によれば、外部接続の必要なしに、チヤネル等の
被テスト装置を効率よくテストすることができる。

【図面の簡単な説明】

第１図は本発明に従うEI手段を含む被テスト・チャネル
のブロツク図。 第２図はコンソール・ユーザー・インターフエースとEI
手段の間の入力接続を示すブロツク図。 第3A図及び第3B図はEI手段のハードウエアの構成要素及
び相互接続を示すブロツク図。 第４図はTODログの例を示す図。 第５図はEI手段による遅延されたエラーのインジエクシ
ヨンの様子を示すブロック図。

Claims (1)

【特許請求の範囲】
1. 【請求項１】チャネル、一連のマイクロコード命令を実
   行することによってこのチャネルを制御する制御手段及
   びコンソールインタフエースを有するコンピュータシス
   テムに使用されるチャネルエラーインジェクション装置
   において、 前記チャネルと前記コンソールインタフエース間に接続
   され、パラメータを入力する入力手段と、 前記チャネルに内蔵され、前記制御手段に動的に指令
   し、前記コンソールインタフエースからの前記パラメー
   タに応じて選択されたマイクロコード命令で前記チャネ
   ルに特定のエラーをインジェクトするエラーインジェク
   ト手段と、 前記制御手段によってインジェクトされた前記特定のエ
   ラーの回復時間を計測する時間計測手段とを備え、 前記エラーインジェクト手段は、前記入力手段に接続さ
   れ前記一連のマイクロコード命令内の前記特定エラーが
   インジェクトされるべきアドレスを受け取るアドレス比
   較レジスタと、該アドレスを現在実行中のマイクロコー
   ド命令のアドレスと比較し比較一致したときにエラーイ
   ンジェクションを条件づける手段と、前記パラメータに
   応じて選択されたマイクロコード命令で特定されるエラ
   ーの種別を受け取るエラー種別レジスタとを含み、 前記時間計測手段は、前記特定のエラーが前記チャネル
   にインジェクトされた時刻を記憶するエントリと、前記
   チャネルが前記特定のエラー回復を終了した時刻を記憶
   するエントリとを有する時刻ログ手段を含んでいること
   を特徴とするチャネルエラーインジェクション装置。