KR100340049B1 - 시나리오를 이용한 칠 프로그램 시험 방법 - Google Patents

시나리오를 이용한 칠 프로그램 시험 방법 Download PDF

Info

Publication number
KR100340049B1
KR100340049B1 KR1019990039897A KR19990039897A KR100340049B1 KR 100340049 B1 KR100340049 B1 KR 100340049B1 KR 1019990039897 A KR1019990039897 A KR 1019990039897A KR 19990039897 A KR19990039897 A KR 19990039897A KR 100340049 B1 KR100340049 B1 KR 100340049B1
Authority
KR
South Korea
Prior art keywords
program
test
chill
execution
scenarios
Prior art date
Application number
KR1019990039897A
Other languages
English (en)
Other versions
KR20010027916A (ko
Inventor
백의현
이동길
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990039897A priority Critical patent/KR100340049B1/ko
Publication of KR20010027916A publication Critical patent/KR20010027916A/ko
Application granted granted Critical
Publication of KR100340049B1 publication Critical patent/KR100340049B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3684—Test management for test design, e.g. generating new test cases
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 시나리오를 이용한 칠 프로그램 시험 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 컴퓨터 시스템상에서 시험 효율성을 증가시키기 위하여 시험 시나리오를 이용하여 병행 칠CHILL) 프로그램을 시험하는 칠 프로그램 시험 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 각 병행 칠(CHILL) 프로그램을 실행시키면서 시험 절차를 실행 시나리오 파일에 기록하여 다수의 실행 시나리오를 생성하는 제 1 단계; 상기 생성된 다수의 실행 시나리오를 인식하여 상기 기록된 시험 절차대로 재현할 수 있도록 다수의 시험 시나리오로 변환하는 제 2 단계; 및 상기 변환된 각 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 재실행시키면서 프로그램의 오류를 검사하는 제 3 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 병행 칠(CHILL) 프로그램의 시험에 이용됨.

Description

시나리오를 이용한 칠 프로그램 시험 방법{METHOD FOR TESTING CHILL PROGRAMS USING TEST SCENARIO}
본 발명은 범용 컴퓨터 시스템상에서 실행되는 다수의 병행 칠(CHILL) 프로그램을 효과적으로 시험하기 위한 칠 프로그램 시험 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 특히 병행성 및 비결정성에 의해서 실행 시나리오 공간이 다양한 병행 칠(CHILL) 프로그램을 시험함에 있어서 기존에 시험한 시험 절차를 이용하여 시험 시나리오를 생성하고 이를 이용하여 자동으로 시험하는 칠 프로그램 시험 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
일반적으로 병렬 프로그램을 시험할 경우에는 프로그램의 비결정성 및 병행성 때문에 상용 디버거를 사용하여 반복 실행하면서 시험하는 방법이 통용되지 않는다.
따라서, 종래에는 프로그램을 실행시키는 운영체제 또는 실행시간 라이브러리를 수정하여 병행 프로그램의 실행 순서를 기록하고, 이를 이용하여 재실행하는 방법을 사용하거나, 프로그램을 실행하지 않고 정적 분석을 하여 오류를 검출하는 방법을 사용하였다.
전자의 경우에는 병행 프로그램을 시험하기 위하여 병행 프로그램을 실행시키면서 실행되는 프로그램에서 병행성 및 비결정성을 유발하는 사건의 종류 및 순서 등을 기록하고 이를 재실행의 수단으로 사용하였다. 이 방법에서는 프로그램의 실행을 기록하기 위하여 운영체제나 실행시간 지원 시스템을 확장하여야 하므로 비효율적인 문제점이 있었다.
후자의 경우에는 프로그램을 컴파일 시간에 분석하여 프로그램 연관성 그래프를 구축하고 이를 이용하여 프로그램에 데드록이 존재하는지, 병행성에 의하여 데이터 경쟁 또는 접근 순서 경쟁이 발생하는지를 검사하였다. 이 방법에서는 병행 프로그램에서 발생하는 오류중 일부만을 수정할 수 있을뿐 실행 시간에 발생하는 전반적인 오류를 검출할 수 없는 문제점이 있었다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 컴퓨터 시스템상에서 시험 효율성을 증가시키기 위하여 시험 시나리오를 이용하여 병행 칠CHILL) 프로그램을 시험하는 칠 프로그램 시험 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
또한, 본 발명은, 병행 칠(CHILL) 디버거를 이용하여 온라인상에서 시험한 절차를 이력 파일로 생성하고 반복하여 시험한 결과로 생성된 시험 절차를 시험 시나리오로 변환한 후에, 이를 이용하여 병행 칠 프로그램을 자동으로 반복 시험하는 칠 프로그램 시험 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
도 1 은 본 발명이 적용되는 하드웨어의 구성예시도.
도 2 는 본 발명에 따른 시나리오를 이용한 병행 칠(CHILL) 프로그램 시험 방법에 대한 일실시예 흐름도.
도 3 은 본 발명에 따른 시나리오를 이용한 병행 칠 프로그램 시험 방법에 대한 일실시예 상세 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
101 : 중앙 처리 장치 102 : 메인 메모리
103 : 보조 기억 장치 104 : 입출력 장치
105 : 시스템 버스
상기 목적을 달성하기 위한 본 발명의 방법은, 병행 칠 프로그램을 시험하기 위한 칠 프로그램 시험 장치에 적용되는 칠 프로그램 시험 방법에 있어서, 각 병행 칠(CHILL) 프로그램을 실행시키면서 시험 절차를 실행 시나리오 파일에 기록하여다수의 실행 시나리오를 생성하는 제 1 단계; 상기 생성된 다수의 실행 시나리오를 인식하여 상기 기록된 시험 절차대로 재현할 수 있도록 다수의 시험 시나리오로 변환하는 제 2 단계; 및 상기 변환된 각 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 재실행시키면서 프로그램의 오류를 검사하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명의 다른 방법은, 병행 칠 프로그램을 시험하기 위한 칠 프로그램 시험 장치에 적용되는 칠 프로그램 시험 방법에 있어서, 시험 시나리오 리스트와 반복 시험횟수를 입력받는 제 1 단계; 상기 시험 시나리오를 하나 읽어서 시험 대상인 병행 칠(CHILL) 프로그램의 실행을 제어할 칠(CHILL) 프로세스 제어 명령어 리스트를 구성하고, 실행 칠(CHILL) 파일의 시작점에 중단점을 설정한 후에 실행 칠(CHILL) 파일을 실행시키는 제 2 단계; 상기 모든 칠(CHILL) 프로세스 제어 명령어를 하나씩 수행시키면서 상기 명령어를 실행한 결과가 선행 조건과 일치하면 시험 시나리오 결과 테이블에서 통과(pass) 항목을 하나 증가시키고, 일치하지 않으면 시험 시나리오 결과 테이블에서 실패(fail) 항목을 하나 증가시키는 제 3 단계; 및 상기 모든 시험 시나리오에 대하여 상기 제 2 단계부터 반복 수행한 후에 각 실행 시나리오 결과 테이블을 이용하여 실행 결과를 출력하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다.
한편, 본 발명은, 컴퓨터에, 각 병행 칠(CHILL) 프로그램을 실행시키면서 시험 절차를 실행 시나리오 파일에 기록하여 다수의 실행 시나리오를 생성하는 제 1 기능; 상기 생성된 다수의 실행 시나리오를 인식하여 상기 기록된 시험 절차대로재현할 수 있도록 다수의 시험 시나리오로 변환하는 제 2 기능; 및 상기 변환된 각 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 재실행시키면서 프로그램의 오류를 검사하는 제 3 기능을 실현시키기 위한 프로그램을 기록한, 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
또한, 본 발명은, 컴퓨터에, 시험 시나리오 리스트와 반복 시험횟수를 입력받는 제 1 기능; 상기 시험 시나리오를 하나 읽어서 시험 대상인 병행 칠(CHILL) 프로그램의 실행을 제어할 칠(CHILL) 프로세스 제어 명령어 리스트를 구성하고, 실행 칠(CHILL) 파일의 시작점에 중단점을 설정한 후에 실행 칠(CHILL) 파일을 실행시키는 제 2 기능; 상기 모든 칠(CHILL) 프로세스 제어 명령어를 하나씩 수행시키면서 상기 명령어를 실행한 결과가 선행 조건과 일치하면 시험 시나리오 결과 테이블에서 통과(pass) 항목을 하나 증가시키고, 일치하지 않으면 시험 시나리오 결과 테이블에서 실패(fail) 항목을 하나 증가시키는 제 3 기능; 및 상기 모든 시험 시나리오에 대하여 상기 제 2 기능부터 반복 수행한 후에 각 실행 시나리오 결과 테이블을 이용하여 실행 결과를 출력하는 제 4 기능을 실현시키기 위한 프로그램을 기록한, 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명이 적용되는 하드웨어의 구성예시도로서, 중앙 처리 장치(101)와 메인 메모리(102)와 보조 기억 장치(103)와 입출력 장치(104)가 시스템 버스(105)로 서로 연결 구성된 일반 범용 컴퓨터에 범용 운영체제를 띄운 시스템이다.
병행 칠(CHILL) 실행 블록들은 컴퓨터 시스템의 메인 메모리(102)에 탑재되어 중앙 처리 장치(101)에서 실행되고, 입출력 장치(104)를 통하여 출력 및 오류 메세지가 입출력되며, 각 장치간에 주고 받는 메세지는 시스템 버스(105)를 통하여 이루어진다. 범용 운영체제(UNIX)는 프로그램들과 장치들을 제어한다.
그리고, 보조 기억 장치(103)에는 사용자 실행 블록과 공유 라이브러리 블록에서 출력하는 결과가 저장되며, 메인 메모리(102)에 탑재되지 않은 파일과 도구들이 저장된다.
다음으로, 본 발명의 특징을 살펴보면, 본 발명은 범용 운영체제를 사용하고 이더넷으로 연결된 컴퓨터 시스템상에서 실행되는 병행 칠(CHILL) 실행 파일을 온라인으로 시험할 때 실행 시나리오를 기록하고, 기록된 실행 시나리오를 시험 시나리오로 변환한 후에, 수집된 시험 시나리오들을 이용하여 병행 칠(CHILL) 프로그램을 반복 시험하여 그 결과를 출력한다. 이러한 방법을 도 2 를 참조하여 상세히 살펴보면 다음과 같다.
도 2 는 본 발명에 따른 시나리오를 이용한 병행 칠(CHILL) 프로그램 시험 방법에 대한 일실시예 흐름도이다.
먼저, 사용자는 병행 칠(CHILL) 프로그램 디버거를 구동하고(201) 이를 이용하여 병행 칠(CHILL) 프로그램을 실행시키며 디버깅을 수행한다(202). 이때, 사용자가 디버거를 이용하여 수행한 일련의 디버깅 절차는 하나의 실행 시나리오 파일에 기록된다(203). 상기 과정(201,202,203)에서 병행 칠(CHILL) 프로그램에 대한 하나의 실행 시나리오가 생성이 된다. 상기 과정을 반복 수행하면 반복한 횟수만큼의 실행 시나리오가 생성된다.
상기 방식으로 생성된 실행 시나리오를 병행 칠(CHILL) 디버거가 인식하여 기록된 디버깅 절차대로 재현할 수 있도록 시험 시나리오로 변환한다(204).
이렇게 작성된 모든 병행 칠(CHILL) 프로그램 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 실행시키고, 각 시험 시나리오에서 시험한 결과가 기록된 시험 결과를 취합하여 총 시험 시나리오에 대한 시험 결과를 출력한다(206).
이러한 방법은 병행성 및 비결정성에 의해서 실행 시나리오 공간이 다양한 병행 칠(CHILL) 프로그램을 시험 시나리오를 이용하여 자동으로 시험하는 방법을 제공한다. 그리고, 이러한 방법은 기존에 수집된 시험 시나리오를 이용하여 이전에 수행하였던 모든 시험 절차를 자동으로 시험할 수 있기 때문에 규모가 큰 병행 칠(CHILL) 프로그램을 효율적으로 시험할 수 있다.
도 3 은 본 발명에 따른 시나리오를 이용한 병행 칠 프로그램 시험 방법에 대한 일실시예 상세 흐름도로서, 수집된 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 자동 시험하는 방법을 보여주고 있다.
먼저, 사용자가 병행 칠(CHILL) 디버깅 시스템을 구동시키면, 디버깅 시스템은 시험 시나리오 리스트와 반복 시험횟수를 입력받는다(310,321). 구동된 디버깅 시스템은 시나리오를 하나 읽어서 시험 대상인 병행 칠(CHILL) 프로그램의 실행을 제어할 칠(CHILL) 프로세스 제어 명령어 리스트를 구성하고(323), 실행 칠(CHILL)파일의 시작점에 중단점을 설정한 후에, 실행 칠(CHILL) 파일을 실행시킨다(324). 실행을 시작한 칠(CHILL) 실행 파일은 프로그램 시작점에서 정지하게 된다. 이때부터 디버깅 시스템은 작성된 칠(CHILL) 프로세스 제어 명령어(323)를 하나씩 수행시킨다(326). 명령어를 실행한 결과가 선행 조건과 일치하면 시험 시나리오 결과 테이블에서 통과(pass) 항목을 하나 증가시키고(329), 일치하지 않으면 시험 시나리오 결과 테이블에서 실패(fail) 항목을 하나 증가시킨다(328). 명령어에는 문장을 수행하라는 명령어와 수행 결과를 선행 조건과 비교하는 명령어가 있다. 이러한 두가지 명령어를 이용하여 현재 수행한 명령어의 결과가 원하는 결과값과 일치하는지를 비교할 수 있다. 시험 명령어 실행을 시험 명령어 리스트가 널(NULL)이 될때까지 반복 수행한다(325 내지 329). 하나의 시험 시나리오에 대한 시험이 종료되면(325) 다음 시험 시나리오를 읽어서 상기 각 과정(323 내지 329)을 반복 수행한다. 이러한 반복 시험 과정을 모든 시험 시나리오에 대하여 수행한 후에(322) 각 실행 시나리오 결과 테이블을 이용하여 실행 결과를 출력한다(330).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명은, 병행성 및 비결정성을 가지는 병행 칠(CHILL) 프로그램의 다양한 실행 공간을 시험 시나리오를 이용하여 시험할 수 있다.
또한, 본 발명은 수집된 실행 시나리오를 시험 시나리오로 자동 변환하고, 이를 이용하여 시험하기 때문에 수집된 시험 시나리오가 풍부하면 풍부할수록 시험 대상 프로그램을 완벽하게 시험할 수 있다.
또한, 본 발명은 기존에 수집된 시험 시나리오를 이용하여 이전에 수행하였던 모든 시험 절차를 자동으로 시험할 수 있기 때문에 규모가 큰 병행 칠(CHILL) 프로그램을 효율적으로 시험할 수 있어 프로그램 개발 비용을 줄일 수 있다.
또한, 본 발명은 시나리오를 이용하여 시험할 경우에 병행 프로그램의 다양한 실행 시나리오를 시험할 수 있기 때문에 프로그램의 완성도를 예측할 수 있다.

Claims (8)

  1. 병행 칠 프로그램을 시험하기 위한 칠 프로그램 시험 장치에 적용되는 칠 프로그램 시험 방법에 있어서,
    각 병행 칠(CHILL) 프로그램을 실행시키면서 시험 절차를 실행 시나리오 파일에 기록하여 다수의 실행 시나리오를 생성하는 제 1 단계;
    상기 생성된 다수의 실행 시나리오를 인식하여 상기 기록된 시험 절차대로 재현할 수 있도록 다수의 시험 시나리오로 변환하는 제 2 단계; 및
    상기 변환된 각 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 재실행시키면서 프로그램의 오류를 검사하는 제 3 단계
    를 포함하는 칠 프로그램 시험 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계는,
    병행 칠(CHILL) 프로그램 디버거를 구동하는 제 4 단계;
    상기 구동된 병행 칠(CHILL) 프로그램 디버거를 이용하여 병행 칠(CHILL) 프로그램을 실행시키면서 디버깅을 수행하는 제 5 단계;
    상기 디버깅을 수행하는 일련의 디버깅 절차를 하나의 실행 시나리오 파일에 기록하여 하나의 실행 시나리오를 생성하는 제 6 단계; 및
    상기 제 4 단계부터 소정의 횟수만큼 반복 수행하여 상기 소정의 반복 횟수만큼의 실행 시나리오를 생성하는 제 7 단계
    를 포함하는 칠 프로그램 시험 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 단계는,
    상기 생성된 모든 병행 칠(CHILL) 프로그램 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 재실행시키고, 그 실행 결과를 예측 결과와 비교하여 프로그램의 오류를 검사한 후에, 각 시험 시나리오에서 시험한 결과를 취합하여 출력하는 것을 특징으로 하는 칠 프로그램 시험 방법.
  4. 병행 칠 프로그램을 시험하기 위한 칠 프로그램 시험 장치에 적용되는 칠 프로그램 시험 방법에 있어서,
    시험 시나리오 리스트와 반복 시험횟수를 입력받는 제 1 단계;
    상기 시험 시나리오를 하나 읽어서 시험 대상인 병행 칠(CHILL) 프로그램의 실행을 제어할 칠(CHILL) 프로세스 제어 명령어 리스트를 구성하고, 실행 칠(CHILL) 파일의 시작점에 중단점을 설정한 후에 실행 칠(CHILL) 파일을 실행시키는 제 2 단계;
    상기 모든 칠(CHILL) 프로세스 제어 명령어를 하나씩 수행시키면서 상기 명령어를 실행한 결과가 선행 조건과 일치하면 시험 시나리오 결과 테이블에서 통과(pass) 항목을 하나 증가시키고, 일치하지 않으면 시험 시나리오 결과 테이블에서 실패(fail) 항목을 하나 증가시키는 제 3 단계; 및
    상기 모든 시험 시나리오에 대하여 상기 제 2 단계부터 반복 수행한 후에 각 실행 시나리오 결과 테이블을 이용하여 실행 결과를 출력하는 제 4 단계
    를 포함하는 칠 프로그램 시험 방법.
  5. 컴퓨터에,
    각 병행 칠(CHILL) 프로그램을 실행시키면서 시험 절차를 실행 시나리오 파일에 기록하여 다수의 실행 시나리오를 생성하는 제 1 기능;
    상기 생성된 다수의 실행 시나리오를 인식하여 상기 기록된 시험 절차대로 재현할 수 있도록 다수의 시험 시나리오로 변환하는 제 2 기능; 및
    상기 변환된 각 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 재실행시키면서 프로그램의 오류를 검사하는 제 3 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  6. 제 5 항에 있어서,
    상기 제 1 기능은,
    병행 칠(CHILL) 프로그램 디버거를 구동하는 제 4 기능;
    상기 구동된 병행 칠(CHILL) 프로그램 디버거를 이용하여 병행 칠(CHILL) 프로그램을 실행시키면서 디버깅을 수행하는 제 5 기능;
    상기 디버깅을 수행하는 일련의 디버깅 절차를 하나의 실행 시나리오 파일에 기록하여 하나의 실행 시나리오를 생성하는 제 6 기능; 및
    상기 제 4 기능부터 소정의 횟수만큼 반복 수행하여 상기 소정의 반복 횟수만큼의 실행 시나리오를 생성하는 제 7 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 3 기능은,
    상기 생성된 모든 병행 칠(CHILL) 프로그램 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 재실행시키고, 그 실행 결과를 예측 결과와 비교하여 프로그램의 오류를 검사한 후에, 각 시험 시나리오에서 시험한 결과를 취합하여 출력하는 것을 특징으로 하는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  8. 컴퓨터에,
    시험 시나리오 리스트와 반복 시험횟수를 입력받는 제 1 기능;
    상기 시험 시나리오를 하나 읽어서 시험 대상인 병행 칠(CHILL) 프로그램의 실행을 제어할 칠(CHILL) 프로세스 제어 명령어 리스트를 구성하고, 실행 칠(CHILL) 파일의 시작점에 중단점을 설정한 후에 실행 칠(CHILL) 파일을 실행시키는 제 2 기능;
    상기 모든 칠(CHILL) 프로세스 제어 명령어를 하나씩 수행시키면서 상기 명령어를 실행한 결과가 선행 조건과 일치하면 시험 시나리오 결과 테이블에서 통과(pass) 항목을 하나 증가시키고, 일치하지 않으면 시험 시나리오 결과 테이블에서 실패(fail) 항목을 하나 증가시키는 제 3 기능; 및
    상기 모든 시험 시나리오에 대하여 상기 제 2 기능부터 반복 수행한 후에 각 실행 시나리오 결과 테이블을 이용하여 실행 결과를 출력하는 제 4 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1019990039897A 1999-09-16 1999-09-16 시나리오를 이용한 칠 프로그램 시험 방법 KR100340049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990039897A KR100340049B1 (ko) 1999-09-16 1999-09-16 시나리오를 이용한 칠 프로그램 시험 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990039897A KR100340049B1 (ko) 1999-09-16 1999-09-16 시나리오를 이용한 칠 프로그램 시험 방법

Publications (2)

Publication Number Publication Date
KR20010027916A KR20010027916A (ko) 2001-04-06
KR100340049B1 true KR100340049B1 (ko) 2002-06-12

Family

ID=19611891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039897A KR100340049B1 (ko) 1999-09-16 1999-09-16 시나리오를 이용한 칠 프로그램 시험 방법

Country Status (1)

Country Link
KR (1) KR100340049B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014684B1 (ko) * 2007-09-14 2011-02-16 주식회사 신한은행 테스트 결과 로그를 이용한 프로그램 테스트 결과 분석방법 및 시스템과 이를 위한 프로그램 기록매체
KR101158637B1 (ko) * 2010-10-29 2012-06-26 한국과학기술원 효율적 시뮬레이션 정보 수집을 위한 실험 틀 및 이를 이용한 시뮬레이션 방법 및 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180342A (ja) * 1985-02-06 1986-08-13 Omron Tateisi Electronics Co 高級言語のステツプ実行方式
JPS61202241A (ja) * 1985-03-06 1986-09-08 Fujitsu Ltd 高級言語プログラムのデバツグ方式
JPH02115951A (ja) * 1988-10-26 1990-04-27 Nec Corp 高級言語プログラム保守デバッグ方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180342A (ja) * 1985-02-06 1986-08-13 Omron Tateisi Electronics Co 高級言語のステツプ実行方式
JPS61202241A (ja) * 1985-03-06 1986-09-08 Fujitsu Ltd 高級言語プログラムのデバツグ方式
JPH02115951A (ja) * 1988-10-26 1990-04-27 Nec Corp 高級言語プログラム保守デバッグ方式

Also Published As

Publication number Publication date
KR20010027916A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
US20070006037A1 (en) Automated test case result analyzer
US20060271345A1 (en) Debugging a circuit using a circuit simulation verifier
US20030046609A1 (en) Method, system, and computer program product for automated test generation for non-deterministic software using state transition rules
CN103049371A (zh) Android应用程序测试方法和测试装置
JP6363152B2 (ja) データフロー分析のための装置、方法、コンピュータプログラム及び記憶媒体
JPH07230484A (ja) 有限状態マシン遷移アナライザ
US6966051B2 (en) Automatically generated symbol-based debug script executable by a debug program for software debugging
CN111950212A (zh) 高效的多模式验证平台及方法
CN115684896B (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
JPH01180645A (ja) 保守診断機構の自動検証方式
CN111813672B (zh) 一种针对多种处理器架构的非侵入式覆盖率统计方法
US8381185B2 (en) Apparatus, system, and method for dynamic module flow analysis
US9842044B2 (en) Commit sensitive tests
US8997048B1 (en) Method and apparatus for profiling a virtual machine
CN115656791B (zh) 芯片可测性设计的测试方法及测试平台
KR100340049B1 (ko) 시나리오를 이용한 칠 프로그램 시험 방법
CN115684895B (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
CN115684894B (zh) 芯片可测性设计的测试方法及测试平台
CN114756463A (zh) 一种测试环境开发方法、系统、设备以及介质
CN110597705B (zh) 一种可重复获取测试数据的程序调试方法及装置
Rahman et al. Automatically reproducing timing-dependent flaky-test failures
CN113342649B (zh) 基于真实目标机实现单元测试的方法、介质和设备
US8898636B1 (en) Method and apparatus for testing an application running in a virtual machine
CN112395190A (zh) 一种针对多种处理器架构的非侵入式覆盖率统计方法
CN117787155A (zh) 一种芯片可测性代码动态仿真测试系统及测试方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee