JPH04102931A - 情報処理装置の試験方式 - Google Patents
情報処理装置の試験方式Info
- Publication number
- JPH04102931A JPH04102931A JP2220245A JP22024590A JPH04102931A JP H04102931 A JPH04102931 A JP H04102931A JP 2220245 A JP2220245 A JP 2220245A JP 22024590 A JP22024590 A JP 22024590A JP H04102931 A JPH04102931 A JP H04102931A
- Authority
- JP
- Japan
- Prior art keywords
- simulator
- instruction
- error
- execution result
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 38
- 230000010365 information processing Effects 0.000 claims description 8
- 238000010998 test method Methods 0.000 claims 1
- 238000004088 simulation Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の試験方式に関し、特に乱数を用
いてランダムに生成した試験データ及び試験命令により
試験を行う情報処理装置の試験方式に関する。
いてランダムに生成した試験データ及び試験命令により
試験を行う情報処理装置の試験方式に関する。
従来の情報処理装置の試験方式では、乱数を用いて試験
データ及び試験命令を作成し、情報処理装置（実マシン
）での実行結果とシミュレータでの実行結果とを比較し
、その結果、誤り（エラー）を検出した場合、再度同一
の試験データ及び試験命令を用いて第１命令から順次１
命令ずつ増やし、その都度、第１命令から実行比較する
事によりエラー解析を行っていた。
データ及び試験命令を作成し、情報処理装置（実マシン
）での実行結果とシミュレータでの実行結果とを比較し
、その結果、誤り（エラー）を検出した場合、再度同一
の試験データ及び試験命令を用いて第１命令から順次１
命令ずつ増やし、その都度、第１命令から実行比較する
事によりエラー解析を行っていた。
上述した従来の情報処理装置の試験方式において、シミ
ュレータは実行速度が遅いため、命令組み合わせ試験の
エラー解析時にシミュレータが毎回繰返し第１命令から
実行すると、エラーのある命令を特定するまでに、時間
が長くががるという問題点があった。
ュレータは実行速度が遅いため、命令組み合わせ試験の
エラー解析時にシミュレータが毎回繰返し第１命令から
実行すると、エラーのある命令を特定するまでに、時間
が長くががるという問題点があった。
本発明の情報処理装置の試験方式は、試験対象装置と、
命令レベルのシミュレータと、このシミュレータの状態
を記憶する状態記憶部と、実行すべき命令列を発生する
命令発生部と、前記試験対象装置が前記命令列を実行し
た実行結果と前記シミュレータが前記命令列を実行した
実行結果とを比較する実行結果比較部とを有し、この実
行結果比較部が前記試験対象装置から検出した誤りを解
析するとき、前記誤りが検出された命令列と同一の命令
列により前記試験対象装置及び前記シミュレータで実行
する命令数を１より１ずつ増加させていくことにより前
記誤りの箇所を特定することを特徴とする。
命令レベルのシミュレータと、このシミュレータの状態
を記憶する状態記憶部と、実行すべき命令列を発生する
命令発生部と、前記試験対象装置が前記命令列を実行し
た実行結果と前記シミュレータが前記命令列を実行した
実行結果とを比較する実行結果比較部とを有し、この実
行結果比較部が前記試験対象装置から検出した誤りを解
析するとき、前記誤りが検出された命令列と同一の命令
列により前記試験対象装置及び前記シミュレータで実行
する命令数を１より１ずつ増加させていくことにより前
記誤りの箇所を特定することを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するための流れ図である。
施例の動作を説明するための流れ図である。
第１図の本実施例は、乱数により試験データと試験命令
との命令列を生成する命令発生部４と、命令列が実マシ
ン１と命令レベルのシミュレータ２とで実行された結果
により誤りを検出する実行結果比較部５と、シミュレー
タ２の状態を記憶する状態記憶部３とを有して構成され
る。
との命令列を生成する命令発生部４と、命令列が実マシ
ン１と命令レベルのシミュレータ２とで実行された結果
により誤りを検出する実行結果比較部５と、シミュレー
タ２の状態を記憶する状態記憶部３とを有して構成され
る。
次に、この様に構成された本実施例の動作について第１
図及び第２図を参照して説明する。
図及び第２図を参照して説明する。
実行結果比較部５は、命令発生部４が乱数を基に生成し
た試験データ（図示せず〉及び試験命令（図示せず）を
用いて実マシン１で実行したときの結果と、実マシン１
が実行したときと同じ試験データ及び試験命令を用いて
シミュレータ２で実行した結果とを比較し、実マシン１
で実行した結果とシミュレータ２で実行した結果とが異
なった場合にはエラーとし、エラー箇所を特定するため
に以下のエラー解析処理を行う。
た試験データ（図示せず〉及び試験命令（図示せず）を
用いて実マシン１で実行したときの結果と、実マシン１
が実行したときと同じ試験データ及び試験命令を用いて
シミュレータ２で実行した結果とを比較し、実マシン１
で実行した結果とシミュレータ２で実行した結果とが異
なった場合にはエラーとし、エラー箇所を特定するため
に以下のエラー解析処理を行う。
エラー解析処理として、命令発生部４は、再度同一乱数
を用い試験データ及び試験命令の内の第１命令だけを作
成する（処理１１）。実マシン１は作成された命令列を
実行する（処理１２）。次に命令発生部４は実マシン１
が実行した命令と同一の命令を作成する（処理１３〉。
を用い試験データ及び試験命令の内の第１命令だけを作
成する（処理１１）。実マシン１は作成された命令列を
実行する（処理１２）。次に命令発生部４は実マシン１
が実行した命令と同一の命令を作成する（処理１３〉。
シミュレータ２は作成された命令を実行しく処理１４）
、そのときのシミュレータ２の状態を状態記憶部３に記
憶する（処理１５）。ここで実行結果比較部５は処理１
２の実行結果と処理１４の実行結果とを比較する（処理
１６）。このときエラーが検出されなければ命令発生部
４は１命令増やし第２命令までを作成する（処理１７）
。実マシン１は作成された命令を実行する（処理１８）
。シミュレータ２は状態記憶部３を用い、シミュレータ
２を増えた命令の１．つ前の命令が実行後の状態に設定
する（処理１９）。次に命令発生部４は増えた１命令だ
けを作成する。（処理ＩＡ）。シミュレータ２は作成さ
れた命令を実行しく処理ＩＢ）、そのときのシミュレー
タ２の状態を状態記憶部３に記憶する（処理ＩＣ）。こ
こで実行結果比較部５は処理１８の実行結果と処理ＩＢ
の実行結果とを比較しく処理１６）、エラーを検出する
まで処理１６から処理ＩＣまでを繰り返す。
、そのときのシミュレータ２の状態を状態記憶部３に記
憶する（処理１５）。ここで実行結果比較部５は処理１
２の実行結果と処理１４の実行結果とを比較する（処理
１６）。このときエラーが検出されなければ命令発生部
４は１命令増やし第２命令までを作成する（処理１７）
。実マシン１は作成された命令を実行する（処理１８）
。シミュレータ２は状態記憶部３を用い、シミュレータ
２を増えた命令の１．つ前の命令が実行後の状態に設定
する（処理１９）。次に命令発生部４は増えた１命令だ
けを作成する。（処理ＩＡ）。シミュレータ２は作成さ
れた命令を実行しく処理ＩＢ）、そのときのシミュレー
タ２の状態を状態記憶部３に記憶する（処理ＩＣ）。こ
こで実行結果比較部５は処理１８の実行結果と処理ＩＢ
の実行結果とを比較しく処理１６）、エラーを検出する
まで処理１６から処理ＩＣまでを繰り返す。
このように試験を行うことにより、シミュレータの実行
時間を短縮する事が可能である。
時間を短縮する事が可能である。
以上説明したように本発明では、シミュレータでの命令
列実行後の状態を記憶する手段を設けることにより、シ
ュミレータが毎回第１命令から実行する必要性が無く、
被試験装置の試験時間を短縮することができるという効
果がある。
列実行後の状態を記憶する手段を設けることにより、シ
ュミレータが毎回第１命令から実行する必要性が無く、
被試験装置の試験時間を短縮することができるという効
果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例の動作を説明するだめの流れ図である。 １・・・実マシン、２・・・シミュレータ、３・・・状
態記憶部、４・・・命令発生部、５・・・実行結果比較
部。
本実施例の動作を説明するだめの流れ図である。 １・・・実マシン、２・・・シミュレータ、３・・・状
態記憶部、４・・・命令発生部、５・・・実行結果比較
部。
Claims (1)
- 【特許請求の範囲】 １、試験対象装置と、命令レベルのシミュレータと、こ
のシミュレータの状態を記憶する状態記憶部と、実行す
べき命令列を発生する命令発生部と、前記試験対象装置
が前記命令列を実行した実行結果と前記シミュレータが
前記命令列を実行した実行結果とを比較する実行結果比
較部とを有し、この実行結果比較部が前記試験対象装置
から検出した誤りを解析するとき、前記誤りが検出され
た命令列と同一の命令列により前記試験対象装置及び前
記シミュレータで実行する命令数を１より１ずつ増加さ
せていくことにより前記誤りの箇所を特定することを特
徴とする情報処理装置の試験方式。 ２、前記命令列が実行された前記シミュレータの状態を
前記状態記憶部に記憶し、増加した１命令を実行すると
き前記状態記憶部に記憶されている増加した１命令の実
行する前の状態を前記シミュレータに設定した後、前記
シミュレータは増加した１命令だけを実行することを特
徴とする請求項１記載の情報処理装置の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220245A JPH04102931A (ja) | 1990-08-22 | 1990-08-22 | 情報処理装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220245A JPH04102931A (ja) | 1990-08-22 | 1990-08-22 | 情報処理装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04102931A true JPH04102931A (ja) | 1992-04-03 |
Family
ID=16748169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2220245A Pending JPH04102931A (ja) | 1990-08-22 | 1990-08-22 | 情報処理装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04102931A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020153804A (ja) * | 2019-03-20 | 2020-09-24 | Ｎｅｃプラットフォームズ株式会社 | 試験装置、試験方法及びコンピュータプログラム |
| JP2022141461A (ja) * | 2021-03-15 | 2022-09-29 | Ｎｅｃプラットフォームズ株式会社 | 情報処理装置、情報処理システム、情報処理方法及びプログラム |
-
1990
- 1990-08-22 JP JP2220245A patent/JPH04102931A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020153804A (ja) * | 2019-03-20 | 2020-09-24 | Ｎｅｃプラットフォームズ株式会社 | 試験装置、試験方法及びコンピュータプログラム |
| JP2022141461A (ja) * | 2021-03-15 | 2022-09-29 | Ｎｅｃプラットフォームズ株式会社 | 情報処理装置、情報処理システム、情報処理方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984239A (en) | Automatic verification system for maintenance/diagnosis facility in computer system | |
| US7085980B2 (en) | Method and apparatus for determining the failing operation of a device-under-test | |
| US20030046609A1 (en) | Method, system, and computer program product for automated test generation for non-deterministic software using state transition rules | |
| US9274930B2 (en) | Debugging system using static analysis | |
| US6102959A (en) | Verification tool computation reduction | |
| CN107832176A (zh) | 一种Windows下硬盘压力自动测试方法及系统 | |
| JPH04102931A (ja) | 情報処理装置の試験方式 | |
| US5533195A (en) | Testing tool for diagnosing defective computer system devices | |
| JP4253056B2 (ja) | テスト装置、テストケース評価装置、およびテスト結果解析装置 | |
| JP3357567B2 (ja) | プログラム評価システム | |
| JPH06282599A (ja) | 論理検証方法および装置 | |
| CN110554969B (zh) | 基于预设断点的目标码覆盖率测试方法、系统及介质 | |
| JPH04102933A (ja) | 情報処理装置の試験方式 | |
| KR100340049B1 (ko) | 시나리오를 이용한 칠 프로그램 시험 방법 | |
| JPH04241640A (ja) | 情報処理装置の試験方法 | |
| CN116050323A (zh) | 验证方法、装置及电子设备 | |
| JPS63116248A (ja) | プログラムテスト装置 | |
| JPH01155438A (ja) | コンパイラ試験方式 | |
| JPH09330242A (ja) | 情報処理装置のテスト命令列生成方式 | |
| JP2001051864A (ja) | データ処理装置の試験実行方式 | |
| JPH03294934A (ja) | 高級プログラム言語用デバッガ | |
| JPH07248935A (ja) | 情報処理装置の試験方法，及び試験装置 | |
| JPH10161897A (ja) | 制御シーケンス評価方法及び制御シーケンス評価装置 | |
| JPH05265806A (ja) | 情報処理装置の試験装置 | |
| JPH11338727A (ja) | 情報処理装置の試験方法 |