JPH0496143A - 診断システム - Google Patents
診断システムInfo
- Publication number
- JPH0496143A JPH0496143A JP2211383A JP21138390A JPH0496143A JP H0496143 A JPH0496143 A JP H0496143A JP 2211383 A JP2211383 A JP 2211383A JP 21138390 A JP21138390 A JP 21138390A JP H0496143 A JPH0496143 A JP H0496143A
- Authority
- JP
- Japan
- Prior art keywords
- test
- random number
- random
- program
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 52
- 239000012536 storage buffer Substances 0.000 claims description 17
- 238000003672 processing method Methods 0.000 claims description 6
- 239000000872 buffer Substances 0.000 abstract description 2
- 230000008929 regeneration Effects 0.000 abstract 1
- 238000011069 regeneration method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000011835 investigation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概要〕
診断システムにおけるランダムテスト再現処理方式に関
し エラーが発生した場合と同一乱数による再現テストを可
能とすることを目的とし。
し エラーが発生した場合と同一乱数による再現テストを可
能とすることを目的とし。
乱数を用いてテスト対象物についてのランダムテストを
行うテストプログラムと、前記テストプログラムからの
依頼により前記乱数を生成する制御プログラムとを備え
た診断システムにおいて。
行うテストプログラムと、前記テストプログラムからの
依頼により前記乱数を生成する制御プログラムとを備え
た診断システムにおいて。
前記テストプログラムが、前記制御プログラムに前記乱
数の生成を依頼し、前記制御プログラムが前記乱数を生
成してこれを乱数格納バッファに格納すると共に、当該
乱数の生成に用いた種データをパラメータブロックの所
定位置に格納して2前記テストプログラムに渡すように
構成する。
数の生成を依頼し、前記制御プログラムが前記乱数を生
成してこれを乱数格納バッファに格納すると共に、当該
乱数の生成に用いた種データをパラメータブロックの所
定位置に格納して2前記テストプログラムに渡すように
構成する。
本発明はランダムテスト再現処理方式に関し更に詳しく
は1診断システムおけるランダムテスト再現処理方式に
関する。
は1診断システムおけるランダムテスト再現処理方式に
関する。
磁気ディスク装置等の故障の有無等は9診断システム(
故障シミュレータ)によって診断される。
故障シミュレータ)によって診断される。
診断システムにおいては2通常、テストパターン(診断
データ)として乱数を用いるランダムテストが行なわれ
る。
データ)として乱数を用いるランダムテストが行なわれ
る。
〔従来の技術]
従来のランダムテストにおいては、まず、実際のテスト
を行うテストプログラムが2診断システムの制御プログ
ラム(モニタ)に対して、乱数の発生を依頼する。この
時、テストプログラムは。
を行うテストプログラムが2診断システムの制御プログ
ラム(モニタ)に対して、乱数の発生を依頼する。この
時、テストプログラムは。
発生した乱数を格納するための乱数格納ノ\・ノファア
ドレス、及び2発生する乱数の大きさを表す乱数ハイド
数を指定する。
ドレス、及び2発生する乱数の大きさを表す乱数ハイド
数を指定する。
依頼を受けた制御プログラムは、指定された大きさの乱
数を所定の方法によって発生し、これをバッファ内の指
定されたアドレスに格納する。この乱数は、クロンクの
値に所定の値を加えたものを種データとし、この種デー
タに所定の演算を施すことによって得られる。
数を所定の方法によって発生し、これをバッファ内の指
定されたアドレスに格納する。この乱数は、クロンクの
値に所定の値を加えたものを種データとし、この種デー
タに所定の演算を施すことによって得られる。
テストプログラムは、乱数格納バッファに格納された乱
数を用いて、所定の診断を行う。例えば。
数を用いて、所定の診断を行う。例えば。
磁気ディスク装置等についての故障シミュレーションを
行う。そして、エラーが発生した場合には例えば、エラ
ー発生を表示装置に表示する等により2利用者に通知す
る。
行う。そして、エラーが発生した場合には例えば、エラ
ー発生を表示装置に表示する等により2利用者に通知す
る。
前述の従来技術によれば、エラーが発生した場合に、再
度、同一動作でのテストを実行する手段がなく5同一エ
ラーの再現ができず、障害調査等に大きな労力を有する
という問題があった。
度、同一動作でのテストを実行する手段がなく5同一エ
ラーの再現ができず、障害調査等に大きな労力を有する
という問題があった。
これは、ランダムテストに用いた乱数と同一の値を、再
度、テストパターンとして得ることが困難であることに
起因する。即ち、制御プログラムが エラーを発生した
時の乱数と同一の値を再現しようとしても、クロックの
値が変化してしまっているので、再現できない。このた
め、同一のテストパターンが得られる確率は略「0」に
近く従って、同一エラーを効率良く再現することができ
にくい。この結果、エラーが発生すること、及び、その
エラーの内容は把握できても、どのような一連の動作を
行った時にエラーが発生するのかは特定できないので、
その調査に時間を要することになってしまう。
度、テストパターンとして得ることが困難であることに
起因する。即ち、制御プログラムが エラーを発生した
時の乱数と同一の値を再現しようとしても、クロックの
値が変化してしまっているので、再現できない。このた
め、同一のテストパターンが得られる確率は略「0」に
近く従って、同一エラーを効率良く再現することができ
にくい。この結果、エラーが発生すること、及び、その
エラーの内容は把握できても、どのような一連の動作を
行った時にエラーが発生するのかは特定できないので、
その調査に時間を要することになってしまう。
本発明は、エラーが発生した場合と同一乱数による再現
テストを可能としたランダムテスト再現処理方式を提供
することを目的とする。
テストを可能としたランダムテスト再現処理方式を提供
することを目的とする。
第1図は本発明の原理構成図であり1本発明による診断
システムを示している。
システムを示している。
第1図において、1は処理装置、2はテストプログラム
、3は制御プログラム、4及び5はパラメータブロンク
、6は乱数格納ハ、ファである。
、3は制御プログラム、4及び5はパラメータブロンク
、6は乱数格納ハ、ファである。
テストプログラム2は、磁気ディスク装置等のテスト対
象物(図示せず)について、乱数を用いたランダムテス
トを行う。このために、テストプログラム2は、制御プ
ログラム3に対して、乱数の生成を依頼する。
象物(図示せず)について、乱数を用いたランダムテス
トを行う。このために、テストプログラム2は、制御プ
ログラム3に対して、乱数の生成を依頼する。
制御プログラム3は2 この依頼をうけて、乱数を生成
して、テストプログラム2に渡す。
して、テストプログラム2に渡す。
パラメータブロック4及び5は、テストプログラム2と
制御プログラム3との間のインタフェースであり、乱数
格納バッファアドレス、バイト数及び種データを、各々
、所定の位置41と51゜42と52及び43と53に
格納するように構成してなる。
制御プログラム3との間のインタフェースであり、乱数
格納バッファアドレス、バイト数及び種データを、各々
、所定の位置41と51゜42と52及び43と53に
格納するように構成してなる。
乱数格納ハソファ6は、制御プログラム3が生成した乱
数を格納するためのものである。
数を格納するためのものである。
なお、パラメータブロック4及び5は、後述する如く、
実際は同一の手段により実現されるものである。
実際は同一の手段により実現されるものである。
〔作用]
制御プログラム3は、テストプログラム2から乱数生成
の依頼があると、まず、所定の方法で乱数の種データを
生成する。そして2この種データを用いて乱数を生成し
、これを乱数格納バッファ6に格納する。また2種デー
タをパラメータブロック5の所定位置53に格納する。
の依頼があると、まず、所定の方法で乱数の種データを
生成する。そして2この種データを用いて乱数を生成し
、これを乱数格納バッファ6に格納する。また2種デー
タをパラメータブロック5の所定位置53に格納する。
これによりテストプログラム2は、乱数格納バッファ6
を参照して乱数を得、当該所定位置53を参照して当該
乱数の生成に用いられた種データを知る。
を参照して乱数を得、当該所定位置53を参照して当該
乱数の生成に用いられた種データを知る。
テストプログラム2は、この乱数を用いてテスト対象物
についてのランダムテストを行う。そして、エラーが発
生した場合、当該乱数の種データをパラメータブロック
4の所定位置43に格納して、制御プログラム3に再び
乱数の発生を依頼する。
についてのランダムテストを行う。そして、エラーが発
生した場合、当該乱数の種データをパラメータブロック
4の所定位置43に格納して、制御プログラム3に再び
乱数の発生を依頼する。
この依頼をうけて、制御プログラム3は、新たな種デー
タを生成することなく、当該所定位置43の種データを
用いて乱数を生成する。従って。
タを生成することなく、当該所定位置43の種データを
用いて乱数を生成する。従って。
生成される乱数は、エラーを発生したランダムテストに
用いた乱数と同一のもの(テストパターン)となる。
用いた乱数と同一のもの(テストパターン)となる。
この乱数を用いてテストプログラム2が再びランダムテ
ストを行った場合、用いる乱数が同一であるので、先に
エラーが発生した場合と同一の動作によるテストを再現
することができる。これにより、ランダムテストで発生
したエラーを容易に再現することができ、障害調査等を
円滑に行うことができる。
ストを行った場合、用いる乱数が同一であるので、先に
エラーが発生した場合と同一の動作によるテストを再現
することができる。これにより、ランダムテストで発生
したエラーを容易に再現することができ、障害調査等を
円滑に行うことができる。
第2図は実施例構成図であり1診断システムを示してい
る。
る。
第2図において、7はパラメータブロック、8はクロッ
ク、9はレジスタ、10は表示装置。
ク、9はレジスタ、10は表示装置。
31は種データ生成部、32は乱数生成部。
101はエラー発生表示、102は種データ表示である
。
。
処理装置1は、中央処理装置(CPU)及びメモリから
なる。中央処理装置は2例えば、クロック8及びレジス
タ9を有する。また、メモリの空き領域の一部が、乱数
格納ハンファ6として用いられ、メモリの所定のアドレ
スの領域が、パラメータブロック7として用いられる。
なる。中央処理装置は2例えば、クロック8及びレジス
タ9を有する。また、メモリの空き領域の一部が、乱数
格納ハンファ6として用いられ、メモリの所定のアドレ
スの領域が、パラメータブロック7として用いられる。
パラメータブロック7は、そのアドレスが、予め、テス
トプログラム2及び制御プログラム3の間で規定され、
これらの間での所定のデータの送受に使用される。即ち
、パラメータブロック7はこれらの間のインタフェース
である。パラメータブロック7において、その所定の位
置71.72及び73に、各々、乱数格納バッファアド
レスバイト数及び種データが、必要に応して格納される
。この格納は1テストプログラム2又は制御プログラム
3の一方によって行なわれ、他方に当該格納したデータ
が渡される。
トプログラム2及び制御プログラム3の間で規定され、
これらの間での所定のデータの送受に使用される。即ち
、パラメータブロック7はこれらの間のインタフェース
である。パラメータブロック7において、その所定の位
置71.72及び73に、各々、乱数格納バッファアド
レスバイト数及び種データが、必要に応して格納される
。この格納は1テストプログラム2又は制御プログラム
3の一方によって行なわれ、他方に当該格納したデータ
が渡される。
テストプログラム2は、メモリの空き領域を乱数格納バ
ッファ6として用いるために獲得し、その(先頭)アド
レス及びハイド数をパラメータブロック7の所定位置7
1及び72に格納し、制御プログラム3に乱数の発生を
依頼する。この依軌において1通常モードの場合には、
テストプログラム2は、パラメータブロック7の所定位
置73への種データの格納は行なわない。一方、再現モ
ードの場合には、テストプログラム2は、パラメータブ
ロック7の所定位置73に種データを格納する。
ッファ6として用いるために獲得し、その(先頭)アド
レス及びハイド数をパラメータブロック7の所定位置7
1及び72に格納し、制御プログラム3に乱数の発生を
依頼する。この依軌において1通常モードの場合には、
テストプログラム2は、パラメータブロック7の所定位
置73への種データの格納は行なわない。一方、再現モ
ードの場合には、テストプログラム2は、パラメータブ
ロック7の所定位置73に種データを格納する。
なお、第1図においては、このテストプログラム2から
制御プログラム3への依頼の際のインタフェースとして
のパラメータブロック7を、パラメータブロック4とし
て示している。
制御プログラム3への依頼の際のインタフェースとして
のパラメータブロック7を、パラメータブロック4とし
て示している。
制御プログラム3は9通常モードの場合、即ちパラメー
タブロック7を参照してその所定位置73に種データが
格納されていない場合、まず。
タブロック7を参照してその所定位置73に種データが
格納されていない場合、まず。
種データを生成する。即ち1種データ生成部31が、ク
ロック8からその時点での値を取込み、また レジスタ
9からその内容値を取込む。レジスタ9には、予め3乱
数発生のために、所定の値が格納される。種データ生成
部31は、これら2つの値から種データを生成する。次
に、乱数生成部32が、この種データを用いて、所定の
演算を行って2乱数を生成する。
ロック8からその時点での値を取込み、また レジスタ
9からその内容値を取込む。レジスタ9には、予め3乱
数発生のために、所定の値が格納される。種データ生成
部31は、これら2つの値から種データを生成する。次
に、乱数生成部32が、この種データを用いて、所定の
演算を行って2乱数を生成する。
また、制御プログラム3は、再現モードの場合。
即ち、パラメータブロック7を参照してその所定位置7
3に種データが格納されている場合、新たな種データを
生成することなく、乱数生成部32が パラメータプロ
、り7に格納された種データを用いて、所定の演算を行
って、乱数を生成する。
3に種データが格納されている場合、新たな種データを
生成することなく、乱数生成部32が パラメータプロ
、り7に格納された種データを用いて、所定の演算を行
って、乱数を生成する。
制御プログラム3は、パラメータブロック7の所定位置
72で指示された分の乱数を生成すると。
72で指示された分の乱数を生成すると。
これを5パラメータブロンク7の所定位置71で指示さ
れたアドレスの乱数格納バッファ6に格納する。また、
当該乱数の発生に用いた種データをパラメータブロック
7の所定位置73に格納する。
れたアドレスの乱数格納バッファ6に格納する。また、
当該乱数の発生に用いた種データをパラメータブロック
7の所定位置73に格納する。
そして テストプログラム2に制御を渡す。
なお、第1図においては、この制御プログラム3からテ
ストプログラム2へ制御を渡す際のインタフェースとし
てのパラメータブロック7を、パラメータブロック5と
して示している。
ストプログラム2へ制御を渡す際のインタフェースとし
てのパラメータブロック7を、パラメータブロック5と
して示している。
表示装210は、テストプログラム2がランダムテスト
の結果を利用者に表示するためのものである。例えば、
その表示画面上には、エラー発生表示101及び種デー
タ表示102等が行なわれる。
の結果を利用者に表示するためのものである。例えば、
その表示画面上には、エラー発生表示101及び種デー
タ表示102等が行なわれる。
以上の如く、制御プログラム3は2通常モードと再現モ
ードの2つのモードで動作する機能を持つ。このモード
の切替えは2 テストプログラム2が パラメータブロ
ック7への種データの格納の有無によって行う。制御プ
ログラム3は、前記2つのいずれのモードにおいても(
又は通常モードにおいて)、テストプログラム2に対し
1種データを通知する機能を持つ。また、テストプログ
ラム2は種データを指定して乱数生成を再現モードで行
なわせる機能を持つ。これにより、乱数生成を種データ
を指定した再現モードで行うことによって、同一の乱数
を得ることができる。従って。
ードの2つのモードで動作する機能を持つ。このモード
の切替えは2 テストプログラム2が パラメータブロ
ック7への種データの格納の有無によって行う。制御プ
ログラム3は、前記2つのいずれのモードにおいても(
又は通常モードにおいて)、テストプログラム2に対し
1種データを通知する機能を持つ。また、テストプログ
ラム2は種データを指定して乱数生成を再現モードで行
なわせる機能を持つ。これにより、乱数生成を種データ
を指定した再現モードで行うことによって、同一の乱数
を得ることができる。従って。
テストプログラム2が、エラーの発生したランダムテス
トについて、同一乱数を用いて同一動作によって再現テ
ストを行うことが可能となる。またパラメータブロック
7からなるインタフェースを用いることにより、容易に
9種データの送受やモードの切替えを行うことができる
。
トについて、同一乱数を用いて同一動作によって再現テ
ストを行うことが可能となる。またパラメータブロック
7からなるインタフェースを用いることにより、容易に
9種データの送受やモードの切替えを行うことができる
。
第3図は、ランダムテスト再現処理フローである。
■ 利用者の入力によりテストプログラム2が起動され
ると、テストプログラム2は、メモリの空き領域を乱数
格納バッファ6として獲得し、パラメータブロック7に
乱数格納バッファアドレスバイト数をセットする。この
時は1種データはセットされない。
ると、テストプログラム2は、メモリの空き領域を乱数
格納バッファ6として獲得し、パラメータブロック7に
乱数格納バッファアドレスバイト数をセットする。この
時は1種データはセットされない。
■ テストプログラム2が、制御プログラム3に、乱数
の生成を依頼する。
の生成を依頼する。
■ パラメータブロック7に種データがセントされてい
ないので、制御プログラム3において種データ生成部3
1が種データを生成し、これを用いて乱数生成部32が
乱数を生成する。
ないので、制御プログラム3において種データ生成部3
1が種データを生成し、これを用いて乱数生成部32が
乱数を生成する。
■ 制御プログラム3が、乱数を乱数格納バッファ6に
1種データをパラメータブロック7に。
1種データをパラメータブロック7に。
各々、 +8納し、制御をテストプログラム2へ渡す。
■ テストプログラム2が、乱数格納バッファ6から乱
数を取出し、これを用いてテスト対象物についてのラン
ダムテストを行う。パラメータブロック7内の種データ
は、テストの間は、別に保存される。
数を取出し、これを用いてテスト対象物についてのラン
ダムテストを行う。パラメータブロック7内の種データ
は、テストの間は、別に保存される。
■ ランダムテストにおいてエラーが発生すると テス
トプログラム2は1表示装置10の表示画面上に、エラ
ー発生表示101を行うと共に。
トプログラム2は1表示装置10の表示画面上に、エラ
ー発生表示101を行うと共に。
当該エラー発生のあったテストに用いた乱数の生成に用
いられた種データ表示102をも行う。
いられた種データ表示102をも行う。
■ これらの表示を見た利用者は5表示された種データ
を、テストプログラム2へのパラメータとして入力して
テストプログラム2を再起動する。
を、テストプログラム2へのパラメータとして入力して
テストプログラム2を再起動する。
この再起動により、再び処理■乃至■がくり返される。
但し、このくり返しの処理は、前述の再現モードとされ
る。以下、前述の処理■乃至■と異なる点のみについて
説明する。
る。以下、前述の処理■乃至■と異なる点のみについて
説明する。
処理■において2パラメータブロツク7に前述の2つの
データの他種データがセットされ、再現モードとされる
。
データの他種データがセットされ、再現モードとされる
。
処理■において、新たな種データを生成することなく、
乱数生成部32は、パラメータブロック7内の種データ
を用いて乱数を生成する。従ってこの乱数は、処理■に
おいて前記エラーを発生した場合の乱数と同一のもので
ある。
乱数生成部32は、パラメータブロック7内の種データ
を用いて乱数を生成する。従ってこの乱数は、処理■に
おいて前記エラーを発生した場合の乱数と同一のもので
ある。
これにより、処理■においてテストプログラム2が行う
ランダムテストは、先に行ったテストと同一動作を行う
ものとなる。
ランダムテストは、先に行ったテストと同一動作を行う
ものとなる。
この結果、処理■において、先に発生したエラーと同一
のエラーが再現される。
のエラーが再現される。
以上説明したように1本発明によれば2診断システムに
おけるランダムテスト再現処理において。
おけるランダムテスト再現処理において。
乱数生成時にその種データを通知することにより。
当該種データを用いて同一の乱数を生成することができ
るので、エラーの発生したランダムテストについて、同
一動作でくり返すことが可能となり。
るので、エラーの発生したランダムテストについて、同
一動作でくり返すことが可能となり。
障害調査等を円滑に行うことができる。
第1図は本発明の原理構成図。
第2図は実施例構成図
第3図はランダムテスト再現処理フロー1は処理装置、
2はテストプログラム、3は制御プログラム、31は種
データ生成部、32は乱数生成部、4.5及び7はパラ
メータブロック6は乱数格納ハンファ、8はクロック、
9はレジスタ、10は表示装置である。 特許出願人 株式会社ビーエフニー 代理人 弁理士 森 1) 寛(外2名)本発明の原理
構成図 第1図 ランダムテスト再現ff1J!フロー 第 図
2はテストプログラム、3は制御プログラム、31は種
データ生成部、32は乱数生成部、4.5及び7はパラ
メータブロック6は乱数格納ハンファ、8はクロック、
9はレジスタ、10は表示装置である。 特許出願人 株式会社ビーエフニー 代理人 弁理士 森 1) 寛(外2名)本発明の原理
構成図 第1図 ランダムテスト再現ff1J!フロー 第 図
Claims (3)
- (1)乱数を用いてテスト対象物についてのランダムテ
ストを行うテストプログラム(2)と、前記テストプロ
グラム(2)からの依頼により前記乱数を生成する制御
プログラム(3)とを備えた診断システムにおいて、 前記テストプログラム(2)が、前記制御プログラム(
3)に前記乱数の生成を依頼し、 前記制御プログラム(3)が、前記乱数を生成してこれ
を乱数格納バッファ(6)に格納すると共に、当該乱数
の生成に用いた種データをパラメータブロック(5)の
所定位置(53)に格納して、前記テストプログラム(
2)に渡す ことを特徴とするランダムテスト再現処理方式。 - (2)乱数を用いてテスト対象物についてのランダムテ
ストを行うテストプログラム(2)と、前記テストプロ
グラム(2)からの依頼により前記乱数を生成する制御
プログラム(3)とを備えた診断システムにおいて、 前記テストプログラム(2)が、乱数格納バッファアド
レス、バイト数及び種データをパラメータブロック(4
)の各々の所定位置(41、42、43)に格納して、
前記制御プログラム(3)に前記乱数の生成を依頼し、 前記制御プログラム(3)が、前記乱数を生成してこれ
を乱数格納バッファ(6)に格納して前記テストプログ
ラム(2)に渡す ことを特徴とするランダムテスト再現処理方式。 - (3)乱数を用いてテスト対象物についてのランダムテ
ストを行うテストプログラム(2)と、前記テストプロ
グラム(2)からの依頼により前記乱数を生成する制御
プログラム(3)とを備えた診断システムにおいて、 前記テストプログラム(2)と前記制御プログラム(3
)との間のインタフェースとして、乱数格納バッファア
ドレス、バイト数及び種データを各々の所定位置(41
、42、43、51、52、53)に格納するように構
成したパラメータプロタグ(4、5)を有することを特
徴とする診断システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2211383A JP2602983B2 (ja) | 1990-08-08 | 1990-08-08 | 診断システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2211383A JP2602983B2 (ja) | 1990-08-08 | 1990-08-08 | 診断システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0496143A true JPH0496143A (ja) | 1992-03-27 |
JP2602983B2 JP2602983B2 (ja) | 1997-04-23 |
Family
ID=16605057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2211383A Expired - Lifetime JP2602983B2 (ja) | 1990-08-08 | 1990-08-08 | 診断システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2602983B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168906A (ja) * | 2011-02-17 | 2012-09-06 | Nec Corp | 仮想ファイルシステム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6488750A (en) * | 1987-09-30 | 1989-04-03 | Nippon Telegraph & Telephone | Test method for information processor |
JPH01180645A (ja) * | 1988-01-13 | 1989-07-18 | Hitachi Ltd | 保守診断機構の自動検証方式 |
-
1990
- 1990-08-08 JP JP2211383A patent/JP2602983B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6488750A (en) * | 1987-09-30 | 1989-04-03 | Nippon Telegraph & Telephone | Test method for information processor |
JPH01180645A (ja) * | 1988-01-13 | 1989-07-18 | Hitachi Ltd | 保守診断機構の自動検証方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012168906A (ja) * | 2011-02-17 | 2012-09-06 | Nec Corp | 仮想ファイルシステム |
Also Published As
Publication number | Publication date |
---|---|
JP2602983B2 (ja) | 1997-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107861850B (zh) | 一种中断验证系统及其使用方法、计算机设备、存储介质 | |
US6279104B1 (en) | Debugging system for parallel processed program and debugging method thereof | |
JPH1063535A (ja) | コンピュータシステムのモニタ装置及びモニタ方法 | |
JPH0496143A (ja) | 診断システム | |
JP3206096B2 (ja) | 入力データ処理装置 | |
JP2000330970A (ja) | シミュレーション装置及びシミュレーション方法 | |
JPH04112344A (ja) | データベースの疑似更新方式 | |
JPH0784901A (ja) | 端末動作再現装置 | |
JP2772999B2 (ja) | 実験システム | |
JPH0244269A (ja) | Lsiの故障解析方式 | |
JP2000339199A (ja) | Tmセーブ解析方法 | |
JP2887515B2 (ja) | 記録装置のシミュレータ | |
JPH08171498A (ja) | マルチコンピュータデバッガ方式及びそれを適用したマルチコンピュータシステム | |
JPS62115548A (ja) | 計測値模擬情報発生方式 | |
JPH05173829A (ja) | エラー発生方法 | |
JP2944729B2 (ja) | リモートチヤネル装置 | |
CN118227235A (zh) | 应用程序的运行录制及回放方法、装置、电子设备及介质 | |
JP3125932B2 (ja) | 画像生成装置及び方法 | |
JPS6125174B2 (ja) | ||
CN112559255A (zh) | 文件挂载恢复的测试方法、系统、装置及存储介质 | |
CN102375674A (zh) | 信息处理装置 | |
JPH05334015A (ja) | 磁気ディスク装置障害通報方式 | |
JPH0436839A (ja) | 評価方式 | |
JPS59202546A (ja) | デバツグ装置 | |
JPH0377149A (ja) | 計算機システムにおける診断実行状態管理方式 |