JPS63305518A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPS63305518A
JPS63305518A JP63117153A JP11715388A JPS63305518A JP S63305518 A JPS63305518 A JP S63305518A JP 63117153 A JP63117153 A JP 63117153A JP 11715388 A JP11715388 A JP 11715388A JP S63305518 A JPS63305518 A JP S63305518A
Authority
JP
Japan
Prior art keywords
layer
etching
titanium
buffer
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63117153A
Other languages
English (en)
Other versions
JPH0257339B2 (ja
Inventor
ヤクエス・ユーレス・ファン・ウケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS63305518A publication Critical patent/JPS63305518A/ja
Publication of JPH0257339B2 publication Critical patent/JPH0257339B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/26Acidic compositions for etching refractory metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、基板上にチタン−タングステン層を設け、こ
の層の上に前記チタン−タングステン層のエツチング中
にマスクの作用をする層を設け、しかる後に過酸化水素
を水に溶解したエツチング溶液中で前記チタン−タング
ステン層をエツチングすることにより、半導体デバイス
を製造する方法に関するものである。
このような方法は米国特許第4,267.012号明細
のから既知である。
チタン−タングステン層のエンチング剤として過酸化水
素溶液を使用する場合には、エツチング処理が不均一に
進行する欠点があり、この結果マスク層の下のチタン−
タングステン層の受けるアンダーエツチングの程度が局
部的に大きく異なり、マスク層の下ではチタン−タング
ステンの真直ぐな細条を形成することができないという
欠点がある。
エツチング中にエツチング溶液をかきまぜると、エツチ
ング中に不均一性がかえって増大し、この結果既知方法
では液体の運動を避ける必要がある。
上述の米国特許明細書は過酸化水素のほかにアンモニウ
ムを含有するチタン−タングステン用エツチング溶液を
開示している。このエツチング溶液はエツチング作用が
急激すぎまた不安定であるため過酸化水素含有量が急激
に低下する欠点がある。
本発明の目的は上述の欠点を少なくとも可成りの程度ま
で消滅させることにある。
従って本発明においは、冒頭に記載した方法は、エツチ
ング溶液のpHを緩衝剤により1〜6の値に調整するこ
とを特徴とする。
本発明は、エツチング処理中にpHをできるだけ一定に
維持した場合に、好ましい均一なエツチング結果が得ら
れることを見い出したことに基づく。
しかも、本発明においては、使用する緩衝剤に関して広
範囲な選択が可能であることを見い出した。
エツチング処理中に望ましくない物質が基板の半導体本
体上に残らないようにするのが重要である。従って、緩
衝剤中の陽イオンとしてアンモニアを使用するのが好ま
しい。緩衝剤中に使用する酸としては有機酸が好ましく
、特に酢酸またはクエン酸が好ましい。
極めて好ましい緩衝剤は酢酸及び酢酸アンモニウムから
なる。
25〜30%の過酸化水素濃度を使用するのが好ましい
チタン−タングステン層に対するマスク層はアルミニウ
ムまたはホトレジストから構成するのが好ましい。アル
ミニウム層を使用する場合には、エツチング処理後にチ
クンータングステン層上にアルミニウム層が残る。チタ
ン−タングステン層は例えばアルミニウムに対し拡散障
壁として作用する。
チタン−タングステン層は、基板の半導体本体例えばケ
イ素からなる半導体本体の上に直接設けることができる
が、例えば半導体本体上に存在する酸化物の上に、ある
いは多層配線する場合には基板上に既に存在するアルミ
ニウム層の上にさえ設けることができる。
次に本発明を図面を参照して例について説明する。
半導体デバイスの製造方法においては、基板Iを、例え
ば、ケイ素からなる半導体本体2に常法によって酸化ケ
イ素層3を設け、層3に開口4を形成することによって
作る。
ケイ素本体2と接触させるために、基板1の上にチタン
−タングステン層5を設け、このチタン−タングステン
層5のエツチング中にマスクとして作用するアルミニウ
ムN6をこのN5の上に設ける。
層5及び6はスパッタリングによって常法により得られ
る。′jW 6に望ましいマスクパターンはプラズマエ
ツチングによって形成することができる。
層5は開口4におけるアルミニウム層6からケイ素本体
2へのアルミニウムの拡散に対する障壁の作用をし、ま
たアルミニウムのプラズマエツチング中にシリコン本体
2の受ける作用に対するマスクの作用をする。層6に関
し層5の露出している部分7は過酸化水素を水に溶解し
たエツチング溶液中でエツチングされる。
チタン−タングステン層5の均一なエツチング、のほか
、アルミニウムN6の下におけるM5の均一なアンダー
エツチングも、エツチング溶液のpl+が緩衝剤によっ
て1〜6の値に調整されている場合に達成される。
チタン−タングステン層5の厚さが例えば0.1μmで
あり、アルミニウム層6の厚さがlamである場合には
、N6の下の層5のアンダーエッチングは均一で0.1
μm未満である。
エツチング処理は周囲温度においていつも一定に行うこ
とができる。
次に本発明を実施例について説明する。
1呈±1 スパッタリングによって得た厚さ0.1μmのチタン−
タングステン層5 (TilO重量%、W90重量%)
の場合に、エンチング溶液に例えば次の物質を含有させ
た: CH3CO0I+ (100%)    60.0gC
IhC00NIln       77.0 g11□
0□(30%)     880m1pHは4.0であ
り、温度はエツチング中22°Cであった。1モル%の
ケイ素を含有する厚さ1.0μmのアルミニウム層6も
スパッタリングによって得られた。
層5の露出部分7のエツチング時間は11分であった。
エツチングは均一であった。このことは層6の下の層5
のアンダーエツチングが均一で0.1μm未満であるこ
とから明らかである。
実尉I鉗λ この例では、過酸化水素濃度を172に低下した点を除
いて、実施例1と同し条件を用いた。エツチング時間は
21分であった。
尖絡炭主 実施例1に記載した溶液を硝酸によってそのpHを低下
させ、水酸化ナトリウムによってそのpl+を上昇させ
た。得られた結果は、エツチング時間が次のようにp+
+によって変動する点を除いて、実施例1に記載した結
果と同じであった; ■且    エツチングJ、IIノつ−5.8    
    6.5 尖旋±↓ 酢酸及び酢酸アンモニウムの代りに1モルのクエン酸を
使用し、水酸化ナトリウムによってpl(=4にした点
を除いて、実施例1と同じ条件を用いた。結果は、エツ
チング時間が30分であった点を除いて実施例1の結果
と同じであった。
尖施炭i 酢酸及び酢酸アンモニウムの代りに1モルのリン酸二水
素アンモニウムを使用し、水酸化ナトリウムによってp
I+=4にした点を除いて、実施例1と同じ条件を用い
た。結果は、エツチング時間が23分であった点を除い
て、実施例1の結果と同じであった。
本発明は上述の実施例に限定されるものではない。例え
ば、アルミニウム層6はアルミニウムの代りにホトレジ
ストから構成することができ、この場合にも同様な結果
が得られた。
【図面の簡単な説明】 第1図は本発明方法の一例の製造段階における半導体本
体の一部を示す断面図である。 1・・・基板 2・・・半導体本体(ケイ素本体) 3・・・酸化ケイ素層    4・・・開口5・・・チ
タン−タングステン層 6・・・アルミニウム層(マスク層) 7・・・層5の露出部分 特許出願人   ニス・ベー・フィリ、ブス・フルーイ
ランペンファプリケン

Claims (1)

  1. 【特許請求の範囲】 1、基板上にチタン−タングステン層を設け、この層の
    上に前記チタン−タングステン層のエッチング中にマス
    クの作用をする層を設け、しかる後に過酸化水素を水に
    溶解したエッチング溶液中で前記チタン−タングステン
    層をエッチングすることにより、半導体デバイスを製造
    するに当り、 前記エッチング溶液のpHを緩衝剤により1〜6の値に
    調整することを特徴とする半導体デバイスの製造方法。 2、緩衝剤中に使用する陽イオンがアンモニウムイオン
    である請求項1記載の方法。 3、緩衝剤中に使用する酸が有機酸である請求項1また
    は2記載の方法。 4、酢酸または、クエン酸を使用する請求項3記載の方
    法。 5、酢酸及び酢酸アンモニウムからなる緩衝剤を使用す
    る請求項2または4記載の方法。6、エッチング溶液中
    の過酸化水素濃度が25〜30%である請求項1〜5の
    いずれか一つの項に記載の方法。 7、マスク層としてアルミニウム層を使用する請求項1
    〜6のいずれか一つの項に記載の方法。 8、マスク層としてホトレジスト層を使用する請求項1
    〜6のいずれか一つの項に記載の方法。
JP63117153A 1987-05-18 1988-05-16 半導体デバイスの製造方法 Granted JPS63305518A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8701184A NL8701184A (nl) 1987-05-18 1987-05-18 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
NL8701184 1987-05-18

Publications (2)

Publication Number Publication Date
JPS63305518A true JPS63305518A (ja) 1988-12-13
JPH0257339B2 JPH0257339B2 (ja) 1990-12-04

Family

ID=19850032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63117153A Granted JPS63305518A (ja) 1987-05-18 1988-05-16 半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US4814293A (ja)
EP (1) EP0292057B1 (ja)
JP (1) JPS63305518A (ja)
KR (1) KR970009862B1 (ja)
DE (1) DE3874411T2 (ja)
NL (1) NL8701184A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187262A (ja) * 1997-09-03 1999-03-30 Toshiba Corp 半導体装置及びその製造方法
WO2006068091A1 (ja) * 2004-12-20 2006-06-29 Stella Chemifa Corporation 微細加工処理剤、及びそれを用いた微細加工処理方法
WO2009038063A1 (ja) * 2007-09-19 2009-03-26 Nagase Chemtex Corporation エッチング溶液
WO2010029867A1 (ja) * 2008-09-09 2010-03-18 昭和電工株式会社 チタン系金属、タングステン系金属、チタンタングステン系金属またはそれらの窒化物のエッチング液
JP2010245362A (ja) * 2009-04-08 2010-10-28 Shin Etsu Handotai Co Ltd 発光素子の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229311A (en) * 1989-03-22 1993-07-20 Intel Corporation Method of reducing hot-electron degradation in semiconductor devices
DE69209724T2 (de) * 1991-04-29 1996-10-10 Philips Electronics Nv Erhöhung der Diffusionsbarriere einer Metallisierungsstruktur geeignet zur Herstellung von Halbleiterbauelementen
US5246732A (en) * 1991-07-16 1993-09-21 U.S. Philips Corporation Method of providing a copper pattern on a dielectric substrate
JP3135185B2 (ja) * 1993-03-19 2001-02-13 三菱電機株式会社 半導体エッチング液,半導体エッチング方法,及びGaAs面の判定方法
US5419808A (en) * 1993-03-19 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Etching solution and etching method for semiconductors
US5374328A (en) * 1993-03-25 1994-12-20 Watkins Johnson Company Method of fabricating group III-V compound
US5462638A (en) * 1994-06-15 1995-10-31 International Business Machines Corporation Selective etching of TiW for C4 fabrication
JPH08162425A (ja) * 1994-12-06 1996-06-21 Mitsubishi Electric Corp 半導体集積回路装置の製造方法および製造装置
US5800726A (en) * 1995-07-26 1998-09-01 International Business Machines Corporation Selective chemical etching in microelectronics fabrication
US5759437A (en) * 1996-10-31 1998-06-02 International Business Machines Corporation Etching of Ti-W for C4 rework
US6015505A (en) * 1997-10-30 2000-01-18 International Business Machines Corporation Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US6436300B2 (en) 1998-07-30 2002-08-20 Motorola, Inc. Method of manufacturing electronic components
US6332988B1 (en) 1999-06-02 2001-12-25 International Business Machines Corporation Rework process
KR100379824B1 (ko) 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
DE10230252B4 (de) * 2002-07-04 2013-10-17 Robert Bosch Gmbh Verfahren zur Herstellung integrierter Mikrosysteme
US7244671B2 (en) 2003-07-25 2007-07-17 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures
US7425278B2 (en) * 2006-11-28 2008-09-16 International Business Machines Corporation Process of etching a titanium/tungsten surface and etchant used therein
US8025812B2 (en) * 2007-04-27 2011-09-27 International Business Machines Corporation Selective etch of TiW for capture pad formation
WO2015054460A1 (en) * 2013-10-11 2015-04-16 E. I. Du Pont De Nemours And Company Removal composition for selectively removing hard mask
US20150104952A1 (en) 2013-10-11 2015-04-16 Ekc Technology, Inc. Method and composition for selectively removing metal hardmask and other residues from semiconductor device substrates comprising low-k dielectric material and copper

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3841931A (en) * 1973-07-23 1974-10-15 Bell Telephone Labor Inc Mild acid etch for tungsten
SU707949A1 (ru) * 1976-12-14 1980-01-05 Институт химии Уральского научного центра АН СССР Раствор дл травлени вольфрама с поверхности алюмини
US4443295A (en) * 1983-06-13 1984-04-17 Fairchild Camera & Instrument Corp. Method of etching refractory metal film on semiconductor structures utilizing triethylamine and H2 O2

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187262A (ja) * 1997-09-03 1999-03-30 Toshiba Corp 半導体装置及びその製造方法
WO2006068091A1 (ja) * 2004-12-20 2006-06-29 Stella Chemifa Corporation 微細加工処理剤、及びそれを用いた微細加工処理方法
US7727415B2 (en) 2004-12-20 2010-06-01 Stella Chemifa Corporation Fine treatment agent and fine treatment method using same
WO2009038063A1 (ja) * 2007-09-19 2009-03-26 Nagase Chemtex Corporation エッチング溶液
WO2010029867A1 (ja) * 2008-09-09 2010-03-18 昭和電工株式会社 チタン系金属、タングステン系金属、チタンタングステン系金属またはそれらの窒化物のエッチング液
JPWO2010029867A1 (ja) * 2008-09-09 2012-02-02 昭和電工株式会社 チタン系金属、タングステン系金属、チタンタングステン系金属またはそれらの窒化物のエッチング液
KR101282177B1 (ko) * 2008-09-09 2013-07-04 쇼와 덴코 가부시키가이샤 티탄계 금속, 텅스텐계 금속, 티탄-텅스텐계 금속 또는 그것들의 질화물의 에칭액
JP5523325B2 (ja) * 2008-09-09 2014-06-18 昭和電工株式会社 チタン系金属、タングステン系金属、チタンタングステン系金属またはそれらの窒化物のエッチング液
TWI460310B (zh) * 2008-09-09 2014-11-11 Showa Denko Kk A titanium-based metal, a tungsten-based metal, a titanium-tungsten-based metal, or an etching solution of these nitrides
JP2010245362A (ja) * 2009-04-08 2010-10-28 Shin Etsu Handotai Co Ltd 発光素子の製造方法

Also Published As

Publication number Publication date
JPH0257339B2 (ja) 1990-12-04
NL8701184A (nl) 1988-12-16
KR880014662A (ko) 1988-12-24
US4814293A (en) 1989-03-21
EP0292057A1 (en) 1988-11-23
DE3874411D1 (de) 1992-10-15
DE3874411T2 (de) 1993-04-08
KR970009862B1 (ko) 1997-06-18
EP0292057B1 (en) 1992-09-09

Similar Documents

Publication Publication Date Title
JPS63305518A (ja) 半導体デバイスの製造方法
US5017516A (en) Method of manufacturing a semiconductor device
US5369053A (en) Method for patterning aluminum metallizations
JPS62259469A (ja) 半導体装置
JPS61591A (ja) 銅のエツチング方法
IE53902B1 (en) Process for fabricating a semiconductor device having a phosphosilicate glass layer
JPH0831456B2 (ja) 半導体装置の製造方法
US4035206A (en) Method of manufacturing a semiconductor device having a pattern of conductors
EP0002798A2 (de) Verfahren zum Entfernen einer Metallschicht von einem Halbleiterkörper durch reaktives Ionenätzen
JPS6317348B2 (ja)
JPS5832498B2 (ja) ハンドウタイソウチ ノ セイゾウホウホウ
JPS62242337A (ja) 多層配線用金属膜の形成方法
JPS6193629A (ja) 半導体装置の製造方法
JPH04370932A (ja) シリコンの異方性エッチング液
JPH0519301B2 (ja)
JPH0473292B2 (ja)
JPS60251663A (ja) 半導体装置
JP2937537B2 (ja) パターン形成方法
US5650040A (en) Interfacial etch of silica to improve adherence of noble metals
JPS6376460A (ja) 半導体装置の製造方法
JPH01102938A (ja) 半導体集積回論の製造方法
JPH069201B2 (ja) 半導体装置用電極・配線
JPH0416009B2 (ja)
JPH0258251A (ja) 半導体装置の製造方法
JPS6141129B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees