JPH0473292B2 - - Google Patents

Info

Publication number
JPH0473292B2
JPH0473292B2 JP58048115A JP4811583A JPH0473292B2 JP H0473292 B2 JPH0473292 B2 JP H0473292B2 JP 58048115 A JP58048115 A JP 58048115A JP 4811583 A JP4811583 A JP 4811583A JP H0473292 B2 JPH0473292 B2 JP H0473292B2
Authority
JP
Japan
Prior art keywords
layer
copper
chromium
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58048115A
Other languages
English (en)
Other versions
JPS59172745A (ja
Inventor
Mitsuo Kishimoto
Kenji Oka
Mitsuo Oomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP58048115A priority Critical patent/JPS59172745A/ja
Publication of JPS59172745A publication Critical patent/JPS59172745A/ja
Publication of JPH0473292B2 publication Critical patent/JPH0473292B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板の電極構造、とりわけ、
バンプリード構造電極体(以下、単にバンプ電極
と称す)の電極形成方法に関する。
従来例の構成とその問題点 バンプ電極は、通常、半導体基板上の所定電極
接続部をこぶのように小高く盛り上がつた形状に
なし、この電極部を、直接、外部引出しリード構
体と接続するためのものである。
ところで、従来のバンプ電極は、たとえば第1
図に断面構造を示したように、半導体素子構成部
を有するシリコン基板1の表面に保護用の二酸化
シリコン膜2を設け、この上に前記半導体素子構
成部と接続されるアルミニウム電極層3を配し、
さらに、このアルミニウム電極層3の一部を露出
させ、他部を保護膜4でおおい、これらに重ねて
クロム層5および銅層6を順次設け、最上部に厚
い金バンプ層7をこぶのように小高く盛り上げて
形成したものが一般的で、この構造を金バンプ電
極と言つている。この構造の金バンプ電極の欠点
は、各金属間接着強度が工程条件に敏感で、なか
でも、蒸着時の真空度或いは各金属層の表面状態
に大きく影響され、なかなか、その強度が安定し
ないことである。このため、量産工程での金バン
プ電極の接着強度向上は大きな課題であつた。
発明の目的 本発明は、金バンプ電極の接着強度を大幅に向
上させることを目的とするもので、とくに、クロ
ム−銅の層間接着強度ならびに銅−金の層間接着
強度を顕著に向上させることの可能な構造とその
製造方法を提供するものである。
発明の構成 本発明は、要約すると、半導体基板上もしくは
絶縁体上に第1の電極を形成する工程、ついで、
クロム層、クロム・銅合金層および銅層を順次連
続的に蒸着形成する工程、前記銅層の表部を塩化
鉄含有溶液で処理して粗面化する工程、および前
記銅層上に金厚層のバンプ電極を形成する工程を
そなえた半導体装置の電極形成方法であり、これ
により、金バンプ電極の付着強度を大幅に向上さ
せるとともに、その品質安定化をはかつたもので
ある。
実施例の説明 本発明を、第2図の断面構造により、実施例で
詳しく説明する。
第2図示の金バンプ電極構造は、シリコン基板
1の上に二酸化シリコン膜2を有し、この上に、
たとえば、約1μm程度の厚さで、70μm×180μm
の面積寸法をもつたアルミニウム電極3を形成
し、その上に、たとえば、40μm×135μmの開口
面積部に前記アルミニウムを露出させて、他部を
おおう二酸化シリコン膜4を、厚さ約1μmで形成
し、続けて、この上に、厚さ約1000Åのクロム層
5を形成している。これまでの構造は第1図示の
従来例と同じであるが、本実施例ではその上層
に、クロムと銅とを同時蒸着して、厚さ200Å〜
4000Åの範囲のクロム・銅合金層8を形成してい
る。ついで、これに重ねて、厚さ約1μmの銅層6
を蒸着形成する。次に、この銅層6の表面を塩化
鉄溶液、たとえば、H2O/(FeCl3:35%(wt)
+H2O)=35/1の組成液によつて、室温2〜3
秒の浸漬処理によつて食刻しその表面9を粗面加
工する。そして、最後に周知の金めつき形成方法
により、厚い金バンプ電極7を形成する。
本実施例でのクロム・銅合金層8の形成工程を
第3図a〜dの各図ならびに第4図の蒸着装置概
略図を用いて詳しくのべる。蒸着方法は、第4図
の概略図に示すような二元蒸着装置からの同時蒸
着膜形成方法を用いる。第4図装置は、ベルジヤ
ー10、真空室11、シヤツタ12、蒸発源用ボ
ート13,14、スライスチヤージ台15および
外部排気系16を有する。すなわち、一方の蒸発
源たとえば、ボート13内のクロム、他方の蒸発
源、たとえば、ボート14内に銅を配し、真空度
2×10-6Torr以上の高真空中で、先ず、クロム
層5を、厚さ1000Åに蒸着したのち、引続き、ク
ロム蒸着工程を続けながら、併せて、銅の蒸着を
開始する、いわゆるクロス蒸着法を用いる。第3
図aのように、先ず、クロム蒸着過程でクロム
単一層5を形成し、クロム・銅の同時蒸着過程
でクロム・銅合金層8を形成し、ついで、銅のみ
の蒸着過程で銅層6を形成する。このクロス蒸
着法では、一定の銅の蒸着速度に対し、クロムの
蒸着速度を減少させることにより、クロムと銅の
合金層8の合金比率を傾斜的に順次変化させるこ
とができ、クロムの蒸着速度を零にした時点で、
銅のみの組成になり、クロム・銅合金層から銅層
への切換えが可能である。逆に、クロム・銅合金
層形成中、銅の蒸着量を増大する過程で、銅の合
金比率は傾斜的に変化し、これらの合金比率の傾
斜的変化が異金属層間の接着強度を向上させるの
に有効である。発明者の経験によると、このとき
のクロム蒸着過程で形成される層の厚みの範囲
は、数百Å〜数千Åの間で任意に選択することが
でき、蒸着過程プログラムのモデルも、第3図a
中、クロムの減少過程がA,B,Cとなり、とく
にプログラムB,Cの場合のように、クロムおよ
び銅の合金比率一定域を厚くするような分布層の
形成もできる。さらに、第3図bのように、クロ
ム・銅合金層形成のためのクロス蒸着過程が、そ
のどちらの金属も一定蒸着速度域をもたず、その
合金比率モデルもプログラムD〜Fのように、銅
の蒸着開始と同時に、あるいは銅の蒸着量増大過
程でクロム蒸着速度を順次低減する方式も実用で
きる。第3図Cは、クロス蒸着過程でクロム蒸着
速度を、G〜Jのプログラムモデルのように、ス
テツプ状に減じる場合を示しており、この方式に
よつても、クロム層,クロム・銅合金層および銅
の三層を連続的に形成することが可能で、この場
合にも、従来のように、クロム層上に直接銅層を
形成するより、はるかにその接着強度の増大がは
かれる。なお、クロム層5、クロム・銅合金層8
および銅層6の三層は、周知のパターン加工技術
により、たとえば、90μm×195μm程度の面積寸
法にパターン化される。
次に、この銅層6を最表面とする電極層は、蒸
着表面であるから、ほとんどなめらかな銅面であ
る。しかも、この銅層6の表面は、蒸着時の活性
な分子層が露出しているので、同面上に金バンプ
層7を形成するまでの短期間にも、室温空気にさ
らされると表面酸化を起こす。このため、金めつ
き法によつて、この銅表面に金バンプ電極7を形
成する際、予め、適当な表面エツチング処理を行
なう。このとき、エツチング液として、塩化鉄溶
液を用いて、前記蒸着銅層6の面を、数百Åの深
さでエツチング除去すると、そのエツチング面が
適度の粗さの食刻おうとつ面になる。経験による
と、塩化鉄含有溶液の組成が、H2O/(FeCl3
35%(wt)+H2O)=5/1〜150/1のとき、室
温で2〜3秒の浸漬処理で所望深さのエツチング
が行なわれる。塩化鉄成分濃度が高いと処理時間
を短縮できるが、その処理時間が短かいことに関
連して、工程管理面での難度が高くなる。逆に、
塩化鉄成分濃度が低いと、処理時間が長くなり、
また、粗面化が進まず、後工程での金バンプ電極
の接着強度の向上があまり望めない。とくに、室
温、2〜3秒で処理するのに最適の溶液濃度は、
H2O/(FeCl3:35%(wt)+H2O)=35/1であ
り、好ましい濃度範囲は、30/1〜50/1であつ
た。
金バンプ電極7の形成は、選択めつき法が用い
られ、厚さ12〜17μm程度に設けられる。この金
バンプ電極の形成方法は、従来と同様であり、説
明を省略する。
第5図は、本発明実施例装置の金バンプ電極の
接着強度特性を従来例装置の場合と対比して示す
管理図(中心値とその分布範囲を現わすもの)で
ある。この特性図からみても、本発明の実施例は
接着強度面で顕著な向上がみられた。
なお、本実施例の他の形態として、第1の電極
用金属層をアルミニウム以外の金属で置き換える
ことは十分可能であり、その場合、同金属層がク
ロム・銅合金層と強固な接着性を有しているなら
ば、下地のクロム層形成を省略することが可能で
ある。
発明の効果 以上に詳しくのべたように、本発明によれば、
金バンプ電極の金厚層下の銅層表面を粗面化加工
して、同金バンプ電極との接着性を高めるととも
に前記銅層下に、クロム・銅合金層を介在させ
て、銅層自体の下地電極用金属層との接着性を改
善し強着強度の大幅な向上が達成できる。また、
本発明は、半導体装置の電極形成工程からみて
も、実施容易であり、工程管理もやさしいので、
安定な品質を保持し得る装置ならびにその製造方
法として、工業的利用に好適である。
【図面の簡単な説明】
第1図は従来例装置の断面図、第2図は本発明
実施例装置の断面図、第3図は本発明実施例工程
のモデルプログラム図、第4図は本発明実施例工
程に用いた蒸着装置の概要断面図、第5図は本発
明実施例装置と従来例装置との特性比較図であ
る。 1……シリコン基板、2……二酸化シリコン
膜、3……アルミニウム電極層、4……二酸化シ
リコン膜、5……クロム層、6……銅層、7……
金バンプ電極、8……クロム・銅合金蒸着層、9
……銅層粗面化加工表面。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板上もしくは絶縁体上に第1の電極
    を形成する工程、ついで、クロム層、クロム・銅
    合金層および銅層を順次連続的に蒸着形成する工
    程、前記銅層の表部を塩化鉄含有溶液で処理して
    粗面化する工程、および前記銅層上に金厚層のバ
    ンプ電極を形成する工程をそなえた半導体装置の
    電極形成方法。 2 塩化鉄溶液が、H2O/(FeCl3:35%(wt)
    +H2O=5/1〜150/1の組成物でなる特許請
    求の範囲第1項に記載の半導体装置の電極形成方
    法。
JP58048115A 1983-03-22 1983-03-22 半導体装置の電極形成方法 Granted JPS59172745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58048115A JPS59172745A (ja) 1983-03-22 1983-03-22 半導体装置の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58048115A JPS59172745A (ja) 1983-03-22 1983-03-22 半導体装置の電極形成方法

Publications (2)

Publication Number Publication Date
JPS59172745A JPS59172745A (ja) 1984-09-29
JPH0473292B2 true JPH0473292B2 (ja) 1992-11-20

Family

ID=12794313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58048115A Granted JPS59172745A (ja) 1983-03-22 1983-03-22 半導体装置の電極形成方法

Country Status (1)

Country Link
JP (1) JPS59172745A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69412564T2 (de) * 1993-10-04 1998-12-24 Casio Computer Co., Ltd., Tokio/Tokyo Vorrichtung zur Messung einer Fahrzeugbewegung
JP2698827B2 (ja) * 1993-11-05 1998-01-19 カシオ計算機株式会社 バンプ電極を備えた半導体装置の製造方法
JP3480416B2 (ja) 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
JP3449333B2 (ja) * 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54101263A (en) * 1978-01-26 1979-08-09 Nec Corp Semiconductor device
JPS57170555A (en) * 1981-03-30 1982-10-20 Ibm Solder supporting pad

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54101263A (en) * 1978-01-26 1979-08-09 Nec Corp Semiconductor device
JPS57170555A (en) * 1981-03-30 1982-10-20 Ibm Solder supporting pad

Also Published As

Publication number Publication date
JPS59172745A (ja) 1984-09-29

Similar Documents

Publication Publication Date Title
US5464500A (en) Method for taper etching metal
JPH0473292B2 (ja)
JPS6284534A (ja) 半導体装置の製造方法
JPS59144162A (ja) 薄膜回路の製造方法
JPS61180458A (ja) 半導体装置の製造方法
JPS63122248A (ja) 半導体装置の製造方法
JPS5887884A (ja) 酸化物超伝導体回路の電極形成方法
JPH02132836A (ja) 半導体装置
JPH0334675B2 (ja)
JPS6325519B2 (ja)
JPS594876B2 (ja) 厚膜回路基板およびその製法
JPS5925245A (ja) 半導体装置の製造方法
JPH06326102A (ja) 半導体装置およびその製造方法
JPH06109411A (ja) 歪素子
JPH06163545A (ja) 半導体装置の配線構造及びその製造方法
JPS6261334A (ja) パタ−ンの形成方法
JPS5847851B2 (ja) チタン層を有する半導体素子の製造方法
JPH01169945A (ja) 半導体装置の製造方法
JPS5852330B2 (ja) 半導体装置の製造方法
JPS63289845A (ja) 半導体装置の製造方法
JPH0696423A (ja) 薄膜磁気ヘッドの製造方法
JPS62281466A (ja) 半導体装置
JPH02222188A (ja) 抵抗体内蔵の回路基板及びその製造方法
JPH04181735A (ja) 導体の形成方法
JPH0763626A (ja) 薄膜ロードセル