JPS63258033A - 被半田付け端子面への半田用ペ−ストの被着方法 - Google Patents
被半田付け端子面への半田用ペ−ストの被着方法Info
- Publication number
- JPS63258033A JPS63258033A JP9282787A JP9282787A JPS63258033A JP S63258033 A JPS63258033 A JP S63258033A JP 9282787 A JP9282787 A JP 9282787A JP 9282787 A JP9282787 A JP 9282787A JP S63258033 A JPS63258033 A JP S63258033A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- soldered
- solder paste
- terminal
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 26
- 239000011248 coating agent Substances 0.000 title 1
- 238000000576 coating method Methods 0.000 title 1
- 238000005476 soldering Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 238000003892 spreading Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000005096 rolling process Methods 0.000 abstract 1
- 238000003825 pressing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半田用ペーストの被着方法に係わり、特に半
導体集積回路素子などの電子部品の導電端子を、印刷回
路基板の導電パターンに、半田付は接続する際に適する
端子面への半田用ペーストの被着方法に関する。
導体集積回路素子などの電子部品の導電端子を、印刷回
路基板の導電パターンに、半田付は接続する際に適する
端子面への半田用ペーストの被着方法に関する。
（従来の技術）
例えば印刷回路基板上に半導体集積回路素子を配設して
前記回路基板の導電パターンに集積回路素子の端子電極
を半田付けして電気的に接続する実装技術においては、
上記半田付けの半田用ペーストの被着は次のように行わ
れている。
前記回路基板の導電パターンに集積回路素子の端子電極
を半田付けして電気的に接続する実装技術においては、
上記半田付けの半田用ペーストの被着は次のように行わ
れている。
すなわち上記の実装技術においては通常クリーム状半田
や旬ペーストなどが用いられ、また被半田付は面への被
着はスクリーン印刷法やディスペンサ一方式によってい
る。
や旬ペーストなどが用いられ、また被半田付は面への被
着はスクリーン印刷法やディスペンサ一方式によってい
る。
ところで上記の半田用ペーストの被着方法においては次
のような不都合さがある。すなわちスクリーン印刷法の
場合には、被半田付は領域が微小な際、精度が劣ったり
或いは位置づれを生じたりし易いと言う問題がある。一
方、ディスペンサ一方式の場合には被半田付は面、例え
ば端子電極面に、個別に被着するなめペースト被着に長
時間を要するばかりでなく被着量のバラツキを生じ易い
ため電子部品素子を精度よく実装し難いと言う問題があ
る。
のような不都合さがある。すなわちスクリーン印刷法の
場合には、被半田付は領域が微小な際、精度が劣ったり
或いは位置づれを生じたりし易いと言う問題がある。一
方、ディスペンサ一方式の場合には被半田付は面、例え
ば端子電極面に、個別に被着するなめペースト被着に長
時間を要するばかりでなく被着量のバラツキを生じ易い
ため電子部品素子を精度よく実装し難いと言う問題があ
る。
（発明が解決しようとする問題点）
本発明は上記のごとき事情に対処して、被半日付は面が
微小な場合でも容易にかつ略定量の半田用ペーストを被
着でき精度よく電子部品素子の実装が達成できる半田用
ペーストの被着方法を提供することを目的とする。
微小な場合でも容易にかつ略定量の半田用ペーストを被
着でき精度よく電子部品素子の実装が達成できる半田用
ペーストの被着方法を提供することを目的とする。
し発明の構成］
（問題点を解決するための手段）
本発明の被半田付は端子面への半田用ペーストの被着方
法は、半田用ペーストを略一定の膜厚に展延させておき
、この展延させた半田用ペーストを被半田付は端子面に
転写させ、もって所望の被半田付は端子面に所定量の半
田用ペーストを被着させることを骨子としている。
法は、半田用ペーストを略一定の膜厚に展延させておき
、この展延させた半田用ペーストを被半田付は端子面に
転写させ、もって所望の被半田付は端子面に所定量の半
田用ペーストを被着させることを骨子としている。
（作 用）
上記の如く本発明によれば、予め半田用ペーストを所定
の厚さに展延させ、膜状化しておき、これを被半田付は
端子面に転写被着させる。つまり予め展延させるペース
トの膜厚を適宜設定することにより、常に一定量の半田
用ペーストを被着できるし、またペーストは被半田付は
端子面に選択的に転写されるので位置づれなどを来すお
それもない。
の厚さに展延させ、膜状化しておき、これを被半田付は
端子面に転写被着させる。つまり予め展延させるペース
トの膜厚を適宜設定することにより、常に一定量の半田
用ペーストを被着できるし、またペーストは被半田付は
端子面に選択的に転写されるので位置づれなどを来すお
それもない。
（実施例）
以下本発明を一実施例を示す図面を参照して説明する。
第１図は本発明方法の実施に適する治具を斜視的に示し
たもので、例えばセラミックス基体１に、被半田付は端
子を有する電子部品素子、例えば半導体集積回路素子の
幅より大きい幅で且任意の深さのｆｆ１２が形設された
ものである。しかして上記治具の消２内に半田用ペース
トを充填し、例えばスキージなどを用い前記充填したペ
ーストを展延して略一定の膜厚とする９次いで一方の面
に＾Ｕや半田などにて端子電極３を形設した半導体集積
回路素子４を、その集積回路素子４の端子電極３を、展
延形成したペースト膜５面に対向させて配置しく第２図
）、さらに圧接させ（第３図）て、前記ペーストＷＡ５
を前記端子電極３の端面３′に転写する。つまり、上記
集積回路素子４の端子電極３端面３′をペースト膜５面
に圧接することにより、ペーストＦ！ｉ５は局部的に乃
至選択的に容易に転写し、前記端子電［ｉ３３面３′に
は常に略一定展厚のペーストが被着される。しかしてこ
の転写後、上記治具の渭２に半田用ペーストを充填し、
スキージなどにより展延させることによって再び略一定
膜厚のペースト膜５を形成し、次の半田用ペーストの被
着が可能となる。
たもので、例えばセラミックス基体１に、被半田付は端
子を有する電子部品素子、例えば半導体集積回路素子の
幅より大きい幅で且任意の深さのｆｆ１２が形設された
ものである。しかして上記治具の消２内に半田用ペース
トを充填し、例えばスキージなどを用い前記充填したペ
ーストを展延して略一定の膜厚とする９次いで一方の面
に＾Ｕや半田などにて端子電極３を形設した半導体集積
回路素子４を、その集積回路素子４の端子電極３を、展
延形成したペースト膜５面に対向させて配置しく第２図
）、さらに圧接させ（第３図）て、前記ペーストＷＡ５
を前記端子電極３の端面３′に転写する。つまり、上記
集積回路素子４の端子電極３端面３′をペースト膜５面
に圧接することにより、ペーストＦ！ｉ５は局部的に乃
至選択的に容易に転写し、前記端子電［ｉ３３面３′に
は常に略一定展厚のペーストが被着される。しかしてこ
の転写後、上記治具の渭２に半田用ペーストを充填し、
スキージなどにより展延させることによって再び略一定
膜厚のペースト膜５を形成し、次の半田用ペーストの被
着が可能となる。
本発明において、予め略一定膜厚に展延しておく半田用
ペーストの膜厚は、半田用ペーストの種類あるいは被半
田付は面の大きさなどによって適宜選択される。また被
半田付は面への選択的ないし局部的な転写を行うと言う
点から半田用ペーストの性状、例えば粘性、硬さなど、
さらに圧接する力など適宜選定しておくことが好ましい
。
ペーストの膜厚は、半田用ペーストの種類あるいは被半
田付は面の大きさなどによって適宜選択される。また被
半田付は面への選択的ないし局部的な転写を行うと言う
点から半田用ペーストの性状、例えば粘性、硬さなど、
さらに圧接する力など適宜選定しておくことが好ましい
。
なお上記実施例においては半導体集積回路素子を印刷回
路基板に実装する場合への適用例を示したが、上記実施
例に限らず他の電気部品の組立てなどでの半田付けにも
適用できる。
路基板に実装する場合への適用例を示したが、上記実施
例に限らず他の電気部品の組立てなどでの半田付けにも
適用できる。
［発明の効果］
上記のように本発明方法によれば被半田付は面への半田
用ペーストの被着は、予め略一定膜厚に展延したペース
トを転写によって被着させる。
用ペーストの被着は、予め略一定膜厚に展延したペース
トを転写によって被着させる。
したがって展延させるペーストの膜厚の選定により容易
に被着量の調整が可能となり、精度よく且確実な半田付
けが可能となる。しかも被半田付は端子面への半田用ペ
ーストの転写、被着後、回路基板への実装部に移動して
も脱離したりすることもないので、実装の自動化などに
も十分適用できる。また上記半田用ペーストの圧接、転
写による被着も所定域に局部的ないし選択的になされる
ため被半田付は部のピッチが狭い場合でも或いは被半田
付は部が微小な場合でも確実に且信頼性の高い半田付け
を常に行い得る。かくして本発明は特に小型化、高密度
化した集積回路基板の組立ないし製造に適する半田用ペ
ーストの被着方法である。
に被着量の調整が可能となり、精度よく且確実な半田付
けが可能となる。しかも被半田付は端子面への半田用ペ
ーストの転写、被着後、回路基板への実装部に移動して
も脱離したりすることもないので、実装の自動化などに
も十分適用できる。また上記半田用ペーストの圧接、転
写による被着も所定域に局部的ないし選択的になされる
ため被半田付は部のピッチが狭い場合でも或いは被半田
付は部が微小な場合でも確実に且信頼性の高い半田付け
を常に行い得る。かくして本発明は特に小型化、高密度
化した集積回路基板の組立ないし製造に適する半田用ペ
ーストの被着方法である。
第１図は本発明方法の実施に適する治具の梢成例を示す
斜視図、第２図乃至第４図は本発明方法の実施例を説明
するための実施態様を断面的に示す説明図である。 ３・・・・・・・・・被半田付は端子 ３′・・・・・・被半田付は端子面 ５・・・・・・・・・半田用ペースト１ｐ１出願人
株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図 乙 第２図 第３図 第４図
斜視図、第２図乃至第４図は本発明方法の実施例を説明
するための実施態様を断面的に示す説明図である。 ３・・・・・・・・・被半田付は端子 ３′・・・・・・被半田付は端子面 ５・・・・・・・・・半田用ペースト１ｐ１出願人
株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図 乙 第２図 第３図 第４図
Claims (1)
- 半田用ペーストを略一定の膜厚さに延展させる工程と
、前記膜状に展延させたペースト面上に被半田付け端子
面を圧接し、その端子面に前記膜状ペーストを転写する
工程とから成る被半田付け端子面への半田用ペーストの
被着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9282787A JPS63258033A (ja) | 1987-04-15 | 1987-04-15 | 被半田付け端子面への半田用ペ−ストの被着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9282787A JPS63258033A (ja) | 1987-04-15 | 1987-04-15 | 被半田付け端子面への半田用ペ−ストの被着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63258033A true JPS63258033A (ja) | 1988-10-25 |
Family
ID=14065268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9282787A Pending JPS63258033A (ja) | 1987-04-15 | 1987-04-15 | 被半田付け端子面への半田用ペ−ストの被着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63258033A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026504A1 (fr) * | 2006-09-01 | 2008-03-06 | Panasonic Corporation | Dispositif et procédé de montage de composant électronique |
| WO2008088069A1 (ja) * | 2007-01-19 | 2008-07-24 | The University Of Tokyo | 微小構造体の集積方法，微小構造体およびマイクロデバイス |
-
1987
- 1987-04-15 JP JP9282787A patent/JPS63258033A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026504A1 (fr) * | 2006-09-01 | 2008-03-06 | Panasonic Corporation | Dispositif et procédé de montage de composant électronique |
| JP2008060438A (ja) * | 2006-09-01 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 電子部品実装装置および電子部品実装方法 |
| US8152049B2 (en) | 2006-09-01 | 2012-04-10 | Panasonic Corporation | Electronic component mounting apparatus and electronic component mounting method |
| WO2008088069A1 (ja) * | 2007-01-19 | 2008-07-24 | The University Of Tokyo | 微小構造体の集積方法，微小構造体およびマイクロデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172852A (en) | Soldering method | |
| EP0964608A3 (en) | Method for laser soldering | |
| JPH10256416A (ja) | 配線基板における導電バンプの構造 | |
| US8046911B2 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
| JPH04346289A (ja) | 印刷配線板 | |
| JPS63258033A (ja) | 被半田付け端子面への半田用ペ−ストの被着方法 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JPH0918107A (ja) | フレキシブル基板とプリント基板の端子接続構造 | |
| JP3167968B2 (ja) | チップ抵抗器の製造方法 | |
| JPH03225998A (ja) | 表面実装部品の電極形成方法 | |
| US5691690A (en) | Chip type jumper | |
| JP3204005B2 (ja) | クリームはんだの塗布装置 | |
| JPH0677283A (ja) | 配線基板へのｉｃ素子の実装方法 | |
| JPS61231797A (ja) | 小型電子部品取付方法 | |
| JPS6032785Y2 (ja) | 電気部品の取付装置 | |
| JP3846129B2 (ja) | クリーム半田塗布装置 | |
| JPH0229396A (ja) | 電子部品の実装方法及び装置 | |
| JPH0634710Y2 (ja) | プリント配線板 | |
| JP2000022321A (ja) | ペースト層形成方法、電子部品搭載基板の製造方法 | |
| EP0605431A4 (en) | Contact having a mass of reflowable solderable material thereon. | |
| JPH03196692A (ja) | Ｉｃリード半田付け用のパッド | |
| JP2000269626A (ja) | 回路基板と表面実装部品 | |
| JPH02195663A (ja) | 異方性導電接着剤による接続方法 | |
| JPH0327588A (ja) | 回路基板の製造方法 | |
| JPS58171890A (ja) | プリント基板のはんだ付方法 |