JPS63247843A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータ、特にマイクロコンピュ
ータのテスト状態を設定するための回路金倉むマイクロ
コンピュータに関する。

〔従来の技術〕

従来のマイクロコンビエータは、第３図に示される様に
、テスト状態設定用の専用端子を設けていｆｃ。

第３図面の簡単な説明すると、入力回路７と制御部８で
構成され、Ｔ６はテスト信号入力端子である。

通常動作時にはＴｏｔ−低電位（１０″レベル）とし、
Ｔｏｔ−高電位（＠１”レベル）にすると、制御部でテ
スト状態とし、例えばクロックを停止し、カウンタやレ
ジスタがリセットされるなど、所望の初期状態にして、
テストをスタートさせ、マイクロコンビエータの動作の
良否判定を容易にできるようになってい九。

〔発明が解決しようとする問題点〕

多くの機能を有するマイクロコンビエータにおいては、
レジスタやカウンタなどの多くのまた複雑な回路によＱ
構成されている。この様なマイクロコンビエータの動作
をテストするには、レジスタなど通常の使用状態では外
部端子から直接アクセスできない回路をアクセスできる
ようにするなどの種々のテスト状態を設定し、効率よく
全ての回路動作をテストする必要がある。

上述した従来のテスト回路で種々のテスト状態全設定す
るためには、多くの入力端子を必要とし、テストの念め
に外部端子数が増加するかめるいは、マイクロコンピュ
ータの機能を削減しなければならないという欠点がろる
。

〔問題点を解決する九めの手段〕

本発明のマイクロコンピュータは、入力回路の入力内容
全ラッチするラッチ回路、及び発振回路と該発振回路が
停止していることを検出し、ラッチ制御信号全発生させ
るラッチ制御回路とを有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である第１図に
おいて本実施例のマイクロコンピュータはラッチ回路部
１と発振回路２とラッチ制御部３と入力回路４から成り
、更にラッチ回路部ｌはラッチ回路５のみから成ること
金示している。発振回路２からの出力クロックＣＬＫは
ラッチ制御部３に入力され、そこで発振回ｗｒ２が停止
していることが検出さｎると制御信号ＷＲが発生される
。

テスト状態を設定する入力ＩＮｉ　、ＩＮ２〜工Ｎｎは
入力回路４を介してラッチ回路部１に送られ制御信号Ｗ
Ｒによシラッテ回路に記憶される。ラッチ回路の出力は
テスト状態の設定に使用される。

前述の様に入力ＪＮＩ〜ＩＮｎを任意に与えることにエ
ヤ、任意のテスト状態の設定が可能となる。

また、入力回路４はテスト状態設定時以外では、マイク
ロコンピュータ機能上の入力回路として動作させること
が可能である。

更に第２の実施例として、第２図のように、ラッチ回路
部ｉｆｃラッチ回路５とデコード回路６で構成すること
で、ｎ本の入力端子数に対して２ｎのテスト状態信号が
得られ、テスト状態信号を増加させることが可能である
。

〔発明の効果〕

以上説明し九ように、マイクロコンピュータの持つ入力
回路からテスト状態を設定する信号を入力することによ
り、種々のテスト状態が任意に設定することが可能とな
る。

マイクロコンビエータの持つ入力回路にラッチ回路部、
ラッチ制御回路金付〃口することによシ実現可能でろ夛
、テストのための外部端子数の増加、あるいはマイクロ
コンピュータの機能の削減が不要となシ、マイクロコン
ピュータの全ての機能。

回路を効率良く、確実にテストすることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 ｌ・・・・・・ラッチ回路部、２・・・・・・発振回路
、３・・・・・・ラッチ制御部、４・・・・・・入力回
路、５・・・・・・ラッチ回路、 第２図は第１図にデコード回路を追加した実施例である
。 ６・・・・・・デコード回路、 第３図は従来のテスト回路の一実施例である。 ７・・・・・・入力回路、８・・・・・・制御部。 茅Ｉｔ！Ｉ　　Ｔ；３図 差　２　図

Claims (1)

【特許請求の範囲】
1. 入力回路の入力データをラッチするラッチ回路、及び発
   振回路と該発振回路が停止していることを検出し、ラッ
   チ制御信号を発生させるラッチ制御回路とを備えるマイ
   クロコンピュータ。