JPS63206967A - 符号誤り訂正装置 - Google Patents
符号誤り訂正装置Info
- Publication number
- JPS63206967A JPS63206967A JP3940887A JP3940887A JPS63206967A JP S63206967 A JPS63206967 A JP S63206967A JP 3940887 A JP3940887 A JP 3940887A JP 3940887 A JP3940887 A JP 3940887A JP S63206967 A JPS63206967 A JP S63206967A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- code error
- syndrome
- finite field
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 22
- 238000012937 correction Methods 0.000 claims description 29
- 208000011580 syndromic disease Diseases 0.000 claims description 23
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000013589 supplement Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタルデータの記録・再生システムや、伝
送システムにおける符号誤シ訂正装置に関するものであ
る。
送システムにおける符号誤シ訂正装置に関するものであ
る。
従来の技術
最近、各種の情報の記録・再生システムや伝送システム
においては、そのディジタル化が急速に進んでいる。そ
れに伴って、これらのシステムにおいて、記録・再生又
は伝送の処理によって発生する符号誤りに対処する為の
符号誤り訂正装置は極めて重要なものとなってきている
。以下、この様な従来の符号誤り訂正装置の例を示し、
図面を参照しながら説明する。
においては、そのディジタル化が急速に進んでいる。そ
れに伴って、これらのシステムにおいて、記録・再生又
は伝送の処理によって発生する符号誤りに対処する為の
符号誤り訂正装置は極めて重要なものとなってきている
。以下、この様な従来の符号誤り訂正装置の例を示し、
図面を参照しながら説明する。
第３図は従来の符号誤り訂正装置の構成の一例を示した
ブロック図である。第３図で、２１は訂正を施すデータ
を一時的に格納する為のデータバッファ、２２はデータ
バフ７７２１に接続されたシンドローム生成回路、２３
はデータバッファ２１とシンドローム生成回路２２に接
続された有限体上の演算処理回路、２６は有限体上の演
算処理回路２３に接続された誤り位置決定回路である。
ブロック図である。第３図で、２１は訂正を施すデータ
を一時的に格納する為のデータバッファ、２２はデータ
バフ７７２１に接続されたシンドローム生成回路、２３
はデータバッファ２１とシンドローム生成回路２２に接
続された有限体上の演算処理回路、２６は有限体上の演
算処理回路２３に接続された誤り位置決定回路である。
また、２４は有限体上の演算処理回路２３及び誤り位置
決定回路２６に接続されたマイクロプログラム方式制御
回路である。以上のように構成された従来の符号誤り訂
正装置について、以下その動作について説明する。一般
に符号誤り訂正処理は、次のような６つのステップ、 ■ 訂正するデータからシンドロームを計算する。
決定回路２６に接続されたマイクロプログラム方式制御
回路である。以上のように構成された従来の符号誤り訂
正装置について、以下その動作について説明する。一般
に符号誤り訂正処理は、次のような６つのステップ、 ■ 訂正するデータからシンドロームを計算する。
■ シンドロームから誤り位置方程式を求める。
■ 誤り位置方程式を解いて誤り位置を求める。
■ 非２元符号の場合には誤りの大きさを求める。
■ 訂正を実行する。
に従って実行されるが、この例においても、まずデータ
バッフ１２１に格納されている誤りを含んだデータが順
次読みだされ、シンドローム生成回路２２によってシン
ドロームが計算される。得られたシンドロームは有限体
上の演算処理回路２３に入力され演算処理によって誤り
位置方程式を求めるのに使用される。この処理にはバー
レカンプのアルゴリズムやユークリッドアルゴリズムが
一般的に使用される。次に、この誤り位置多項式は、誤
り位置決定回路２５により、チェノのアルゴリズム等に
よって誤り位置に変換される。最後に、以上のようにし
て得られた誤り位置は、再び有限体上の演算処理回路２
３にもどされて、誤９の大きさが計算され、訂正が実行
される。マイクロプログラム方式制御回路２４はマイク
ロプログラムによって、有限体上の演算処理回路２３及
び誤９位置決定回路２６を制御し、訂正アルゴリズムを
逐次的に進めていく働きを有するものである。このよう
な従来の符号誤り訂正装置の例として特開昭５３−１０
２３９号公報に記載の実施例として示されているものが
あげられる。この例では、シンドロームから誤り位置を
求めるまでをハードウェアの構成例とその制御のための
マイクロプログラムのリストを示して詳細に解説してい
る。また、特開昭５４−＝３２２４０号公報にも同様の
例が示されている。
バッフ１２１に格納されている誤りを含んだデータが順
次読みだされ、シンドローム生成回路２２によってシン
ドロームが計算される。得られたシンドロームは有限体
上の演算処理回路２３に入力され演算処理によって誤り
位置方程式を求めるのに使用される。この処理にはバー
レカンプのアルゴリズムやユークリッドアルゴリズムが
一般的に使用される。次に、この誤り位置多項式は、誤
り位置決定回路２５により、チェノのアルゴリズム等に
よって誤り位置に変換される。最後に、以上のようにし
て得られた誤り位置は、再び有限体上の演算処理回路２
３にもどされて、誤９の大きさが計算され、訂正が実行
される。マイクロプログラム方式制御回路２４はマイク
ロプログラムによって、有限体上の演算処理回路２３及
び誤９位置決定回路２６を制御し、訂正アルゴリズムを
逐次的に進めていく働きを有するものである。このよう
な従来の符号誤り訂正装置の例として特開昭５３−１０
２３９号公報に記載の実施例として示されているものが
あげられる。この例では、シンドロームから誤り位置を
求めるまでをハードウェアの構成例とその制御のための
マイクロプログラムのリストを示して詳細に解説してい
る。また、特開昭５４−＝３２２４０号公報にも同様の
例が示されている。
発明が解決しようとする問題点
しかしながら、上記のような構成では、装置の大部分が
専用論理回路となるために、量産向きの現実的な装置を
構成するためには、大規模なＬＳＩ開発が必要不可決と
なるので、訂正処理の速度としては比較的低速なもので
十分であるが、開発及び製造コストを低く抑える必要が
ある場合には大きな問題となっていた。
専用論理回路となるために、量産向きの現実的な装置を
構成するためには、大規模なＬＳＩ開発が必要不可決と
なるので、訂正処理の速度としては比較的低速なもので
十分であるが、開発及び製造コストを低く抑える必要が
ある場合には大きな問題となっていた。
本発明はこの問題点に鑑み、実用的な処理速度を有しな
がらも、大規模なＬＳＩ開発を必要としない符号誤シ訂
正装置を提供するものである。
がらも、大規模なＬＳＩ開発を必要としない符号誤シ訂
正装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するための最も単純なアプローチは専
用ＬＳＩの代わシに汎用のマイクロコンピュータを使用
することである。しかしながら、このような方法ではコ
スト面では要求を満たすものの、はとんどの場合、実用
的な処理速度が得られない。これは、符号誤り訂正処理
で用いられる演算の公理系が有限体上の演算であって、
汎用マイクロコンピュータにおける演算の公理系と全く
異なっているため、符号誤シ訂正処理における乗除算演
算を表の検索によって実現しなければならないためであ
る。
用ＬＳＩの代わシに汎用のマイクロコンピュータを使用
することである。しかしながら、このような方法ではコ
スト面では要求を満たすものの、はとんどの場合、実用
的な処理速度が得られない。これは、符号誤り訂正処理
で用いられる演算の公理系が有限体上の演算であって、
汎用マイクロコンピュータにおける演算の公理系と全く
異なっているため、符号誤シ訂正処理における乗除算演
算を表の検索によって実現しなければならないためであ
る。
本発明の符号誤り訂正装置は、上記した問題点を解決す
るために、汎用マイクロコンピュータに加えて、有限体
上の乗除算演算を実現するための演算器を備え、入出力
ボートを介して相互接続した構成を備えたものである。
るために、汎用マイクロコンピュータに加えて、有限体
上の乗除算演算を実現するための演算器を備え、入出力
ボートを介して相互接続した構成を備えたものである。
作 用
本発明は上記した構成によって、安価な汎用マイクロコ
ンピュータの演算能力を、有限体上の演算器によって補
うことによシ、大規模な専用ＬＳＩを使用する事なく実
用的な処理速度を得ることができることとなる。
ンピュータの演算能力を、有限体上の演算器によって補
うことによシ、大規模な専用ＬＳＩを使用する事なく実
用的な処理速度を得ることができることとなる。
実施例
以下、本発明の一実施例の符号誤シ訂正装置について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明の一実施例における符号誤り訂正装置の
構成を示すブロック図である。第１図において、１は訂
正を施すデータを一時的に格納する為のデータバッフ１
．２はデータバッファ１に接続されたシンドローム生成
回路、３はデータバッファ１とシンドローム生成回路２
に接続された汎用のマイクロコンピュータ、４はマイク
ロコンピュータ３に接続された有限体上の演算器である
。
構成を示すブロック図である。第１図において、１は訂
正を施すデータを一時的に格納する為のデータバッフ１
．２はデータバッファ１に接続されたシンドローム生成
回路、３はデータバッファ１とシンドローム生成回路２
に接続された汎用のマイクロコンピュータ、４はマイク
ロコンピュータ３に接続された有限体上の演算器である
。
これらのうち、データバッフ１１及びシンドローム生成
回路２ば、従来の符号誤り訂正装置におけるデータバッ
ファ１及びシンドローム生成回路２と同様のものである
。また、５はマイクロコンピュータ３とデータバッファ
１を接続する入出力ボート、６はマイクロコンピュータ
３とシンドローム生成回路２を接続する入カポ−’）、
７．８及び９はマイクロコンピュータ３と有限体上の演
算器４を接続する出力及び入力ボートである。
回路２ば、従来の符号誤り訂正装置におけるデータバッ
ファ１及びシンドローム生成回路２と同様のものである
。また、５はマイクロコンピュータ３とデータバッファ
１を接続する入出力ボート、６はマイクロコンピュータ
３とシンドローム生成回路２を接続する入カポ−’）、
７．８及び９はマイクロコンピュータ３と有限体上の演
算器４を接続する出力及び入力ボートである。
第２図は本発明の一実施例における有限体上の演算器４
の詳細の一例を示したブロック図である。
の詳細の一例を示したブロック図である。
第２図において１１．１２は入力端子、１３は出力端子
、１４は除算演算を実現するための逆数発生器、１５は
乗算及び除算の切り換え回路、１６は有限体上の乗算器
、１７は有限体上の２乗根。
、１４は除算演算を実現するための逆数発生器、１５は
乗算及び除算の切り換え回路、１６は有限体上の乗算器
、１７は有限体上の２乗根。
３乗根を納めた根テーブル、１８は乗除算演算と木根演
算との切り換え回路である。
算との切り換え回路である。
以上のようにして構成された符号誤シ訂正装置について
、以下、その動作を説明する。
、以下、その動作を説明する。
本実施例においても、符号誤り訂正処理は、既に述べた
６つのステップ、 ■ 訂正するデータからシンドロームを計算する。
６つのステップ、 ■ 訂正するデータからシンドロームを計算する。
■ シンドロームから誤シ位置方程式を求める。
■ 誤り位置方程式を解いて誤り位置を求める。
■ 非２元符号の場合には誤りの大きさを求める。
■ 訂正を実行する。
に従って実行される。即ち、まずデータバッファ１に格
納されている誤シを含んだデータが順次読みだされ、シ
ンドローム生成回路２によってシンドロームが計算され
る。得られたシンドロームは入力ポートロを通してマイ
クロコンピュータ３に入力され、演算処理によって誤シ
位置方程式を求めるのに使用される。この処理には、従
来の符号誤シ訂正装置と同様に、バーレカンプのアルゴ
リズムやユークリッドアルゴリズム等が使用される。
納されている誤シを含んだデータが順次読みだされ、シ
ンドローム生成回路２によってシンドロームが計算され
る。得られたシンドロームは入力ポートロを通してマイ
クロコンピュータ３に入力され、演算処理によって誤シ
位置方程式を求めるのに使用される。この処理には、従
来の符号誤シ訂正装置と同様に、バーレカンプのアルゴ
リズムやユークリッドアルゴリズム等が使用される。
次に、との誤シ位置多項式は、同じくマイクロコンピュ
ータ３によシ、チェ７のアルゴリズム等を用いて誤り位
置に変換される。さらに、マイクロコンピュータ３は、
誤りの大きさの計算を行い、入出力ボート５を通して、
データバッファ１上の誤りデータに対して訂正を実行す
る。以上のような訂正処理に使用する演算は全て有限体
上の演算であり、加算演算のみは排他的論理和演算とし
てマイクロコンピュータ３で実行するが、処理途中で、
乗除算演算及び２乗根や３乗根等の木根演算が必要にな
った場合には、マイクロコンピュータ３は演算を施こさ
れるべき数値を出力ポードア。
ータ３によシ、チェ７のアルゴリズム等を用いて誤り位
置に変換される。さらに、マイクロコンピュータ３は、
誤りの大きさの計算を行い、入出力ボート５を通して、
データバッファ１上の誤りデータに対して訂正を実行す
る。以上のような訂正処理に使用する演算は全て有限体
上の演算であり、加算演算のみは排他的論理和演算とし
てマイクロコンピュータ３で実行するが、処理途中で、
乗除算演算及び２乗根や３乗根等の木根演算が必要にな
った場合には、マイクロコンピュータ３は演算を施こさ
れるべき数値を出力ポードア。
８に出力して、有限体上の演算器４に入力し、有限体上
の演算器４は、必要とされる演算を高速に実行して、入
力ボート９を介してその結果をマイクロコンピュータ３
にかえすという手順で実行されるのである。
の演算器４は、必要とされる演算を高速に実行して、入
力ボート９を介してその結果をマイクロコンピュータ３
にかえすという手順で実行されるのである。
以上のように本実施例によれば、有限体上の乗除算演算
及び木根演算を高速に実行する演算器を入出カポ−トロ
を介してマイクロコンピュータ３に接続することにより
、実用的な処理速度もつ符号誤り訂正装置を構成できる
のである。しかも本実施例で示した有限体上の演算器４
は、小容量の読みだし専用メモリ及び小規模なゲートア
レイで構成でき、安価にＩＣ化ができるので、同様に安
価な汎用マイクロコンピュータとの組合せによって、極
めて安価な符号誤シ訂正装置を実現できることとなる。
及び木根演算を高速に実行する演算器を入出カポ−トロ
を介してマイクロコンピュータ３に接続することにより
、実用的な処理速度もつ符号誤り訂正装置を構成できる
のである。しかも本実施例で示した有限体上の演算器４
は、小容量の読みだし専用メモリ及び小規模なゲートア
レイで構成でき、安価にＩＣ化ができるので、同様に安
価な汎用マイクロコンピュータとの組合せによって、極
めて安価な符号誤シ訂正装置を実現できることとなる。
発明の効果
以上のように本発明は、汎用マイクロコンピュータに加
えて、有限体上の乗除算演算を実現するための演算器を
備え、入出力ボートを介して相互接続した構成をとるこ
とによって、安価な汎用マイクロコンピュータの演算能
力を、有限体上の演算器によって補い、大きな開発及び
製造コストを要する大規模な専用ＬＳＩを使用する事な
く、安価に実用的な処理速度を得ることができることと
なるのである。
えて、有限体上の乗除算演算を実現するための演算器を
備え、入出力ボートを介して相互接続した構成をとるこ
とによって、安価な汎用マイクロコンピュータの演算能
力を、有限体上の演算器によって補い、大きな開発及び
製造コストを要する大規模な専用ＬＳＩを使用する事な
く、安価に実用的な処理速度を得ることができることと
なるのである。
第１図は本発明の一実施例における符号誤り訂正装置の
構成を示すブロック図、第２図は第１図の有限体上の演
算器の詳細を示すブロック図、第３図は従来の符号誤シ
訂正装置の構成を示すプロツク図である。 １・・・・・・ｆ−タバッ７ア、２・旧・・シンドロー
ム生成回路、３・・・・・・マイクロコンピュータ、４
・・・・・・有限体上の演算器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１基筒
３ 図 りＲ
構成を示すブロック図、第２図は第１図の有限体上の演
算器の詳細を示すブロック図、第３図は従来の符号誤シ
訂正装置の構成を示すプロツク図である。 １・・・・・・ｆ−タバッ７ア、２・旧・・シンドロー
ム生成回路、３・・・・・・マイクロコンピュータ、４
・・・・・・有限体上の演算器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１基筒
３ 図 りＲ
Claims (1)
- 訂正すべき誤りを含んだデータを一時的に格納する為の
データバッファと、上記データバッファに格納されたデ
ータからシンドロームを生成する為のシンドローム生成
手段と、上記シンドローム生成手段により生成されたシ
ンドロームを用いて訂正処理を行うための汎用マイクロ
コンピュータと、上記汎用マイクロコンピュータの入出
力ポートに接続された、有限体上の乗算及び除算等の演
算を行うための有限体上の演算器とを具備したことを特
徴とする符号誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3940887A JPS63206967A (ja) | 1987-02-23 | 1987-02-23 | 符号誤り訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3940887A JPS63206967A (ja) | 1987-02-23 | 1987-02-23 | 符号誤り訂正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63206967A true JPS63206967A (ja) | 1988-08-26 |
Family
ID=12552165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3940887A Pending JPS63206967A (ja) | 1987-02-23 | 1987-02-23 | 符号誤り訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206967A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999016175A1 (fr) * | 1997-09-24 | 1999-04-01 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179519A (en) * | 1974-12-31 | 1976-07-10 | Fujitsu Ltd | Jikiteepusochino seigyohoshiki |
| JPS6165680A (ja) * | 1984-09-07 | 1986-04-04 | Hitachi Ltd | 誤り訂正回路 |
| JPS62116019A (ja) * | 1985-11-15 | 1987-05-27 | Nippon Hoso Kyokai <Nhk> | 符号化および復号処理のためのディジタル共用回路 |
-
1987
- 1987-02-23 JP JP3940887A patent/JPS63206967A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179519A (en) * | 1974-12-31 | 1976-07-10 | Fujitsu Ltd | Jikiteepusochino seigyohoshiki |
| JPS6165680A (ja) * | 1984-09-07 | 1986-04-04 | Hitachi Ltd | 誤り訂正回路 |
| JPS62116019A (ja) * | 1985-11-15 | 1987-05-27 | Nippon Hoso Kyokai <Nhk> | 符号化および復号処理のためのディジタル共用回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999016175A1 (fr) * | 1997-09-24 | 1999-04-01 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3232602B2 (ja) | ユークリッドの互除回路 | |
| US5778009A (en) | Dedicated ALU architecture for 10-bit Reed-Solomon error correction module | |
| US4751704A (en) | Method and apparatus for decoding BCH code | |
| JPS6037833A (ja) | 符号語の複号装置及び読み取り装置 | |
| JPH0477338B2 (ja) | ||
| JP3345385B2 (ja) | チェンサーチ装置 | |
| JPS63206967A (ja) | 符号誤り訂正装置 | |
| JP2810397B2 (ja) | 誤り訂正装置 | |
| JP3131969B2 (ja) | 演算装置 | |
| JPS63111535A (ja) | デ−タ処理装置 | |
| JPH01158828A (ja) | 誤り検出・訂正装置 | |
| JP2605792B2 (ja) | 演算処理装置 | |
| JPH0764810A (ja) | ガロア体演算器 | |
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JPH01314339A (ja) | 命令再試行方式 | |
| JPS61196473A (ja) | Ｐｃｍ方式信号再生装置 | |
| JP2000283750A (ja) | 検出角度データ補正方法 | |
| JPS6243750A (ja) | 記憶デ−タ処理回路 | |
| JPS6325741A (ja) | デイジタル信号処理回路 | |
| JPS59188900A (ja) | デ−タ処理装置 | |
| JPS6386922A (ja) | 符号エラ−訂正装置 | |
| JPH01255927A (ja) | 演算回路 | |
| JPH10285052A (ja) | ユークリッド復号法およびユークリッド復号回路 | |
| JPH04184769A (ja) | アドレス生成回路とそれを用いたｃｄ―ｒｏｍ装置 | |
| JPH04111538A (ja) | 誤り訂正回路 |