JPH01255927A - 演算回路 - Google Patents
演算回路Info
- Publication number
- JPH01255927A JPH01255927A JP63084617A JP8461788A JPH01255927A JP H01255927 A JPH01255927 A JP H01255927A JP 63084617 A JP63084617 A JP 63084617A JP 8461788 A JP8461788 A JP 8461788A JP H01255927 A JPH01255927 A JP H01255927A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- rounding
- line
- digit
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮五立１
本発明は演算回路に関し、特にデータ処理装置や音声認
識装置等において用いられる演算回路に関する。
識装置等において用いられる演算回路に関する。
良嵐狡韮
従来の演算回路では、保護桁を含む仮数部の丸め処理は
以下のように行なわれている。
以下のように行なわれている。
すなわち、求められた演算結果である仮数部の保護桁に
“８″を加えて保護桁を丸める演算か第１ステツプとし
て行なわれる０次に、第２ステツプとして丸められた保
護桁をシフトアウトして正規化処理が行なわれる。
“８″を加えて保護桁を丸める演算か第１ステツプとし
て行なわれる０次に、第２ステツプとして丸められた保
護桁をシフトアウトして正規化処理が行なわれる。
したがって、このような丸め処理を行なうために少なく
とも２ステツプを必要とし、結果として演算ステップお
よび処理時間が多くかかるという欠点がある。
とも２ステツプを必要とし、結果として演算ステップお
よび処理時間が多くかかるという欠点がある。
１肌立旦皇
本発明の目的は、演算ステップ数を少くして上述の欠点
を除去するようにした演算回路を提供することにある。
を除去するようにした演算回路を提供することにある。
九肌立亘羞
本発明による演算回路は、丸め指定に応答して仮数部の
保護桁をシフトアウトするシフト手段（以下シフト回路
）と、このシフト回路でのシフトアウト動作と並行して
前記保護桁を丸めるために必要な補正データを発生する
補正データ発生手段（以下データ発生回路）と、前記シ
フト回路でシフトアウトされたオペランドと前記補正デ
ータ発生回路で発生された補正データとを演算する演算
手段（以下演算回路）とを含む構成となっている。
保護桁をシフトアウトするシフト手段（以下シフト回路
）と、このシフト回路でのシフトアウト動作と並行して
前記保護桁を丸めるために必要な補正データを発生する
補正データ発生手段（以下データ発生回路）と、前記シ
フト回路でシフトアウトされたオペランドと前記補正デ
ータ発生回路で発生された補正データとを演算する演算
手段（以下演算回路）とを含む構成となっている。
実施例
次に本発明について図面を参照して詳細に説明する。
第１図を参照すると、本発明の一実施例は、図示されて
いない制御手段から線９１を介して与えられる丸め対象
の仮数部のようなオペランドを格納するＡレジスタ１、
該制御手段から線９２を介して与えられるオペランドを
格納するＢレジスタ２、Ａレジスタ１から線１１を介し
て与えられるオペランドを線９３を介して与えられるシ
フト制御信号の指示に基つきシフトするシフト回路３、
Ａレジスタ１から線１１を介して与えられるオペランド
の保護桁と線９３０を介して与えられるシフト制御信号
の丸め指示とに基づき補正データを発生し、線４１に出
力する補正データ発生口ｆｐｔ４、線９３ａを介して与
えられるシフト制御信号を選択指示として扱いこの選択
指示に応答して、線４１を介して与えられる補正データ
発生回路４の出力と線２１を介して与えられるＢレジス
タ２の出力とを選択する選択回路５、および線９４を介
して与えられる演算指示信号に基づき、線３１を介して
与えられるシフト回路３の出力および゛線５１を介して
与えられる選択回路５の出力を演算し線６１に出力する
演算回路６を含む。
いない制御手段から線９１を介して与えられる丸め対象
の仮数部のようなオペランドを格納するＡレジスタ１、
該制御手段から線９２を介して与えられるオペランドを
格納するＢレジスタ２、Ａレジスタ１から線１１を介し
て与えられるオペランドを線９３を介して与えられるシ
フト制御信号の指示に基つきシフトするシフト回路３、
Ａレジスタ１から線１１を介して与えられるオペランド
の保護桁と線９３０を介して与えられるシフト制御信号
の丸め指示とに基づき補正データを発生し、線４１に出
力する補正データ発生口ｆｐｔ４、線９３ａを介して与
えられるシフト制御信号を選択指示として扱いこの選択
指示に応答して、線４１を介して与えられる補正データ
発生回路４の出力と線２１を介して与えられるＢレジス
タ２の出力とを選択する選択回路５、および線９４を介
して与えられる演算指示信号に基づき、線３１を介して
与えられるシフト回路３の出力および゛線５１を介して
与えられる選択回路５の出力を演算し線６１に出力する
演算回路６を含む。
次に本発明の一実施例の動作について図面を参照して詳
細に説明する。
細に説明する。
まず、丸め指示のない処理について説明する。
第１図を参照すると、図示されていない制御手段から線
９１を介してＡレジスタ１に格納されたオペランドは丸
め処理する必要がない。従って、線９３を介して与えら
れるシフト制御信号でシフト指示は与えられていない。
９１を介してＡレジスタ１に格納されたオペランドは丸
め処理する必要がない。従って、線９３を介して与えら
れるシフト制御信号でシフト指示は与えられていない。
このためＡレジスタ１から線１１を介して与えられるオ
ペランドは、線３１を介してそのまま演算器６に与えら
れる。
ペランドは、線３１を介してそのまま演算器６に与えら
れる。
一方、Ｂレジスタ２に格納されたオペランドは、線２１
、選択回路５および線５１を介して演算器６に与えられ
る。すなわち、選択回路５は線９３ａを介して与えられ
るシフト制御信号でシフト指示が与えられていないため
、Ｂレジスタ２の出力を選択する。演３！器６は、この
ようにして与えられた２つのオペランドを、線９４を介
して与えられた演算指示信号に基づき演算し、演算結果
を線６１に出力する。
、選択回路５および線５１を介して演算器６に与えられ
る。すなわち、選択回路５は線９３ａを介して与えられ
るシフト制御信号でシフト指示が与えられていないため
、Ｂレジスタ２の出力を選択する。演３！器６は、この
ようにして与えられた２つのオペランドを、線９４を介
して与えられた演算指示信号に基づき演算し、演算結果
を線６１に出力する。
次に、保護桁を含む仮数部データを丸める時の処理動作
を説明する。
を説明する。
第２図（ａ）を参照すると、有効桁ａ０〜ａ５および保
護桁ａ６を含む仮数部のオペランドが、第１図に示す線
９１を介してＡレジスタ１に格納され線１１を介してシ
フト回路３に与えられる。
護桁ａ６を含む仮数部のオペランドが、第１図に示す線
９１を介してＡレジスタ１に格納され線１１を介してシ
フト回路３に与えられる。
シフト回路３は線９３を介して与えられるシフト制御信
号の指示に基づき、オペランドを右に４ピントシフトし
てｆｆｌＮ桁ａ６をシフトアウトする。
号の指示に基づき、オペランドを右に４ピントシフトし
てｆｆｌＮ桁ａ６をシフトアウトする。
第２図（ｂ）を参照すると、シフト回路３におけるシフ
ト後のデータが示されており、左側に０″が１つ増加し
、右端にあった保護桁ａ６はシフトアウトされている。
ト後のデータが示されており、左側に０″が１つ増加し
、右端にあった保護桁ａ６はシフトアウトされている。
補正データ発生回路４はＡレジスタ１から線１１を介し
て与えられる保護桁ａ６の値を判定する。
て与えられる保護桁ａ６の値を判定する。
第２図（ｃ）を参照すると、保護桁ａ６の値が“８°゛
以上のとき補正データ“０００００００１”が発生され
る。また、保護桁ａ６の値が°′８”未満のとき補正デ
ータ“ｏｏｏｏｏｏｏｏ”が発生される。なお、線９３
ａを介して与えられるシフト制御信号で丸め指示が与え
られていないときには、補正データ“ｏｏｏｏｏｏｏｏ
”が発生されるものとする。
以上のとき補正データ“０００００００１”が発生され
る。また、保護桁ａ６の値が°′８”未満のとき補正デ
ータ“ｏｏｏｏｏｏｏｏ”が発生される。なお、線９３
ａを介して与えられるシフト制御信号で丸め指示が与え
られていないときには、補正データ“ｏｏｏｏｏｏｏｏ
”が発生されるものとする。
この補正データ発生回路４の発生動作とシフト回路３の
シフト動作とは並行して行なわれる。従って、従来の逐
次性なわれていた順次動作と比軟して処理時間は短縮さ
れることになる。
シフト動作とは並行して行なわれる。従って、従来の逐
次性なわれていた順次動作と比軟して処理時間は短縮さ
れることになる。
選択回路５は線９３ａを介して与えられるシフト制御信
号が丸め指示を示しているときは、補正データ発生回路
４から線４１を介して与えられる補正データを選択し線
５１に出力する。
号が丸め指示を示しているときは、補正データ発生回路
４から線４１を介して与えられる補正データを選択し線
５１に出力する。
演算器６は線３１を介して与えられるシフト回路３での
シフト結果と、線５１を介して与えられる補正データと
を、線９４を介して与えられる加算指示信号により加算
し、加算結果である丸め処理済の仮数部データを線６１
に出力する。
シフト結果と、線５１を介して与えられる補正データと
を、線９４を介して与えられる加算指示信号により加算
し、加算結果である丸め処理済の仮数部データを線６１
に出力する。
１肌ムガ」
本発明によれは、保護桁を含む仮数部データを正規化す
る際、丸めの指定がある時に仮数部のオペランドをシフ
トして保護桁をシフトアウトするとともに保護桁を丸め
る加算を行なうことにより保護桁を丸めるための演算が
最低１ステツプで行なうことができ、演算ステップを減
少させ、処理時間も短縮できるという効果がある。
る際、丸めの指定がある時に仮数部のオペランドをシフ
トして保護桁をシフトアウトするとともに保護桁を丸め
る加算を行なうことにより保護桁を丸めるための演算が
最低１ステツプで行なうことができ、演算ステップを減
少させ、処理時間も短縮できるという効果がある。
第１図は本発明の一実施例を示す図、第２図＜ａ）〜（
ｃ）は第１図の一実施例で用いられるデータを説明する
ための図である。 主要部分の符号の説明 ■・・・・・・Ａレジスタ ２・・・・・・Ｂレジスタ ３・・・・・・シフト回路 ４・・・・・・補正データ発生回路 ５・・・・・・選択回路 ６・・・・・・演算器
ｃ）は第１図の一実施例で用いられるデータを説明する
ための図である。 主要部分の符号の説明 ■・・・・・・Ａレジスタ ２・・・・・・Ｂレジスタ ３・・・・・・シフト回路 ４・・・・・・補正データ発生回路 ５・・・・・・選択回路 ６・・・・・・演算器
Claims (1)
- （１）丸め指定に応答して仮数部の保護桁をシフトアウ
トするシフト手段と、このシフト手段でのシフトアウト
動作と並行して前記保護桁を丸めるために必要な補正デ
ータを発生する補正データ発生手段と、前記シフト手段
でシフトアウトされたオペランドと前記補正データ発生
手段で発生された補正データとを演算する演算手段とを
含むことを特徴とする演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084617A JPH01255927A (ja) | 1988-04-06 | 1988-04-06 | 演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084617A JPH01255927A (ja) | 1988-04-06 | 1988-04-06 | 演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01255927A true JPH01255927A (ja) | 1989-10-12 |
Family
ID=13835651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63084617A Pending JPH01255927A (ja) | 1988-04-06 | 1988-04-06 | 演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01255927A (ja) |
-
1988
- 1988-04-06 JP JP63084617A patent/JPH01255927A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233597B1 (en) | Computing apparatus for double-precision multiplication | |
| JP3232602B2 (ja) | ユークリッドの互除回路 | |
| JPH1195981A (ja) | 乗算回路 | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JPS63245518A (ja) | 除算演算装置 | |
| JPS62191926A (ja) | 演算装置 | |
| EP0643352A1 (en) | Self-checking complementary adder unit | |
| JPH01255927A (ja) | 演算回路 | |
| US11281428B2 (en) | Conversion circuitry | |
| CN113485751A (zh) | 执行伽罗瓦域乘法的方法、运算单元和电子装置 | |
| KR20040045152A (ko) | 모듈러 곱셈 장치 | |
| JPS63186329A (ja) | 三角関数前処理装置 | |
| JP3252954B2 (ja) | 乗算方法および乗算回路 | |
| KR100309520B1 (ko) | 라운드오프기능을갖는승산방법및승산회로 | |
| JP2991788B2 (ja) | 復号器 | |
| JPS59154542A (ja) | 乗算装置 | |
| KR19980084342A (ko) | 2 사이클 파이프라인 방식으로 부동 소수점 데이터를 곱셈 처리하는 방법 및 장치 | |
| JP2664750B2 (ja) | 演算装置及び演算処理方法 | |
| KR100308025B1 (ko) | 통신시스템에서의곱셈/나눗셈방법 | |
| JP3122622B2 (ja) | 除算装置 | |
| JP2607759B2 (ja) | 除算器 | |
| JP3657388B2 (ja) | 乗算回路 | |
| JP2989829B2 (ja) | ベクトル処理方法 | |
| JP2699658B2 (ja) | 平方根演算装置 | |
| KR920010993B1 (ko) | 고차 다항식 연산장치 |