JP3131969B2 - 演算装置 - Google Patents
演算装置Info
- Publication number
- JP3131969B2 JP3131969B2 JP01198883A JP19888389A JP3131969B2 JP 3131969 B2 JP3131969 B2 JP 3131969B2 JP 01198883 A JP01198883 A JP 01198883A JP 19888389 A JP19888389 A JP 19888389A JP 3131969 B2 JP3131969 B2 JP 3131969B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- arithmetic
- multiplication
- arithmetic unit
- galois field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 Ａ産業上の利用分野 本発明は演算装置に関し、例えばリードソロモン（Re
ed Solomon）符号を用いた誤り訂正装置の演算処理を実
行するものに適用して好適なものである。
ed Solomon）符号を用いた誤り訂正装置の演算処理を実
行するものに適用して好適なものである。
Ｂ発明の概要 本発明は、演算装置において、同一ブロツク中にそれ
ぞれガロア体上の乗算及び加算処理を実行する乗算器及
び加算器を設け、同一クロツク周期内で乗算及び加算処
理を実行するようにしたことにより、ベクトル演算処理
の演算ステツプ及び演算時間を短縮化し得る。
ぞれガロア体上の乗算及び加算処理を実行する乗算器及
び加算器を設け、同一クロツク周期内で乗算及び加算処
理を実行するようにしたことにより、ベクトル演算処理
の演算ステツプ及び演算時間を短縮化し得る。
Ｃ従来の技術 従来、例えば情報伝送装置においては、伝送対象とな
るデイジタルデータにリードソロモン符号を付加して伝
送し、受側で伝送されたデイジタルデータについてリー
ドソロモン符号を用いた誤り訂正を行うことにより、伝
送誤りを有効に防止するようになされている。
るデイジタルデータにリードソロモン符号を付加して伝
送し、受側で伝送されたデイジタルデータについてリー
ドソロモン符号を用いた誤り訂正を行うことにより、伝
送誤りを有効に防止するようになされている。
このリードソロモン符号を用いた誤り訂正装置におい
ては、例えばGF〔28〕等でなるガロア体（GALOIS fiel
d）上の演算処理を行うようになされている。
ては、例えばGF〔28〕等でなるガロア体（GALOIS fiel
d）上の演算処理を行うようになされている。
このような場合、回路規模の点からベクトル演算の手
法が多用されており、従来演算子に相当する乗算及び加
算を独立した演算ステツプとして、それぞれ乗算及び加
算を実行する乗算器及び加算器を別個に設けることによ
り個々の計算式の演算を行うようになされている。
法が多用されており、従来演算子に相当する乗算及び加
算を独立した演算ステツプとして、それぞれ乗算及び加
算を実行する乗算器及び加算器を別個に設けることによ
り個々の計算式の演算を行うようになされている。
すなわち、例えばリードソロモン符号を用いてデイジ
タルデータのワード単位に誤り訂正（これをワードコレ
クシヨンと呼ぶ）を行う誤り訂正装置において、２ワー
ドコレクシヨンに必要なパラメータA2は、シンドローム
S0、S1、S2を用いて、次式 A2＝S0×S2＋S12 ……（１） で表され、従来この演算を実現するため、第４図に示す
ように、ガロア体上の乗算処理を実行する第１及び第２
の乗算器１及び２と、ガロア体上の加算処理を実行する
加算器３とを用いた演算装置４が用いられている。
タルデータのワード単位に誤り訂正（これをワードコレ
クシヨンと呼ぶ）を行う誤り訂正装置において、２ワー
ドコレクシヨンに必要なパラメータA2は、シンドローム
S0、S1、S2を用いて、次式 A2＝S0×S2＋S12 ……（１） で表され、従来この演算を実現するため、第４図に示す
ように、ガロア体上の乗算処理を実行する第１及び第２
の乗算器１及び２と、ガロア体上の加算処理を実行する
加算器３とを用いた演算装置４が用いられている。
すなわちこの演算装置４においては、それぞれシンド
ロームS0、S1、S2が、第１及び第２のレジスタ回路５及
び６から送出される第１及び第２のレジスタ出力R1及び
R2と共に入力選択回路７に入力されている。
ロームS0、S1、S2が、第１及び第２のレジスタ回路５及
び６から送出される第１及び第２のレジスタ出力R1及び
R2と共に入力選択回路７に入力されている。
この入力選択回路７は、制御回路（図示せず）の制御
によつて、シンドロームS0、S1、S2と、レジスタ出力R
1、R2との内、何れか２つを選択して、それぞれ乗算器
１、２又は加算器３に供給する。
によつて、シンドロームS0、S1、S2と、レジスタ出力R
1、R2との内、何れか２つを選択して、それぞれ乗算器
１、２又は加算器３に供給する。
また乗算器１、２及び加算器３の演算結果でなる第１
及び第２の乗算出力M1及びM2と加算出力ADが、それぞれ
出力選択回路８に入力される。
及び第２の乗算出力M1及びM2と加算出力ADが、それぞれ
出力選択回路８に入力される。
この出力選択回路８は、制御回路の制御によつて、乗
算出力M1、M2と加算出力ADを選択して、第１又は第２の
レジスタ回路５又は６にそれぞれ出力する。
算出力M1、M2と加算出力ADを選択して、第１又は第２の
レジスタ回路５又は６にそれぞれ出力する。
レジスタ５及び６は乗算出力Μ１、Μ２及び加算出力
ADを一時的に格納する。
ADを一時的に格納する。
このような構成でこの演算装置４は、第５図に示すよ
うに、（１）式の演算処理にクロツクCKの２クロツク周
期分を要し、まず前半の１クロツク周期の間乗算処理PR
Mを実行し、続く後半の１クロツク周期の間加算処理PRA
を実行するようになされている。
うに、（１）式の演算処理にクロツクCKの２クロツク周
期分を要し、まず前半の１クロツク周期の間乗算処理PR
Mを実行し、続く後半の１クロツク周期の間加算処理PRA
を実行するようになされている。
すなわち、乗算処理PRMとしては、まず入力選択回路
７を制御して、第１の乗算器１にシンドロームS0及びS2
を入力すると共に、第２の乗算器２にシンドロームS1及
びS1を入力し、続いて出力選択回路８を制御して、第１
及び第２の乗算出力M1及びM2を、それぞれ第１及び第２
のレジスタ回路５及び６に送出する。
７を制御して、第１の乗算器１にシンドロームS0及びS2
を入力すると共に、第２の乗算器２にシンドロームS1及
びS1を入力し、続いて出力選択回路８を制御して、第１
及び第２の乗算出力M1及びM2を、それぞれ第１及び第２
のレジスタ回路５及び６に送出する。
続く加算処理PRAとしては、まず入力選択回路７を制
御して、加算器３に第１及び第２のレジスタ回路５及び
６のレジスタ出力R1及びR2を入力し、続いて出力選択回
路８を制御して、加算出力ADを第１のレジスタ回路５に
送出し、このようにして、第１のレジスタ回路５から
（１）式について上述した演算処理結果でなる、２ワー
ドコレクシヨンに必要なパラメータA2を送出するように
なされている。
御して、加算器３に第１及び第２のレジスタ回路５及び
６のレジスタ出力R1及びR2を入力し、続いて出力選択回
路８を制御して、加算出力ADを第１のレジスタ回路５に
送出し、このようにして、第１のレジスタ回路５から
（１）式について上述した演算処理結果でなる、２ワー
ドコレクシヨンに必要なパラメータA2を送出するように
なされている。
Ｄ発明が解決しようとする問題点 ところで上述のような演算装置４において、第１及び
第２の乗算器１及び２は、ガロア体（例えばGF〔28〕）
上の乗算を行うため、イクスクルーシブオア（EOR）ゲ
ート77個とナンド（NAND）ゲート64個を要し、これに対
して加算器３は、イクスクルーシブオア（EOR）ゲート
８個のみで構成されている。
第２の乗算器１及び２は、ガロア体（例えばGF〔28〕）
上の乗算を行うため、イクスクルーシブオア（EOR）ゲ
ート77個とナンド（NAND）ゲート64個を要し、これに対
して加算器３は、イクスクルーシブオア（EOR）ゲート
８個のみで構成されている。
またこれに加えて、第５図（Ｂ）に示すように、乗算
処理PRMに比較して、加算処理PRAは数分の１程度の短時
間で処理することができ、乗算処理PRM及び加算処理PRA
を、それぞれ独立した演算ステツプにすると、加算処理
PRAにおけるロス時間が長時間化すると共に誤り訂正演
算全体に要する演算ステツプ数も多くなる問題があつ
た。
処理PRMに比較して、加算処理PRAは数分の１程度の短時
間で処理することができ、乗算処理PRM及び加算処理PRA
を、それぞれ独立した演算ステツプにすると、加算処理
PRAにおけるロス時間が長時間化すると共に誤り訂正演
算全体に要する演算ステツプ数も多くなる問題があつ
た。
本発明は以上の点を考慮してなされたもので、ガロア
体上のベクトル演算処理の演算ステツプ及び演算時間を
格段的に短縮化し得る演算装置を提案しようとするもの
である。
体上のベクトル演算処理の演算ステツプ及び演算時間を
格段的に短縮化し得る演算装置を提案しようとするもの
である。
Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、所定
のシンドロームS0、S1、S2を用いてガロア体上で演算処
理を実行することにより、デイジタルデータをワード単
位で誤り訂正するために必要なパラメータA2を算出する
演算装置11において、制御信号に応じて、入力される複
数のシンドロームS0、S1、S2を所定の複数の組み合わせ
で出力する入力選択手段12と、複数の組み合わせのシン
ドロームS0、S1、S2についてガロア体上の乗算処理を実
行する複数の乗算手段１及び２と、複数の乗算手段１及
び２の出力についてガロア体上の加算処理を実行する加
算手段３とが同一ブロツク内に構成され、乗算処理と加
算処理とによるベクトル演算処理を同一クロツク周期内
で実行する演算手段10と、演算手段10の出力A2を一時的
に格納するレジスタ手段13とを設けるようにした。
のシンドロームS0、S1、S2を用いてガロア体上で演算処
理を実行することにより、デイジタルデータをワード単
位で誤り訂正するために必要なパラメータA2を算出する
演算装置11において、制御信号に応じて、入力される複
数のシンドロームS0、S1、S2を所定の複数の組み合わせ
で出力する入力選択手段12と、複数の組み合わせのシン
ドロームS0、S1、S2についてガロア体上の乗算処理を実
行する複数の乗算手段１及び２と、複数の乗算手段１及
び２の出力についてガロア体上の加算処理を実行する加
算手段３とが同一ブロツク内に構成され、乗算処理と加
算処理とによるベクトル演算処理を同一クロツク周期内
で実行する演算手段10と、演算手段10の出力A2を一時的
に格納するレジスタ手段13とを設けるようにした。
Ｆ作用 この結果、誤り訂正に必要なパラメータA2を算出する
ためのベクトル演算処理を同一クロツク周期内で実行す
ることができる。
ためのベクトル演算処理を同一クロツク周期内で実行す
ることができる。
Ｇ実施例 以下図面について、本発明の一実施例を詳述する。
（G1）演算部の構成 第４図との対応部分に同一符号を付して示す第１図に
おいて、10は全体として本発明の要部である演算部を示
し、同一ブロツク内にガロア体上の乗算処理を実行する
第１及び第２の乗算器１及び２と、ガロア体上の加算処
理を実行する加算器３とを含んで構成されている。
おいて、10は全体として本発明の要部である演算部を示
し、同一ブロツク内にガロア体上の乗算処理を実行する
第１及び第２の乗算器１及び２と、ガロア体上の加算処
理を実行する加算器３とを含んで構成されている。
この演算部10の場合、ガロア体（例えばGF〔28〕）で
なる第１、第２、第３及び第４のデータGA、GB、GC及び
GDの内、第１及び第２のデータGA及びGBが、それぞれ第
１の乗算器１に入力され、また第３及び第４のデータGC
及びGDがそれぞれ第２の乗算器２に入力される。
なる第１、第２、第３及び第４のデータGA、GB、GC及び
GDの内、第１及び第２のデータGA及びGBが、それぞれ第
１の乗算器１に入力され、また第３及び第４のデータGC
及びGDがそれぞれ第２の乗算器２に入力される。
また、第１及び第２の乗算器１及び２の演算結果でな
る第１及び第２の乗算出力M10及びM11が、それぞれ加算
器３に入力され、この演算結果でなる加算出力AD10が演
算部10の演算出力GRとして送出される。
る第１及び第２の乗算出力M10及びM11が、それぞれ加算
器３に入力され、この演算結果でなる加算出力AD10が演
算部10の演算出力GRとして送出される。
このようにして、この演算部10の場合、ガロア体でな
る第１〜第４のデータGA〜GDについて、次式 GR＝GA×GB＋GC×GD ……（２） で表される演算パターンの演算処理を１演算ステツプで
実行し得るようになされている。
る第１〜第４のデータGA〜GDについて、次式 GR＝GA×GB＋GC×GD ……（２） で表される演算パターンの演算処理を１演算ステツプで
実行し得るようになされている。
なおこの実施例の場合、クロツクCKの周期は乗算処理
PRM（第５図（Ｂ））に要する時間に、加算処理PRAに要
する時間を加えた時間より長い時間に選定されており、
これにより、クロツクCKの１クロツク周期分の時間で、
（２）式の演算処理を実行し得るようになされている。
PRM（第５図（Ｂ））に要する時間に、加算処理PRAに要
する時間を加えた時間より長い時間に選定されており、
これにより、クロツクCKの１クロツク周期分の時間で、
（２）式の演算処理を実行し得るようになされている。
以上の構成によれば、１ブロツク内のガロア体上の演
算処理を実行する乗算器１、２及び加算器３を設け、第
１及び第２の乗算器１、２の乗算結果を加算器３におい
て加算するようにしたことにより、演算ステツプ及び演
算時間を格段的に短縮化し得る演算装置を実現できる。
算処理を実行する乗算器１、２及び加算器３を設け、第
１及び第２の乗算器１、２の乗算結果を加算器３におい
て加算するようにしたことにより、演算ステツプ及び演
算時間を格段的に短縮化し得る演算装置を実現できる。
（G2）演算装置の構成 第１図との対応部分に同一符号を付して示す第２図に
おいて、11は全体として本発明による演算装置を示し、
シンドロームS0、S1、S2が入力選択回路12に入力されて
いる。
おいて、11は全体として本発明による演算装置を示し、
シンドロームS0、S1、S2が入力選択回路12に入力されて
いる。
この入力選択回路12は、制御回路（図示せず）の制御
によつて、シンドロームS0、S1、S2の内、何れか２つを
それぞれ選択して、演算部10の第１及び第２の乗算器１
及び２に供給し、その演算出力GRが、レジスタ回路13を
介して送出される。
によつて、シンドロームS0、S1、S2の内、何れか２つを
それぞれ選択して、演算部10の第１及び第２の乗算器１
及び２に供給し、その演算出力GRが、レジスタ回路13を
介して送出される。
以上の構成において、この演算装置11は、第３図に示
すように、（１）式の演算処理をクロツクCKの１クロツ
ク周期分で実行し得るようになされている。
すように、（１）式の演算処理をクロツクCKの１クロツ
ク周期分で実行し得るようになされている。
すなわち、この演算装置11は、まず入力選択回路12を
制御して、演算部10の第１の乗算器１にシンドロームS0
及びS2を入力すると共に、第２の乗算器２にシンドロー
ムS1及びS1を入力する。
制御して、演算部10の第１の乗算器１にシンドロームS0
及びS2を入力すると共に、第２の乗算器２にシンドロー
ムS1及びS1を入力する。
これにより演算部10は、シンドロームS0、S1、S2を
（２）式に代入して、次式 GR＝S0×S2＋S1×S1 ……（３） で表される演算処理を１演算ステツプで実行する。
（２）式に代入して、次式 GR＝S0×S2＋S1×S1 ……（３） で表される演算処理を１演算ステツプで実行する。
このようにして、この演算装置11においては、２ワー
ドコレクシヨンに必要なパラメータA2を得るようになさ
れている。
ドコレクシヨンに必要なパラメータA2を得るようになさ
れている。
以上の構成によれば、１ブロツク内にガロア体上の演
算処理を実行する乗算器１、２及び加算器３を設け、第
１及び第２の乗算器１、２の乗算結果M10及びM11を加算
器３において加算するようにしたことにより、１演算ス
テツプで２ワードコレクシヨンに必要なパラメータA2を
算出し得る演算装置11を実現できる。
算処理を実行する乗算器１、２及び加算器３を設け、第
１及び第２の乗算器１、２の乗算結果M10及びM11を加算
器３において加算するようにしたことにより、１演算ス
テツプで２ワードコレクシヨンに必要なパラメータA2を
算出し得る演算装置11を実現できる。
さらに本発明による演算装置11を用いて、２ワードコ
レクシヨンの全演算処理を行えば、従来に比較して、約
15ステツプ分短い演算ステツプで演算処理を実行でき、
その分演算時間を短縮化し得る。
レクシヨンの全演算処理を行えば、従来に比較して、約
15ステツプ分短い演算ステツプで演算処理を実行でき、
その分演算時間を短縮化し得る。
（G3）他の実施例 （１） 上述の実施例においては、本発明による演算部
10を、２ワードコレクシヨンに必要なパラメータA2を算
出する演算装置11に用いた場合について述べたが、本発
明はこれに限らず、３ワードコレクシヨンや10イメージ
ヤコレクシヨン等の演算処理にも同様に適用でき、演算
数が格段的に多い演算について使用すれば一段と演算ス
テツプ及び演算時間を短縮化し得る。
10を、２ワードコレクシヨンに必要なパラメータA2を算
出する演算装置11に用いた場合について述べたが、本発
明はこれに限らず、３ワードコレクシヨンや10イメージ
ヤコレクシヨン等の演算処理にも同様に適用でき、演算
数が格段的に多い演算について使用すれば一段と演算ス
テツプ及び演算時間を短縮化し得る。
（２） 上述の実施例においては、本発明による演算部
10を用いて、（２）式について上述した演算パターンを
実現するものについて述べたが、演算装置10はこれに限
らず、例えばガロア体でなる第３又は第４のデータGC又
はGDを値「０」とすれば単独の乗算器、また第１又は第
２のデータGA又はGB及び第３又は第４のデータGC又はGD
を値「１」とすれば単独の加算器として利用し得る。
10を用いて、（２）式について上述した演算パターンを
実現するものについて述べたが、演算装置10はこれに限
らず、例えばガロア体でなる第３又は第４のデータGC又
はGDを値「０」とすれば単独の乗算器、また第１又は第
２のデータGA又はGB及び第３又は第４のデータGC又はGD
を値「１」とすれば単独の加算器として利用し得る。
（３） 上述の実施例においては、本発明をリードソロ
モン符号を用いた誤り訂正装置の演算装置に適用した場
合について述べたが、本発明はこれに限らず、ガロア体
上のベクトル演算処理を行う演算装置に広く適用して好
適なものである。
モン符号を用いた誤り訂正装置の演算装置に適用した場
合について述べたが、本発明はこれに限らず、ガロア体
上のベクトル演算処理を行う演算装置に広く適用して好
適なものである。
Ｈ発明の効果 上述のように本発明によれば、同一ブロツク内にそれ
ぞれガロア体上の乗算及び加算処理を実行する乗算器及
び加算器を設け、乗算及び加算処理によるベクトル演算
処理を同一クロツク周期内で実行するようにしたことに
より、誤り訂正に必要なパラメータを算出するためのベ
クトル演算処理を同一クロツク周期内で実行することが
でき、かくしてベクトル演算処理の演算ステツプ及び演
算時間を格段的に短縮化し得る演算装置を実現すること
ができる。
ぞれガロア体上の乗算及び加算処理を実行する乗算器及
び加算器を設け、乗算及び加算処理によるベクトル演算
処理を同一クロツク周期内で実行するようにしたことに
より、誤り訂正に必要なパラメータを算出するためのベ
クトル演算処理を同一クロツク周期内で実行することが
でき、かくしてベクトル演算処理の演算ステツプ及び演
算時間を格段的に短縮化し得る演算装置を実現すること
ができる。
第１図は本発明の一実施例による演算装置の要部である
演算部を示すブロツク図、第２図はその演算部を用いた
演算装置を示すブロツク図、第３図はその動作の説明に
供するタイミングチヤート、第４図は従来の誤り訂正装
置に用いられる演算装置ブロツク図、第５図はその動作
の説明に供するタイミングチヤートである。 １、２……乗算器、３……加算器、４、11……演算装
置、５、６、13……レジスタ回路、７、12……入力選択
回路、８……出力選択回路、10……演算部。
演算部を示すブロツク図、第２図はその演算部を用いた
演算装置を示すブロツク図、第３図はその動作の説明に
供するタイミングチヤート、第４図は従来の誤り訂正装
置に用いられる演算装置ブロツク図、第５図はその動作
の説明に供するタイミングチヤートである。 １、２……乗算器、３……加算器、４、11……演算装
置、５、６、13……レジスタ回路、７、12……入力選択
回路、８……出力選択回路、10……演算部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00
Claims (1)
- 【請求項１】所定のシンドロームを用いてガロア体上で
演算処理を実行することにより、デイジタルデータをワ
ード単位で誤り訂正するために必要なパラメータを算出
する演算装置において、 制御信号に応じて、入力される複数の上記シンドローム
を所定の複数の組み合わせで出力する入力選択手段と、 上記複数の組み合わせのシンドロームについて上記ガロ
ア体上の乗算処理を実行する複数の乗算手段と、上記複
数の乗算手段の出力について上記ガロア体上の加算処理
を実行する加算手段とが同一ブロツク内に構成され、上
記乗算処理と上記加算処理とによるベクトル演算処理を
同一クロツク周期内で実行する演算手段と、 上記演算手段の出力を一時的に格納するレジスタ手段と を具えることを特徴とする演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01198883A JP3131969B2 (ja) | 1989-07-31 | 1989-07-31 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01198883A JP3131969B2 (ja) | 1989-07-31 | 1989-07-31 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0362738A JPH0362738A (ja) | 1991-03-18 |
| JP3131969B2 true JP3131969B2 (ja) | 2001-02-05 |
Family
ID=16398515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01198883A Expired - Fee Related JP3131969B2 (ja) | 1989-07-31 | 1989-07-31 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3131969B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6338061B1 (en) | 1998-01-14 | 2002-01-08 | Nec Corporation | Search method search apparatus, and recording medium recording program |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2994538B2 (ja) * | 1993-10-19 | 1999-12-27 | ティーディーケイ株式会社 | 光磁気ディスク |
-
1989
- 1989-07-31 JP JP01198883A patent/JP3131969B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6338061B1 (en) | 1998-01-14 | 2002-01-08 | Nec Corporation | Search method search apparatus, and recording medium recording program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362738A (ja) | 1991-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185711A (en) | Apparatus for dividing elements of a finite galois field and decoding error correction codes | |
| US4697248A (en) | Arithmetic circuit for obtaining the vector product of two vectors | |
| US4751704A (en) | Method and apparatus for decoding BCH code | |
| US5805617A (en) | Apparatus for computing error correction syndromes | |
| US5442578A (en) | Calculating circuit for error correction | |
| KR970004515B1 (ko) | 리드-솔로몬 복호기의 오류위치다항식 연산방법 및 장치 | |
| US4899341A (en) | Error correction circuit | |
| JP3131969B2 (ja) | 演算装置 | |
| JPH0221180B2 (ja) | ||
| JPH05227041A (ja) | Ｃｒｃ演算に基づく１ビット誤り訂正回路 | |
| JP3233502B2 (ja) | 復号化装置 | |
| JP3126973B2 (ja) | 誤り訂正処理装置 | |
| JP2595820B2 (ja) | ガロア拡大体演算器 | |
| JP2710176B2 (ja) | 誤り位置及び誤りパターン導出回路 | |
| JPH0778748B2 (ja) | ガロア体演算ユニット | |
| JP2603244B2 (ja) | 誤り訂正装置 | |
| JP2989829B2 (ja) | ベクトル処理方法 | |
| JP2611721B2 (ja) | イレージャロケーション多項式乗算回路 | |
| JP2570251B2 (ja) | 有限体の演算回路 | |
| KR930002796B1 (ko) | 오류 정정시스템 | |
| KR920010993B1 (ko) | 고차 다항식 연산장치 | |
| JP2622383B2 (ja) | ロングディスタンスコードの誤り訂正装置 | |
| JPH05165662A (ja) | ユークリッドの互除回路 | |
| JP2001086005A (ja) | チェンサーチ回路及びこれを用いた誤り訂正符号復号装置 | |
| JPH071876B2 (ja) | Ｂｃｈ符号の復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |