KR970004515B1

KR970004515B1 - 리드-솔로몬 복호기의 오류위치다항식 연산방법 및 장치

Info

Publication number: KR970004515B1
Application number: KR1019930030987A
Authority: KR
Inventors: 오영욱; 김대영
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1993-12-29
Filing date: 1993-12-29
Publication date: 1997-03-28
Also published as: KR950020108A; US5583499A; JPH07212248A; JP3354025B2; FR2714555A1; FR2714555B1

Abstract

없음

Description

리드-솔로몬 복호기의 오류위치다항식 연산방법 및 장치

제1도는 본 발명에 의한 리드-솔로몬 복호기의 오류위치다항식 연산방법을 설명하기 위한 흐름도.

제2도는 본 발명에 리드-솔로몬 복호기의 오류위치다항식 연산방법을 구현하기 위한 셀(Cell) 중 하나의 셀을 나타낸 블럭도.

본 발명은 리드-솔로몬(Reed-Solomon : RS) 복호기에 관한 것으로, 특히 하드웨어를 보다 간략하게 구현하고, 속도를 개선하기 위한 리드-솔로몬 복호기의 오류위치다항식 연산방법 및 장치에 관한 것이다.

RS부호기는 연집오류(Burst Error)뿐만 아니라 산발오류(Random Error) 패턴의 정정이 가능하여 컴퓨터 기억장치 및 디지틀 통신 시스템의 오류를 정정하기 위해 널리 응용되고 있는 오류정정 부호중 하나이다. 최근까지 알려진 RS부호를 복호하기 위한 대표적인 복호 알고리듬은 쉐인(Chien)의 알고리듬을 이용하는 페트슨 죠렌스턴 자일러(Peterson-Gorenstein-Zieloer : PGZ) 복호 알고리듬, 벨레캠프(Berlekamp)의 반복 알고리듬, 유클리드(Euclid) 알고리듬, 변환 복호 알고리듬, 그리고 오증 요소와 오류치와의 대수학적 관계를 이용한 직접 복호 알고리듬 등이 있다.

전술한 복호 알고리듬 중, 특히 Berlekamp의 반복 알고리듬을 이용하여 오류위치다항식(Errata Locator Polynomial)을 연산할 때 필요한 승산기의 수는 6t(여기서, t는 오류정정을 위한 보호의 수)개이다. 그리고 오류위치다항식의 연산에 필요한 오증(Syndrome)값의 입력은 2심볼 크럭( Symbol Clock)마다 이루어진다.

그러나, 리우(Liu)는 오류위치다항식의 연산에 필요한 승산기의 수를 4t개로 줄이는 대신, 오증값의 입력은 3심볼 클럭마다 이루어지도록 Berlekamp의 반복 알고리듬을 변형시켰다. Liu가 변형한 방법에서 오증값의 입력이 3심볼 클럭마다 이루어지는 이유는, 다음과 같은 4단계로 오류위치다항식이 연산되어지기 때문이다.

먼저, 제1단계에서는 오류위치다항식의 계수와 오증값을 이용하여 부합도(Discrepancy)를 연산하고, 그다음 제2단계에서는 제1단계에서 연산된 부합도에 이전 상태의 부합도에 이전 상태의 부합도를 숭산하고, 제3단계에서는 제2단계에서 연산된 결과에 교정항(Correction Term)을 승산하여 오류위치다항식의 계수를 구하고, 마지막으로 제4단계에서는 연산횟수가 2t번이면 종료하고, 그렇지 않으면 제1단계로 복귀하는 식으로 이루어진다.

전술한 바와 같이, Liu가 변형한 방법은 Berlekamp의 반복 알고리듬보다 하드웨어를 보다 간략하게 구현하고, 복호기의 속도를 개선하는 효과가 있다. 그러나, 전술한 바와같이 4단계를 반복 수행하는 방식으로 구현되므로, 여전히 하드웨어의 구성이 복잡하고, 속도가 느리다는 문제점이 있다.

따라서 본 발명의 목적은 Liu가 변형한 방법보다 복호기의 하드웨어를 더 간략하게 구현하고, 복호기의 속도를 더 향상시키는 리드-솔로몬 복호기의 오류의치다항식 연산방법을 제공하는데 있다.

본 발명의 다른 목적은 상기 리드-솔로몬 복호기의 오류위치다항식 연산방법을 실현하는데 가장 적합한 장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은 CF(2m)상에서 오류위치다항식을 연산하기 위한 리드-솔로몬 복호기에 있어서, 초기조건을 설정하기 위한 제1단계;상기 제1단계 수행후 상기 오류위치다항식의 연산횟수(n)를 1만큼 증가시킨 후 연산횟수(n)가 이레이저수(ρ)보다 작은 경우 이레이저수 위치다항식을 연산하기 위한 제2단계; 상기 제2연산횟수(n)가 이레이저수(ρ)보다 큰 경우 연산횟수(n)가 2t번인가를 판단한 후, n=2t이면 동작 진행을 종료하고, 그렇지 않으면 부합도를 연산하기 위한 3단계; 상기 제3단계에서 연산한 부합도와 이전 상태의 G값을 이용하여 교정항을 연산하기 위한 제4단계; 상기 제4단계에서 연산한 부합도가 제로인가를 판단하기 위한 제5단계; 상기 제5단계에서 부합도가 제로가 아닌 겨우 오류위치다항식의 연산방법을 제어하는 신호를 생성하기 위한 제6단계; 상기 제6단계에서 I_n ⁽¹⁾이 I_n ⁽²⁾보다 작은 경우, G값, I_n ⁽¹⁾이 I_n ⁽²⁾을 업데이트시키기 위한 제7단계; 상기 제6단계에서 I_n ⁽¹⁾이 I_n ⁽²⁾보다 큰 경우, 제어신호 I_I ⁽¹⁾업데이트시키기 위한 제8단계; 상기 제5단계에서 부합도가 제로인 경우와 제8단계에서 I_n ⁽¹⁾을 업데이트시킨 경우, G값, I_n ⁽²⁾을 업데이트시키기 위한 제9단계; 상기 제7단계 및 제9단계 수행후 오류위치다항식을 연산하기 위한 제10단계를 포함함을 특징으로 한다.

상기 다른 목적을 달성하기 위하여 본 발명은 GF(2m)상에서 오류위치다항식을 연산하기 위한 리드-솔로몬 복호기에 있어서, 첫번째 심볼 클럭에서는 입력단자로 인가되는 G값을 입력으로 하고, 두번째 심볼 클럭에서는 소정 클럭만큼 지연된 오류위치다항식의 계수를 입력으로 하는 제1멀티플렉싱 수단; 첫번째 심볼 클럭에서는 부합도의 값과 상기 제1멀터플렉싱 수단에서 출력되는 G값의 승산을 수행하여 교정항을 연산하고, 두번째 심볼 클럭에서는 부합도의 역수값과 상기 제1멀티플레싱 수단에서 출력되는 오류위치다항식의 계수와의 승산을 수행하여 G값을 연산하기 위한 승산수단; 입력단자로 인가되는 G값을 소정 클럭만큼 지연시키기 위한 제1지연수단; 상기 승산수단에서 출력되는 교정항과, G값과 상기 제1저장수단의 출력을 입력으로 하는 제2멀티플렉싱 수단; 상기 제2멀티플렉싱 수단의 출력을 2심볼 클럭마다 받아들여 저장하기 위한 제1저장수단; 상기 승산수단에서 출력되는 교정항고, G값과 상기 제1저장수단의 출력을 입력으로 하는 제3멀티플렉싱 수단; 상기 제3멀티플렉싱 수단의 출력을 입력으로 하는 디멀티플렉싱 수단; 상기 디멀티플렉싱 수단의 출력과 소정 클럭만큼 지연된 오류위치다항식의 계수를 가산하기 위한 가산수단; 상기 가산수단에서 출력되는 오류위치다항식의 계수를 저장하기 위한 제2저장수당; 상기 제2저장수단에서 출력되는 오류위치다항식이 계수를 소정 클럭만큼 지연시켜서 상기 가산수단과 상기 제1멀티플렉싱 수단으로 인가하기 위한 제2지연수단을 포함함을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명을 상세히 기술하기로 한다.

제1도는 본 발명에 의한 리드-솔로몬 복호기의 오류위치다항식 연산방법을 설명하기 위한 흐름도로서, 단계(S1)는 초기조건을 설정하고 위한 단계이고, 단계(S2 내지 S4)는 흐름도의 연산횟수(n)를 1만큼 증가시킨 후 연산횟수(n)가 이레이저수(ρ)보다 작은 경우 이레이저 위치다항식을 연산하는 단계이고, 단계(S5 내지 S7)는 단계(S3)에서 연산횟수(n)가 이레이저수(ρ)보다 클 경우, 연산횟수(n)가 2t번인가를 판단한 후, n=2t이면 동작진행을 종료하고, 그렇지 않으면 부합도(Discrepancy;d)를 연산하는 단계이고, 단계(S8)는 단계(S7) 수행후, 교정항(b)을 연산하는 단계이고, 단계(S9)는 단계(S7)에서 연산한 부합도(d)가 제로(0)인가 판단하는 단계이고, 단계(S10)는 단계(S9)에서 부합도(d)가 제로(0)가 아닌 경우, 오류위치다항식의 연산방법을 제어하는 신호를 생성하는 단계이고, 단계(S11)는 I_n ⁽¹⁾이 I_n ⁽²⁾보다 작은 경우 G값, I_n ⁽¹⁾, I_n ⁽²⁾을 업데이트(Update)시키는 단계이고, 단계 (S12)는 I_n ⁽¹⁾, I_n ⁽²⁾보다 큰 경우, 제어신호 I_n ⁽¹⁾을 업데이트(Update)시키는 단계이고, 단계(S13)는 단계(S12) 수행후 또는 단계 (S9)에서 부합도 (d)가 제로(0)인 경우 G값, I_n ⁽²⁾을 업데이트(Update)시키는 단계이고, 단계(S14)는 단계(S11) 및 단계(S13) 수행후 오류위치다항식을 연산하는 단계이다.

제2도는 본 발명에 의한 리드-솔로몬 복호기의 오류위치다항식 연산방법을 구현하기 위한 셀(Cell) 중, 하나의 셀을 나타낸 블럭도이다.

제2도에 도시된 블럭도의 입력단자(In)로 인가되는 G값과 제2지연기(Z^-n)(100)에서 출력되는 오류위치다항식의 계수를 입력으로 하는 제1멀티플렉서(Mux)(10)와, 첫번째 심볼 클럭에서는 부합도의 값과 제1멀티플렉서(10)에서 출력되는 G값의 승산을 수행하고, 두번째 심볼 클럭에서는 부합도의 역수값과 제1멀티플렉서(10)에서 출력되는 오류위치다항식의 계수와의 승산을 수행하기 위한 승사기(20)와 입력단자(In)로 인가되는 G값을 소정 클럭만큼 지연시키기 위한 제1지연기(Z^-n)(30)와, 승산기(20)의 출력과 제1지연기(30)의 출력을 입력으로 하는 제2멀티플렉서(40)와, 제2멀티플렉서(40)의 출력을 2심볼 클럭마다 받아들여 저장하기 위한 제1레지스터(Register) (50)와, 승산기(20)의 출력과 제1레지스터(50) 출력을 입력으로 하는 제3멀티플렉서(60)와, 제3멀티플렉서(60)의 출력을 입력으로 하는 디멀티플렉서(Demux)(70)와, 디멀티플렉서(70)의 출력과 제2지연기(100)의 출력을 가산하기 위한 가산기(80)와, 오류위치다항식의 계수를 저장하기 위한 제2레지스터(σ)(90)와, 제2레지스터(90)에서 출력되는 오류위치다항식의 계수를 소정 클럭만큼 지연시키기 위한 제2지연기(100)로 이루어진다.

전술한 형태로 구성되는 본 발명의 일련의 동작을 제1도와 제2도를 참조하여 상세히 설명하기로 한다.

제1도에 있어서, 단계(S1)는 초기조건을 설정하기 위한 단계로서, G₀=1, σ₀=1, S₀=S₀, n₀=0, I₀ ⁽¹⁾=0, I₀ ⁽²⁾=0로 설정한다, 여기서, G는 임시 레지스터 σ는 오류위치다항식, s는 오증, n은 연산횟수, I⁽¹⁾과 I⁽²⁾는 오류위치다항식의 연산방법을 결정하는데 필요한 제어신호를 나타낸다. 단계(S2)에서는 단계(S1)에서 초기조건을 설정한 다음, 순서도의 연산횟수(n)를 1만큼 증가시킨 후 단계(S3)로 진행한다. 단계(S3)에서는 연산횟수(n)와 이레이저수(ρ)를 비교하여 연산횟수(n)가 이레이저수(ρ)보다 큰 경우에는 단계(S5)로 진행하고, 그렇지 않으면 단계(S4)로 진행한다.

단계(S4)는 이레이저 위치다항식을 연산하는 단계로서, 다음과 같은 식(1 내지4)으로 나타낼 수 있다. 단계(S4)를 수행한 후 단계(S2)로 복귀한다.

b_(x) ⁽ⁿ⁺¹⁾=UPG_(x) ⁽ⁿ⁾(1)

σ_(x) ⁽ⁿ⁺¹⁾=σ_(x) ⁽ⁿ⁾-xb_(x) ⁽ⁿ⁺¹⁾(2)

G_(x) ⁽ⁿ⁺¹⁾=σ_(x) ⁽ⁿ⁺¹⁾ (3)

I_n+1 ⁽¹⁾=I_n ⁽¹⁾+1, I_n ⁽²⁾=I_n ⁽²⁾+1(4)

단계(S5)는 연산횟수(n)가 2t번인가를 판단하는 단계로서, n=2t이면 단계(S6)로 진행하고, 그렇지 않으면 단계(S7)로 진행한다.

단계(S6)에서는 α(x)=오류위치다항식(ETLP)으로 설정하고 동작을 종료한다.

단게(S7)는 부합도(Discrepancy;d)를 연산하는 단계로서, 다음과 같은 식(5)으로 나타낼 수 있다. 단계(S7)를 수행한 후 단계(S8)로 진행한다.

단계(S8)는 교정항(b)을 연산하는 단계로서, 다음과 같은 식(6)으로 나타낼 수 있다. 즉, 교정항은 단계(S7)에서 연산한 부합도(d)와 이전상태의 G값을 승산함으로써 생성된다. 단게(S8)를 수행한 후 단계(S9)로 이행한다.

b_(x) ⁽ⁿ⁺¹⁾=d_nG_(x) ⁽ⁿ⁾(6)

단계(S9)는 단계(S7)에서 연산한 부합도(d)가 제로(0)인가를 판단하는 단계로서, 부합도(d)가 제로이면 단계(S13)로 진행하고, 그렇지 않으면 단계(S10)으로 진행한다.

단계(S10)는 오류위치다항식의 연산방법을 제어하는 신호를 생성하는 단계로서, I_n ⁽¹⁾이 I_n ⁽²⁾보다 큰 경우에는 단계(S12)로 진행하고, 그렇지 않으면 단계(S11)로 진행한다.

단계(S11)는 G값, I_n ⁽¹⁾, I_n ⁽²⁾을 업데이트(update)시키는 단계로서, 다음과 같은 식(7 내지 9)으로 나타낼수 있다. 단계(S11)를 수행한 후 단계(S14)로 진행한다.

G_(x) ⁽ⁿ⁺¹⁾=d_n ^-1σ_x ⁽ⁿ⁾(7)

I_n+1 ⁽¹⁾=max[I_n ⁽¹⁾, I_n ⁽²⁾+1](8)

I_n+1 ⁽²⁾=I_n ⁽¹⁾ (9)

단계(S12)는 제어신호 I_n ⁽¹⁾을 업데이트(update)시키는 단계로서, 다음과 같은 식(10)으로 나타낼 수 있다. 단계(S12)를 수행한 후 단계(S13)로 진행한다.

I_n+1 ⁽¹⁾=max[I_n ⁽¹⁾, I_n ⁽²⁾+1](10)

단계(S13)는 G값과 I_n ⁽²⁾을 업데이트(update)시키는 단계로서, 다음과 같은 식(11,12)으로 나타낼 수 있다. 단계(S13)를 수행한 후 단계(S14)로 진행한다.

G_(x) ⁽ⁿ⁺¹⁾=XG_(x) ⁽ⁿ⁾ (11)

I_n+1 ⁽²⁾=I_n ⁽²⁾+1(12)

단계(S14)는 오류위치다항식을 연산하는 단계로서, 다음과 같은 식(13)으로 나타낼 수 있다. 단계(S14)를 수행한 후, 단계(S2)로 복귀하여 전술한 동작과정을 반복수행한다.

σ_(x) ⁽ⁿ⁺¹⁾=σ_(x) ⁽ⁿ⁾-xb_(x) ⁽ⁿ⁺¹⁾(13)

다음에 단계(S1)에서 단계(S13)를 순차적으로 보다 상세히 살펴보면 다음과 같다.

우선, 첫 번째 심볼 클럭에서는 단계(S7)에서의 부합도와, 단계(S11, S13)에서의 G값을 연산하고, 두 번째 심볼 클럭에서는 단계(S8)에서의 교정항과, 단계(S14)에서의 오류위치다항식을 연산한다.

상기와 같은 방법으로 오류위치다항식을 연산하면 승사기의수는 4t개로 줄일 수 있고, 오증값의 입력도 2심볼 클럭마다 이루어지도록 설계하는 것이 가능하다. 본 발명의 목적으로써 승산기의 수를 줄일 수 있는 이유는, 바로 단계(S8)와 단계(S11)의 연산에 필요한 승산기를 공유하기 때문이다. 즉, 첫번째 심볼 클럭에서의 승산기는 단계(S8)에서의 연산에 사용되고, 두번째 심볼 클럭에서의 승산기는 단계(S11)에서의 연산에 사용된다.

제2도에 있어서, 제1멀티플렉서(10)는 입력단자(In)로 인가되는 G값과 제2지연기(100)에서 출력되는 오류 위치다항식의 계수를 입력으로 받아들인다. 즉, 첫번째 심볼 클럭에서는 G값을 받아들여서 승산기(20)로 출력하고, 두번째 심볼 클럭에서는 오류위치다항식의 계수를 입력으로 받아들여서 승산기(20)로 출력한다.

승산기(20)는 CF(2m)에서의 승산기로서, 첫번째 심볼 클럭에서는 부합도(Discrepancy)의 값과 제1멀티플렉서(10)에서 출력되는 G값의 승산을 수행하여 교정항을 연산하고, 두번째 심볼 클럭에서는 부합도의 역수값과 제1멀티플렉서(10)에서 출력되는 오류위치다항식의 계수와의 승산을 수행하여 G값을 연산하여 제2멀티플레서(40) 및 제3멀티플렉서(60)로 출력한다. 제1지연기(30)는 입력단자(In)로 인가되는 G값을 소정 클럭만큼 지연시켜서 제2멀티플렉서(40)로 출력한다. 제2멀티플렉서(40)는 승산기(20)의 출력과 제1지연기(30)의 출력을 입력으로 받아들인다. 제1레지스터(50)는 제2멀티플렉서(40)의 출력을 2심볼 클럭마다 받아들여 저장하기 위한 레지스터이다. 제3멀티플렉서(60)는 승산기(20)의 출력과 제1레지스터(50)의 출력을 입력으로 받아들인다. 디멀티플렉서(70)는 제3멀티플렉서(60)의 출력을 입력으로 받아들인다.

가산기(80)는 GF(2m)에서의 가산기로서, 디멀티플렉서70)의 출력과 제2지연기(100)의 출력을 가산하여 제2레지스터(90)로 인가한다. 제2레지스터(90)는 오류위치다항식의 계수를 저장하고 있는 레지스터이다. 제2지연기(100)는 제2레지스터(90)에서 출력되는 오류위치다항식이 계수를 소정 클럭만큼 지연시켜서 가산기(80)와, 제1멀티플렉서(10)로 인가한다.

상술한 바와 같이 본 발명에 의한 리드-솔로몬 복호기의 오류위치다항식 연산방법 및 장치에서는 오류위치다항식의 계수를 구하는데 필요한 승사기를 승산을 수행하는 타이밍을 분배하여 수행함으로써 4t개로 줄이고, 오류위치다항식의 계수를 연산하는데 필요한 승산기를 제거함으로써 하드웨어를 보다 간략하게 구성시킬 수 있고, 또한 복호기의 속도를 향상시키는 커다란 잇점이 있다.

Claims

갈로이스 필드(Galois Field : GF)(2m)상에서 오류위치다항식(Errata Locator Polynomial)을 연산하기 위한 리드-솔로몬 복호기에 있어서, 상기 GF(2m)상에서 오류위치다항식을 연산하기 위해 초기 조건을 설정하기 위한 제1단계와; 상기 제1단계 수행후 상기 오류위치다항식의 연산횟수(n)를 1만큼 증가시킨 후 연산횟수(n)가 이레이저수(ρ)보다 작은 경우 이레이저 위치다항식을 연산하기 위한 제2단계와; 상기 제2단계에서 연산횟수(n)가 이레이저수(ρ)보다 큰 경우 연산횟수(n)가 2t번인가를 판단한 후, n=2t이면 동작진행을 종료하고, 그렇지 않으면 부합도를 연산하기 위한 제3단계와; 상기 제3단계에서 연산한 부합도와 이전 상태의 G값을 이용하여 교정항을 연산하기 위한 제4단계와; 상기 제4단계에서 연산한 부합도가 제로인가를 판단하기 위한 제5단계와; 상기 제5단계에서 부합도가 제로가 아닌 경우, 오류위치다항식의 연산방법을 제어하는 신호를 생성하기 위한 제6단계와; 상기 제6단계에서 I_n ⁽¹⁾이 I_n ⁽²⁾보다 작은 경우,G값, I_n ⁽¹⁾, I_n ⁽²⁾을 업데이트시키기 위한 제7단계와; 상기 제6단계에서 I_n ⁽¹⁾이 I_n ⁽²⁾보다 큰 경우 제어신호 I_n ⁽¹⁾을 업데이트시키기 위한 제8단계와; 상기 제5단계에서 부합도가 제로인 경우와 제8단계에서 I_n ⁽¹⁾을 업데이트시킨 경우 G값, I_n ⁽²⁾을 업데이트시키기 위한 제9단계와; 상기 제7단계 및 제9단계 수행후 오류위치다항식을 연산하기 위한 제10단계를 포함하는 리드-솔로몬 복호기의 오류위치다항식 연산방법.
제1항에 있어서, 상기 제3단계에서의 부합도는, 오류위치다항식의 계수와 오증을 이용하여 연산하고, 동시에 상기 제7단계에서 이전상태 부합도의 역수값과 오류위치다항식의 계수를 이용하여 G값을 구함을 특징으로 하는 리드-솔로몬 복호기의 오류위치다항식 연산방법.
GF(2m)상에서 오류위치다항식을 연산하기 위한 리드-솔로몬 복호기에 있어서, 제1심볼 클럭에서는 입력단자로 인가되는 G값을 입력으로 하고, 제2심볼 클럭에서는 소정 클럭만큼 지연된 오류위치다항식의 계수를 입력으로 하는 제1멀티플렉싱 수단과; 제1심볼 클럭에서는 부합도의 값과 사이 제1멀티플렉싱 수단에서 출력되는 G값의 승산을 수행하여 교정항을 연산하고, 제2심볼 클럭에서는 부합도의 역수값과 상기 제1멀티플렉싱 수단에서 출력되는 오류위치다항식의 계수와의 승산을 수행하여 G값을 연산하기 위한 승산 수단과; 입력단자로 인가되는 G값을 소정 클럭만큼 지연시키기 위한 제1지연수단과; 상기 승산수단에서 출력되는 교정항과, G값과 상기 제1지연수단의 출력을 입력으로 하는 제2멀티플렉싱 수단과; 상기 제2멀티플렉싱 수단의 출력을 2심볼 클럭마다 받아들여 저장하기 위한 제1저장수단과; 상기 승산수단에서 출력되는 교정항과, G값과 상기 제1레지스터의 출력을 입력으로 하는 제3멀티플렉싱 수단과; 상기 제3멀티플렉싱 수단의 출력을 입력으로 하는 디멀티플렉싱 수단과; 상기 디멀티플레교싱 수단의 출려과 소정 클럭만큼 지연된 오류위치다항식의 계수를 가산하기 위한 가산수단과; 상기 가산기에서 출력되는 오류위치다항식의 계수를 저장하기 위한 제2저장수단과; 상기 제2저장수단에서 출력되는 오류위치다항식이 계수를 소정 클럭만큼 지연시켜서 상기 가산수단과 상기 제1멀티플렉싱 수단으로 인가하기 위한 제2지연수단을 포함하는 리드-솔로몬 복호기의 오류위치다항식 연산장치.