JPS63204457A - 分散処理システム制御方式 - Google Patents
分散処理システム制御方式Info
- Publication number
- JPS63204457A JPS63204457A JP3700487A JP3700487A JPS63204457A JP S63204457 A JPS63204457 A JP S63204457A JP 3700487 A JP3700487 A JP 3700487A JP 3700487 A JP3700487 A JP 3700487A JP S63204457 A JPS63204457 A JP S63204457A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- frame
- general
- master
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は複数のプロセサをバスにより接続して構成した
分散処理システムに関し、特にプロセサの異常状態発生
時におけるシステム制御方式に関する。
分散処理システムに関し、特にプロセサの異常状態発生
時におけるシステム制御方式に関する。
（従来の技術）
従来、各プロセサが機能処理を分担している分散処理シ
ステムでは、プロセサ間でバスｔ−介して情報を送受信
しているが、斯かるシステムでバスを使用してプロセサ
間通信を行う場合、一対のプロセサだけが動作できるよ
うに構成されていた。
ステムでは、プロセサ間でバスｔ−介して情報を送受信
しているが、斯かるシステムでバスを使用してプロセサ
間通信を行う場合、一対のプロセサだけが動作できるよ
うに構成されていた。
上記の構成ではプロセサの輻饋などの異常状態が発生し
たとき、異常の発生したスレーブプロセサからマスタプ
ロセサへ上記状態が通知され、マスタプロセサから一般
の他スレーブプロセサへ、異常の発生したスレーブプロ
セサに対する通信の禁止が通知されていた。従って、シ
ステム制御における必須処理の実行が待たされ、システ
ム制御が満足に行われないことがあった。
たとき、異常の発生したスレーブプロセサからマスタプ
ロセサへ上記状態が通知され、マスタプロセサから一般
の他スレーブプロセサへ、異常の発生したスレーブプロ
セサに対する通信の禁止が通知されていた。従って、シ
ステム制御における必須処理の実行が待たされ、システ
ム制御が満足に行われないことがあった。
特に１通信フレームの送信待ちが多量に発生した場合に
は、上記待ち時間が長くなって必須処理の実行が大幅に
遅れることがあった。
は、上記待ち時間が長くなって必須処理の実行が大幅に
遅れることがあった。
（発明が解決しようとする問題点）
上述した従来の分散処理システム制御方式では、プロセ
サの輻椿などにより必須処理が大幅に遅れることがち５
％システム制御が満足に行われないことがあると云う欠
点があった。
サの輻椿などにより必須処理が大幅に遅れることがち５
％システム制御が満足に行われないことがあると云う欠
点があった。
本発明の目的は、マスタプロセサとひとつ以上のスレー
ブプロセサとを備え、情報送受信用のフレームとプロセ
サ動作モード規定および異常状態通知用のフレームとを
使ってプロセサ間通信を行うことによって上記欠点を除
去し、必須処理の遅れることがないように構成した分散
処理システム制御方式を提供することＫある。
ブプロセサとを備え、情報送受信用のフレームとプロセ
サ動作モード規定および異常状態通知用のフレームとを
使ってプロセサ間通信を行うことによって上記欠点を除
去し、必須処理の遅れることがないように構成した分散
処理システム制御方式を提供することＫある。
（問題点を解決する丸めの手段）
本発明による分散処理システム制御方式は、マスクプロ
セサと、複数のスレーブプロセサと。
セサと、複数のスレーブプロセサと。
プロセサ間通信バス手段とを具備して構成したものであ
る。
る。
マスタプロセサは、システム全体を制御／管理するｔめ
のものである。
のものである。
複数のスレーブプロセサは、マスタグａセｆの制御のも
とで動作し処理を実行するためのものである。
とで動作し処理を実行するためのものである。
プロセサ間通信バスは、運用状態におけるプロセサ間の
情報送受信用の一般フレームト、一般７’ロセサの異常
状態の通知およびシステム内部で複数のスレーブプロセ
サのそれぞれの動作モードを規定するシステム制御のた
めの制御フレームとを通すためのものである。
情報送受信用の一般フレームト、一般７’ロセサの異常
状態の通知およびシステム内部で複数のスレーブプロセ
サのそれぞれの動作モードを規定するシステム制御のた
めの制御フレームとを通すためのものである。
（実施例）
次に１本発明について図面を参照して説明する。
第１図は１本発明による分散処理システム制御方式を実
現する一実施例を示すブロック図である。第１図におい
て、ｌはプロセサ間通信用バス％ ２はマスタプロセサ
、３１．３２はそれぞれスレーブプロセサである。プロ
セサ間通信用バスＩＪ’！、分散処理におけるプロセサ
間通信を行りためのバスである。マスタプロセサ２は。
現する一実施例を示すブロック図である。第１図におい
て、ｌはプロセサ間通信用バス％ ２はマスタプロセサ
、３１．３２はそれぞれスレーブプロセサである。プロ
セサ間通信用バスＩＪ’！、分散処理におけるプロセサ
間通信を行りためのバスである。マスタプロセサ２は。
スレーブプロセサ３１．３２の制御および管理を行う。
スレーププａセサ３１．３２ｆｔ’！、マスタプロセサ
ｌからの指令にもとづいて命令を実行する。信号Ｉ＠４
１〜４３はそれぞれ運用時に使用されるプロセサ間通信
のための一般フレーム送受信インターフェースを司夕、
信−１７ｊｆｍ ５１〜５３はそれぞれシステム制御を
行うための制御フレームインターフェース全司るもので
ある。
ｌからの指令にもとづいて命令を実行する。信号Ｉ＠４
１〜４３はそれぞれ運用時に使用されるプロセサ間通信
のための一般フレーム送受信インターフェースを司夕、
信−１７ｊｆｍ ５１〜５３はそれぞれシステム制御を
行うための制御フレームインターフェース全司るもので
ある。
第２■は、プロセサ間通信用パス１上の一般フレームお
よび制御フレームのフォーマットを示す説明図である。
よび制御フレームのフォーマットを示す説明図である。
第２図において、Ｆは同期パターン、ＡＩはプロセサア
ドレス＜宛先＞、Ａ２は発信元プロセサアドレス、Ｃは
フレームタイプ（一般フレーム／制御フレーム）％ＩＮ
Ｆは付加情報、Ｆｅ２はフレームチェックシーケンスで
ある。
ドレス＜宛先＞、Ａ２は発信元プロセサアドレス、Ｃは
フレームタイプ（一般フレーム／制御フレーム）％ＩＮ
Ｆは付加情報、Ｆｅ２はフレームチェックシーケンスで
ある。
第２図における同期バクーン（Ｆ）はフレームの開始と
終了とを定義するもので、８ビツトの特定パターン（例
えば、１０１０１０１０）より取る。プロセサアドレス
（ＡＩ ）は個別宛先時の宛先プロセサのプロセサアド
レスを意味するやζ同報送信時にＦｉ特定パターン（例
えば全ビットが′ｌ”）が指定される。発信元プロセサ
アドレス（Ａ２）は発信元のプロセサを示し、フレーム
タイプ（Ｃ）は一般フレーム／制御フレームの識別を示
している。ＩＮＦは付加情報、すなわち宛先プロセサへ
通知すべき情報を示し、Ｆｅ２はフレームチェックジ−
タンス。
終了とを定義するもので、８ビツトの特定パターン（例
えば、１０１０１０１０）より取る。プロセサアドレス
（ＡＩ ）は個別宛先時の宛先プロセサのプロセサアド
レスを意味するやζ同報送信時にＦｉ特定パターン（例
えば全ビットが′ｌ”）が指定される。発信元プロセサ
アドレス（Ａ２）は発信元のプロセサを示し、フレーム
タイプ（Ｃ）は一般フレーム／制御フレームの識別を示
している。ＩＮＦは付加情報、すなわち宛先プロセサへ
通知すべき情報を示し、Ｆｅ２はフレームチェックジ−
タンス。
すなわちパス上の送信誤りをチェックするための情報で
ある。
ある。
なお、一般フレームと制御フレームとはともに個別宛先
と全プロセサ通知（同報送信）とがともに可能であり、
同一グロセサ内で一般フレームと制御フレームとの送信
が同時に発生した場合、制御フレームが優先されてプｑ
セサ開通信用バスｌ上へ送出される。
と全プロセサ通知（同報送信）とがともに可能であり、
同一グロセサ内で一般フレームと制御フレームとの送信
が同時に発生した場合、制御フレームが優先されてプｑ
セサ開通信用バスｌ上へ送出される。
第３図は、第１図および第２図における実施例の動作を
示す説明図である。
示す説明図である。
通常の運用状態において、各スレーブプロセサ３１．３
２は一般フレーム送受信インターフェース信号線４１．
４２ならびにプロセサ間通信用バスエを介して、マスタ
プロセサ２との間で一般フレーム６を送受信する。スレ
ーブプロセサ３１がプロセサ軽鎖などのプロセサのみに
関する特殊な障害要因により、一般フレーム６によるプ
ロセサ間通信ができなくなったとき。
２は一般フレーム送受信インターフェース信号線４１．
４２ならびにプロセサ間通信用バスエを介して、マスタ
プロセサ２との間で一般フレーム６を送受信する。スレ
ーブプロセサ３１がプロセサ軽鎖などのプロセサのみに
関する特殊な障害要因により、一般フレーム６によるプ
ロセサ間通信ができなくなったとき。
または一般フレーム送受信インターフェース信号線４が
輻積し九ときにも、スレーブプロセサ３１ハ制御ＫＩフ
レームインターフエース信号８５１を使用してマスタプ
ロセサ２へ上記障害発生を通知する。このため、一般フ
レーム送受信インターフェース信号線４１の使用状況や
障害状況を問わず、マスタプロセサ２へ通知することが
可能である。
輻積し九ときにも、スレーブプロセサ３１ハ制御ＫＩフ
レームインターフエース信号８５１を使用してマスタプ
ロセサ２へ上記障害発生を通知する。このため、一般フ
レーム送受信インターフェース信号線４１の使用状況や
障害状況を問わず、マスタプロセサ２へ通知することが
可能である。
よって、マスクプロセサ２は信号線５１ 、５２を介し
て制御フレームを受信した後、使用状況や障害状況を分
析して上記対策（例えば、スレーブプロセサ３１への通
信禁止）ｔ−決定し、制御フレーム回報信号８を使用し
てシステム内の全プロセサへ上記状態を通知する。
て制御フレームを受信した後、使用状況や障害状況を分
析して上記対策（例えば、スレーブプロセサ３１への通
信禁止）ｔ−決定し、制御フレーム回報信号８を使用し
てシステム内の全プロセサへ上記状態を通知する。
（発明の効果）
以上説明したように本発明は、マスタプロセサとひとつ
以上のスレーブプロセサとを備え。
以上のスレーブプロセサとを備え。
情報送受信用のフレームとプロセサ動作モード規定およ
び異常状態通・如月のフレームとを使ってプロセサ間通
信を行うことによって、マスタプロセサによってシλテ
ム内全スレーブプロセサの異常状態を即時検出して通知
することができる次め、障害に対してシステム対応が可
能であり、障害を起したスレーブプロセサから他のスレ
ーブプロセサへの影響を少なくできると云う効果がある
。
び異常状態通・如月のフレームとを使ってプロセサ間通
信を行うことによって、マスタプロセサによってシλテ
ム内全スレーブプロセサの異常状態を即時検出して通知
することができる次め、障害に対してシステム対応が可
能であり、障害を起したスレーブプロセサから他のスレ
ーブプロセサへの影響を少なくできると云う効果がある
。
第１図は１本発明による分散処理システム制御方式を実
現する一実施例を示すブロック図である。 第２図は、プロセサ間通信用バス上の一般フレームおよ
び制御フレームのフォーマットを示す説明図である。 第３図は、第１図および第２図における実施例の動作を
示す説明図である。 ｌ・・・プロセサ間通信用バス ２・・・マスタプロセサ ３１．３２・・・スレーブプロセサ ４１〜４３．５１〜５３・・・信号線 ６〜８・・・フレーム 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽２１悶 ２２図 ２３図
現する一実施例を示すブロック図である。 第２図は、プロセサ間通信用バス上の一般フレームおよ
び制御フレームのフォーマットを示す説明図である。 第３図は、第１図および第２図における実施例の動作を
示す説明図である。 ｌ・・・プロセサ間通信用バス ２・・・マスタプロセサ ３１．３２・・・スレーブプロセサ ４１〜４３．５１〜５３・・・信号線 ６〜８・・・フレーム 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽２１悶 ２２図 ２３図
Claims (1)
- システム全体を制御／管理するためのマスタプロセサと
、前記マスタプロセサの制御のもとで動作し処理を実行
するための複数のスレーブプロセサと、運用状態におけ
るプロセサ間の情報送受信用の一般フレームと一般プロ
セサの異常状態の通知および前記システムの内部で前記
複数のスレーブプロセサのそれぞれの動作モードを規定
するシステム制御のための制御フレームとを通すための
プロセサ間通信バス手段とを具備して構成したことを特
徴とする分散処理システム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3700487A JPS63204457A (ja) | 1987-02-20 | 1987-02-20 | 分散処理システム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3700487A JPS63204457A (ja) | 1987-02-20 | 1987-02-20 | 分散処理システム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204457A true JPS63204457A (ja) | 1988-08-24 |
Family
ID=12485556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3700487A Pending JPS63204457A (ja) | 1987-02-20 | 1987-02-20 | 分散処理システム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204457A (ja) |
-
1987
- 1987-02-20 JP JP3700487A patent/JPS63204457A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060085669A1 (en) | System and method for supporting automatic protection switching between multiple node pairs using common agent architecture | |
| WO2004004180A1 (en) | Software fault tolerance between nodes | |
| JPS63204457A (ja) | 分散処理システム制御方式 | |
| KR100713392B1 (ko) | 타스크간 이벤트 전달 장치 및 방법 | |
| KR100250888B1 (ko) | 분산 제어 시스템의 네트워크 점검 장치 | |
| JPH04156655A (ja) | マルチプロセッサシステム | |
| JPS6031334A (ja) | 通信システムの障害監視方式 | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JPH06103251A (ja) | 情報処理装置の監視制御方式 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS58211268A (ja) | 多重プロセツサシステム | |
| JPS62190536A (ja) | 冗長構成制御方式 | |
| JPS62264796A (ja) | 情報監視システム | |
| JPS6291040A (ja) | マルチプロセツサ間障害通知方式 | |
| JPH01271868A (ja) | 分散処理システム | |
| JPH01113853A (ja) | 障害通知方式 | |
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPS59114662A (ja) | メツセ−ジ送信装置 | |
| JPH02260061A (ja) | プロセッサ間通信応答回路 | |
| JPH03288958A (ja) | マルチプロセッサの障害処理装置 | |
| JPS5833748A (ja) | 割込み制御方式 | |
| JPH0287260A (ja) | セフティインターロック機能をもつマルチｃｐｕシステム | |
| JPH04186465A (ja) | オンライン障害通知方式 | |
| JPH06338896A (ja) | ループ伝送システムの障害処理方法 | |
| JPH03263255A (ja) | プロセッサ間通信方法 |