JPS63188970A - バイポ−ラ型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、メサ形を有するバイポーラ型トランジスタの
改良に関する。

従来の技術 従来、第４図及び第５図を伴なって次に述べるバイポー
ラ型１〜ランジスタが提案されている。

すなわち、絶縁性または半絶縁性を有する半導体基板１
上に、基部２ａとメサ部２ｂとを有するコレクタ半導体
層２が形成されている。

また、そ′のコレクタ半導体層２のメナ部２ｂ上に、そ
のメサ部２ｂの、Ｆ面と同じパターンで、ベース半導体
層３が形成されている。

さらに、そのベース半導体層３上に、局部的に、エミッ
タ半導体層４が形成されている。

また、コレクタ半導体層２の基部２ａ上に、］コレクタ
電極層が、オーミックに付されている。

さらに、ベース半導体層３上に、ベース半導体層６が、
オーミックに付されている。

また、エミッタ半導体層４上に、エミッタ電極層７が、
オーミックに付されている。

以上が、従来提案されているバイポーラ型トランジスタ
の構成である。

発明が解決しようとする問題、− このような構成を有するバイポーラ型トランジスタによ
れば、エミッタ電Ｉｆｉ層７が、その全域に亘って、エ
ミッタ半導体層４上に延長している構成を有するので、
エミッタ電極層７をその全外周面に亘って予定の余裕度
を以って形成する必要がある。このため、エミッタ電極
層７及びエミッタ半導体層４を最小面積に形成するとき
の、エミッタ半導体層４の面積が、比較的大になるのを
予信なくされていた。

また、ベース電極層゛６も、その全域に亘って、ベース
半導体層３上に延長している構成を右するので、ベース
電極層６を、その全外周面の各部について、予定の余裕
度を以って形成する必要がある。このため、ベース電極
層６及びベース半導体層３を最小面積に形成するときの
、そのベース半導体層３の面積が、比較的大になるのを
予信なくされていた。

従って、第４図及び第５図に示寸従来のバイポーラ型ト
ランジスタの場合、ベース半導体層３とコレクタ半導体
層２のメサ部２ｂとの間のベース・コレクタ間接合面積
が、比較的大になるのを予信なくされ、よって、ベース
抵抗が比較的高い値になるのを予信なくされ、従って、
動作速度が比較的遅い、という欠点を有していた。

問題点を解決するための・メ よって、本発明は、上述した欠点のない、新規なバイポ
ーラ型トランジスタを提案せんとするものである。

本発明によるバイポーラ型トランジスタは、第４図及び
第５図で上記した従来のバイポーラ型トランジスタの場
合と同様に、基部とメサ部とを有する］レクタ半導体層
と、そのコレクタ半導体層のメサ部上に形成されたベー
ス半導体層と、そのベース半導体層上に局部的に形成さ
れたエミッタ半導体層と、コレクタ半導体層の基部上に
オーミックに付されたコレクタ電極層と、ベース半導体
層上にオーミックに付されたベース電極層と、エミッタ
半導体層上に形成されたエミッタ電極層とを有する。

しかしながら、本発明によるバイポーラ型トランジスタ
は、このような構成を有するバイポーラ型トランジスタ
において、コレクタ半導体層の基部上に、コレクタ半導
体層のメサ部の側面及びベース半導体層の側面に接して
延長している第１の絶縁層部と、その第１の絶縁層部上
からそれと一体にエミッタ半導体層の側面に接して延長
している第２の絶縁層部とを有する絶縁層が形成され、
そして、ベース電極層が、ベース半導体層上から、直接
的に、絶縁層の第１の絶縁層部上まで延長し、また、エ
ミッタ電極層が、エミッタ半導体層上から、絶縁層の第
２の絶縁層部上を通って、第１の絶縁層部上まで延長し
ている、という構成を右する。

作用・効果 このような構成を有する本発明、によるバイポーラ型ト
ランジスタによれば、エミッタ電ｈｍが、その全域に亘
って、エミッタ半導体層上に延長してい°ないので、エ
ミッタ電極層を、その外周面中のエミッタ半導体層上の
一部領域の各部についてのみ、予定の余裕度を以って形
成すればよい。このため、エミッタ電極層及びエミッタ
半導体層を最小面積に形成するときの、エミッタ半導体
層の面積を、第４図及び第５図で上述した従来のバイポ
ーラ型トランジスタの場合に比し、十分小にすることが
できる。

また、ベース電極層も、その全域に亘って、ベース半導
体層上に延長していないので、ベース電極層を、その外
周面中の一部領域の各部についてのみ、予定の余裕度を
以って形成すればよい。このため、ベース電極層及びベ
ース半導体層を最小面積に形成するきのベース半導体層
の面積を、第４図及び第５図で上述した従来のバイポー
ラ型トランジスタの場合に比し、十分小にすることがで
きる。

従って、本発明によるバイポーラ型トランジスタの場合
、ベース半導体層とコレクタ半導体層のメサ部との間の
ベース・コレクタ間接合面積を、第４図及び第５図で上
述した従来のバイポーラ型トランジスタの場合に比し、
十分小にすることができ、よって、ベース抵抗を、第４
及び第５図で上述した従来のバイポーラ型トランジスタ
の場合に比し、十分低い値にさせることができ、従って
、第４図及び第５図で上述した従来のバイポーラ型トラ
ンジスタの場合に比し、十分速い動作速度で動作するバ
イポーラ型トランジスタを提供することができる。

実施例 次に、第１図及び第２図を伴なって、本発明によるバイ
ポーラ型トランジスタの実施例を述べよう。

第１図及び第２図において、第４図及び第５図との対応
部分には同一符号を付し、詳細３（明を省略する。

第１図及び第２図に示す本発明によるバイポーラ型トラ
ンジスタは、次の事項を除いて、第４図及び第５図で」
二連した従来のバイポーラ型トランジスタと同様の構成
を右する。

すなわち、コレクタ半導体層２の基部２ａ上に、コレク
タ半導体層２のメサ部２ｂ及びベース半導体層の側面に
接して延長している第１の絶縁層部８ａと、その第１の
絶縁層部８ａ上からそれと一体にエミッタ半導体層４の
側面に接して延長している第２の絶縁層部８ａとを有す
る絶縁層８が形成されている。

この場合、絶縁層８の第１の絶縁層部８８は、その上面
がベース半導体層３の上面とほぼ同じ高さになる厚さに
選ばれ、また、絶縁層８の第２の絶縁層部８ｂが、その
上面がエミッタ半導体層４の上面とほぼ同じ高さになる
厚さに選ばれているのを可とする。また、絶縁層８の第
１の絶縁層部８ａは、コレクタ半導体層２のメサ部２ｂ
の側面にその全域に口って接し且つベース半導体層３の
側面にその全域に頁って接しているが、第２の絶縁層部
８ｂは、エミッタ半導体層４の側面にそのベース電極層
６側の領域において接していないが、他の領域において
接している。

また、ベース電極層６が、ベース半導体層３上から、直
接的に、絶縁層８の第１の絶縁層部８ａ上まで、エミッ
タ電極層７側とは反対側に延長している。

さらに、エミッタ電極層７が、エミッタ半導体層４上か
ら、絶縁層８の第２の絶縁層部８ａ上を通って、第１の
絶縁層部８ａ上に延長している。

以上が、本発明によるバイポーラ型トランジスタの実施
例の構成である。

このような構成を右する絶縁層８は、実際上、第３図を
伴なって次に述べる工程をとって製造することができる
。

すなわち、半導体基板１を予め用意する（第３図へ）。

そして、その半導体基板１上に、爾後コレクタ半導体層
２になる半導体層２′と、爾後ベース半導体層３になる
半導体層３′と、爾後エミッタ半導体層４になる半導体
層４′とを、それらの順に積層して形成する（第３図Ｂ
）。

次に、半導体層４′上に、コレクタ半）、９体層２のメ
サ部２ｂの上面と同じパターンを有するマスクｍ１１を
形成する（第３図Ｃ）。

次に、マスク層１１をマスクとした半導体層２’　、３
’及び４′に対するエツチング処理によって、半導体層
２’　、３′及び４′から、Ｍ部２ａ及びメサ部２ｂを
有するコレクタ半導体層２と、ベース半導体層３と、爾
後エミッタ半導体層４になる半導体層４″とを形成する
（第３図Ｄ）。

次に、例えばスパッタリング法によって、コレクタ半導
体層２０基部２ａの表面上、マスク層１１の表面上、コ
レクタ半導体層２のメサ部２ｂの側面上、ベース半導体
層３の側面上、及びマスク層１１の側面上に連続延長し
ている、爾後絶縁層８の第１の絶縁層部８ａになる絶縁
層１２を形成する（第３図Ｅ）。

次に、絶縁ｗＩ４１２が、コレクタ半導体層２のメサ部
２ｂの側面上、ベース半導体層３の側面上及びマスク層
１１の側面上に付着している付着力が、コレクタ半導体
層２の基部２ａの表面上及びマスク層１１の表面上に付
着している付着力に比し弱いことを利用した、絶縁層１
２に対するエツチング処理によって、絶縁層１２から、
コレクタ半導体層２の基部２ａの上に、コレクタ半導体
層２のメサ部２ｂ及びベース半導体層３の側面に接して
いない爾後絶縁層８の第１の絶縁層部８ａになる絶縁層
１２′を形成し、次で、マスク層１１を半々体層４″上
からエツチング処理によって除去する（第３図Ｆ）。

次に、半導体層４″対する、マスク（図示せず）を用い
たエツチング処理によって、半導体層４″から、エミッ
タ半導体層４を形成する（第３図Ｇ）。

次に、例えばスパッタリング、法によって、絶縁層部８
ａ上、エミッタ半導体層４上及びベース半導体層３に、
コレクタ半導体層２のメサ部２ｂ及びベース半導体層３
と絶縁層部８ａとの間を埋めて連続的に延長している、
爾後絶縁層８の第２の絶縁層部８ｂ及び第１の絶縁層部
８ａの一部になる絶縁層１３を形成する（第３図ト１　
）　、。

次に、絶縁層１３に対する異方性エツチング処理によっ
て、絶縁層１３の表面上、ベース半導体層３の表面上及
びエミッタ半導体層４の表面上の部を除去し、よって、
絶縁層１３から、コレクタ半導体層２のメサ部す及びベ
ース半導体層３の側面と第１の絶縁層部８ａとの間に延
長している部と、エミッタ半導体層４′の表面上に延長
している部とからなる絶縁層１３′を形成する（第３図
Ｉ）。

次に、絶縁層１２′及び１３′上に局部的に連続的に延
長しているマスク層１４を形成し、（第３図Ｊ）、次に
、そのマスク層１４をマスクとする絶縁層１２′及び１
３′に対するエツチング処理によって、それら絶縁ｆｆ
１２’及び１３′から絶縁層８を形成する。この場合、
絶縁層８の絶縁層部８ａは、絶縁層１２′の一部と絶縁
層１３′の一部とから形成されている。

次に、第２図に示すように、コレクタ半導体層２の基部
２ａ上に延長しているコレクタ電極層５と、ベース電極
層３及び絶縁層８の第１の絶縁層部８ａ上に延長してい
るベース電極層６と、エミッタ半導体層４、絶縁層８の
第２の絶縁層部８ｂ及び第１の絶縁層部８ａ上に延長し
ているエミッタ電極層７を、同時的に形成する。

以上で、本発明によるバイポーラ型トランジスタの実施
例の構成及びその製法の実施例が明らかとなった。

このような構成を有する本発明によるバイポーラ型トラ
ンジスタによれば、エミッタ電極層７が、その全域に亘
って、エミッタ半導体層４上に延長していないので、エ
ミッタ電極層７を、ぞの外周面中のエミッタ半導体層４
上の一部領域の各部についてのみ、予定の余裕度を以っ
て形成ずればよい。このため、エミッタ電極層７及びエ
ミッタ半導体層４を最小面積に形成するときの、エミッ
タ半導体層４の面積を、第４図及び第５図で上述した従
来のバイポーラ型トランジスタの場合に比し、十分小に
することができる。

また、ベース電極層６も、その全域に亘って、ベース半
導体層３上に延長していないので、ベース電極層６を、
その外周面中の一部領域の各部についてのみ、予定の余
裕度を以って形成すればよい。このため、ベース電極層
６及びベース半導体層３を最小面積に形成するきのベー
ス半導体層３の面積を、第４図及び第５図で上述した従
来のバイポーラ型トランジスタの場合に比し、十分小に
することができる。

従って、第１図及び第２図に示す本発明によるバイポー
ラ型トランジスタの場合、ベース半導体層３とコレクタ
半導体層２のメサ部２ｂとの間のベース・コレクタ間接
合面積を、第４図及び第５図で上述した従来のバイポー
ラ型トランジスタの場合に比し、十分小にすることがで
き、よって、ベース抵抗を、第４及び第５図で上述した
従来のバイポーラ型トランジスタの場合に比し、十分低
い値にさせることができ、従って、第４図及び第５図で
上述した従来のバイポーラ型トランジスタの場合に比し
、十分速い動作速度で動作するバイポーラ型トランジス
タを提供することができる。

なお、上述においては、本発明の１つの実施例を示した
に留まり、本発明の精神を脱することなしに種々の変型
変更をなしくｑるであろう。

【図面の簡単な説明】

第１図及び第２図は、本発明によるバイポーラ型トうυ
ジスクの実施例を示す路線的平面図及びそのＩＩ−ＩＩ
線」ニの断面図である。 第３図は、第１図及び第２図に示す本発明によるバイポ
ーラ型トランジスタの製法の実施例を示す一１順次の工
程における路線的断面図である。 第４図及び第５図は、従来のバイポーラ型トランジスタ
を示す路線的平面図及びそのＶ−■線上の断面図である
。 ２・・・・・・・・・コレクタ半導体層２ａ・・・・・
・基部 ２ｂ・・・・・・メサ部 ３・・・・・・・・・ベース半導体層 ４・・・・・・・・・エミッタ半導体層５・・・・・・
・・・コレクタ電極層 ６・・・・・・・・・ベース電極層 ７・・・・・・・・・エミッタ電極層 ８・・・・・・・・・絶縁層 ８ａ・・・・・・第１の絶縁層部 ８ｂ・・・・・・第２の絶縁層部 第３図　Ｅ 第３図Ｆ 手続　ネ市　、τＥ　拶４ 昭和６３年４月３０１コ 特、１１庁長官　　小　　川　　邦　　夫　　殿１、事
件の表丞　特願昭６２−０２１５０１号２、発明の名称
　バイポーラ型トランジスタ３、補正をする者 事件との関係　特許出願人 １１　所　東京都千代田区内幸町１丁目１番６号名　称
　（４２２）日本電信電話株式会社代表者　真　　龜　
　　恒 ４、代理人 住、所　〒１０２東京都千代［ロ区麹町５丁目７番地　
秀和紀尾井町ＴＢＲ８２０号 ５、補正命令の日付　自発補正 ６、補正により増加する発明の数　　なし７、補正の対
象　　明細書の発明の詳細な説明の欄　　　　　　　　
　　　　１２ 、−、ノー′ （１）明細ｍ中、第３頁８〜１１行［さらに、ベース半
導体層３上に、・・・・・・・・・オーミックに付され
ている。」とあるのを、下記のとおり訂正する。 ［さらに、ベース半導体層３上に、そのベース半導体層
３上においてのみ局部的に延長しているベース電極層６
が、オーミックに付されている。 また、エミッタ半導体層４上に、そのエミッタ半導体層
４上においてのみ局部的に延長しているエミッタ電極層
７が、オーミックに付されている。」 （２）仝、第４頁１６行［・・・・・・・・・よって、
ベース抵抗が・・・・・・・・・」とあるのを、下記の
とおり訂正する。 ［・・・・・・・・・よって、コレクタ容量が比較的大
になり、また、ベース・コレクタ間接合面積を狭くぜん
とすれば、これに応じて、ベース電極層６の面積が狭く
なって、ベース抵抗が・・・・・・・・・」 （３）仝、第７頁１５行「・・・・・・・・・よって、
ベース抵抗を、・・・・・・・・・」とあるのを、下記
のとおり訂正する。 「・・・・・・・・・よって、コレクタ容量を従来のバ
イポーラ型トランジスタの場合に比し格段的に小さな値
にさせることができ、また、また、ベース・コレクタ間
接合面積を狭くした状態で、ベース電極層の面積を広く
することができるので、ベース抵抗を、・・・・・・・
・・」（４）仝、第１５頁９行「・・・・・・・・・よ
って、ベース抵抗を、・・・・・・・・・」とあるのを
、下記のとおり訂正する。 ［・・・・・・・・・よって、コレクタ容量を従来のバ
イポーラ型トランジスタの場合に比し格段的に小さな値
にさせることができ、また、また、ベース・コレクタ間
接合面積を狭くした状態で、ベース電極層６の面積を広
くすることができるので、ベース抵抗を、・・・・・・
・・・」以　　上

Claims (1)

1. 【特許請求の範囲】 基部とメサ部とを有するコレクタ半導体層と、上記コレ
   クタ半導体層のメサ部上に形成されたベース半導体層と
   、 上記ベース半導体層上に局部的に形成されたエミッタ半
   導体層と、 上記コレクタ半導体層の基部上にオーミックに付された
   コレクタ電極層と、 上記ベース半導体層上にオーミックに付されたベース電
   極層と、 上記エミッタ半導体層上に形成されたエミッタ電極層と
   を有するバイポーラ型トランジスタにおいて、 上記コレクタ半導体層の基部上に、上記コレクタ半導体
   層のメサ部の側面及び上記ベース半導体層の側面に接し
   て延長している第１の絶縁層部と、該第１の絶縁層部上
   からそれと一体に上記エミッタ半導体層の側面に接して
   延長している第２の絶縁層部とを有する絶縁層が形成さ
   れ、 上記ベース電極層が、上記ベース半導体層上から、直接
   的に、上記絶縁層の第１の絶縁層部上まで延長し、 上記エミッタ電極層が、上記エミッタ半導体層上から、
   上記絶縁層の第２の絶縁層部上を通って、上記第１の絶
   縁層部上まで延長していることを特徴とするバイポーラ
   型トランジスタ。