JPS60226177A - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS60226177A JPS60226177A JP8490384A JP8490384A JPS60226177A JP S60226177 A JPS60226177 A JP S60226177A JP 8490384 A JP8490384 A JP 8490384A JP 8490384 A JP8490384 A JP 8490384A JP S60226177 A JPS60226177 A JP S60226177A
- Authority
- JP
- Japan
- Prior art keywords
- film
- steps
- layer
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 239000002585 base Substances 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 abstract description 2
- 239000003513 alkali Substances 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 239000003960 organic solvent Substances 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 15
- RQCJDSANJOCRMV-UHFFFAOYSA-N [Mn].[Ag] Chemical compound [Mn].[Ag] RQCJDSANJOCRMV-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はへテロ接合バイポーラトランジスタの製造方法
に関する。
に関する。
（ｂ） 技術の背景と従来技術の問題点コンピュータな
どのスイッチング動作を更に高速化するために、ＧａＡ
ｓ ＭＥＳ Ｆ Ｅ Ｔ （ガリウム砒素電界効果トラ
ンジスタ）やＨＥＭＴ （高電子移動度トランジスタ）
等が開発されている。
どのスイッチング動作を更に高速化するために、ＧａＡ
ｓ ＭＥＳ Ｆ Ｅ Ｔ （ガリウム砒素電界効果トラ
ンジスタ）やＨＥＭＴ （高電子移動度トランジスタ）
等が開発されている。
一方５ＧａＡｓ−ＡＩＧａＡｓ等のへテロ接合を利用し
たワイドキャップエミッタを有するヘテロ接合バイポー
ラトランジスタが、電流駆動能力の点で上記トランジス
タより優れており、その研究が盛んになってきた。これ
は、ヘテロ接合を形成するとベース領域を高濃度にして
、且つエミッタ注入効率が良くなるからで、期待される
電気特性が確認されつつある。
たワイドキャップエミッタを有するヘテロ接合バイポー
ラトランジスタが、電流駆動能力の点で上記トランジス
タより優れており、その研究が盛んになってきた。これ
は、ヘテロ接合を形成するとベース領域を高濃度にして
、且つエミッタ注入効率が良くなるからで、期待される
電気特性が確認されつつある。
しかしなから、ＧａＡｓ ＭＥＳ Ｆ Ｅ ＴやＨＥＭ
Ｔなどの特性を、更に越える動作特性を得るためには、
寄生容量や寄生抵抗をできるだけ少なくすることが重要
である。
Ｔなどの特性を、更に越える動作特性を得るためには、
寄生容量や寄生抵抗をできるだけ少なくすることが重要
である。
第１図はＧａＡｓ−ＡｌＧａＡｓヘテロ接合トランジス
タの断面図を示しており、１は半絶縁性ＧａＡｓ基板。
タの断面図を示しており、１は半絶縁性ＧａＡｓ基板。
２はコレクタコンタクト層、３はｎ型ＧａＡｓコレクタ
層、４はｐ＋型ＧａＡｓ ベース層（Ｉｌｌｌｉ厚５０
０人）。
層、４はｐ＋型ＧａＡｓ ベース層（Ｉｌｌｌｉ厚５０
０人）。
５はｎ型ＡｌＧａＡｓエミッタ層、６はエミッタコンタ
クト層、７は素子分離帯、 ２Ｃはコレクタ電極、 ４
Ｂはベース電極、 ６Ｅはエミッタ電極である。図示の
ように、各電極が階段部に形成されていて、エミッタ電
極６Ｅとベース電極４Ｂとの距離、ベース電極４Ｂとコ
レクタ電極２Ｃとの距離が離れているため、高集積化に
不利であり、寄生抵抗や寄住容量が大きい構造である。
クト層、７は素子分離帯、 ２Ｃはコレクタ電極、 ４
Ｂはベース電極、 ６Ｅはエミッタ電極である。図示の
ように、各電極が階段部に形成されていて、エミッタ電
極６Ｅとベース電極４Ｂとの距離、ベース電極４Ｂとコ
レクタ電極２Ｃとの距離が離れているため、高集積化に
不利であり、寄生抵抗や寄住容量が大きい構造である。
特に、ベース抵抗やコレクタ容量が大きく、動作特性は
その影響を受け易い欠点がある。
その影響を受け易い欠点がある。
（Ｃ） 発明の目的
本発明はこのような欠点を減少させ、゛動作特性を改善
するためのへテロ接合バイポーラトランジスタの製造方
法を提案するものである。
するためのへテロ接合バイポーラトランジスタの製造方
法を提案するものである。
（ｄ） 発明の構成
その目的は、半絶縁性基板上に縦方向にコレクタ領域、
ベース領域、エミッタ領域を積層し、周囲に階段状にコ
レクタ・、ベース、およびエミッタの各電極形成領域を
形成したる後、気相成長法によって全面に絶縁膜を被覆
する工程、次いで異方性エツチングによって前記電極形
成領域上の該絶縁膜を除去し、階段側面部のみに該絶縁
膜を残存させる工程、次いで該絶縁膜上に電極膜を被着
し、更に該電極膜を前記階段側面部の絶縁膜が露出する
まで除去する工程が含まれる製造方法によって達成され
る。
ベース領域、エミッタ領域を積層し、周囲に階段状にコ
レクタ・、ベース、およびエミッタの各電極形成領域を
形成したる後、気相成長法によって全面に絶縁膜を被覆
する工程、次いで異方性エツチングによって前記電極形
成領域上の該絶縁膜を除去し、階段側面部のみに該絶縁
膜を残存させる工程、次いで該絶縁膜上に電極膜を被着
し、更に該電極膜を前記階段側面部の絶縁膜が露出する
まで除去する工程が含まれる製造方法によって達成され
る。
（ｅ） 発明の実施例
以下１図面を参照して実施例によって詳細に説明する。
第２図ないし第６図は本発明にかかる製造工程順断面図
で、まず公知の方法で半絶縁性ＧａＡｓ基板１上にコレ
ツクコンタクト層２．ｎ型ＧａＡｓコレクタ層３． ｐ
＋型ＧａＡｓヘ−ス層４． ｎ型＾］ＧａＡｓエミッタ
層５．エミッタコンタクト層６を分子線エピタキシー法
で成長した後、第２図に示すように各種マスク（図示せ
ず）を用いて順次にエツチングして、階段状の平坦面が
エミッタコンタクトＮ ６ 。
で、まず公知の方法で半絶縁性ＧａＡｓ基板１上にコレ
ツクコンタクト層２．ｎ型ＧａＡｓコレクタ層３． ｐ
＋型ＧａＡｓヘ−ス層４． ｎ型＾］ＧａＡｓエミッタ
層５．エミッタコンタクト層６を分子線エピタキシー法
で成長した後、第２図に示すように各種マスク（図示せ
ず）を用いて順次にエツチングして、階段状の平坦面が
エミッタコンタクトＮ ６ 。
ｐ＋型ＧａＡｓベース層４．コレクタコンタクト層２お
よび半絶縁性ＧａＡｓ基板１となるような階段部、即ち
平坦面が各電極形成領域となるような階段部を周囲に形
成する。この時、階段部側面が出来るだけ垂直になるよ
うに四塩化炭素（ＣＦ４ ）ガスなどを用いたドライエ
ツチングを行なう。
よび半絶縁性ＧａＡｓ基板１となるような階段部、即ち
平坦面が各電極形成領域となるような階段部を周囲に形
成する。この時、階段部側面が出来るだけ垂直になるよ
うに四塩化炭素（ＣＦ４ ）ガスなどを用いたドライエ
ツチングを行なう。
次いで、第３図に示すように減圧化学気相成長（ＣＶＤ
）法によって膜厚０．２μｍ程度の二酸化シリコン（Ｓ
ｉＯ２）膜１０を成長する。この際、出来る限りカバー
レイジ（被覆性）の良い被覆法を利用することが重要で
、階段部側面をも十分に被覆させる。尚、５ｉ０２膜の
代わりに、窒化シリコン膜や窒化アルミニウム膜などの
絶縁膜を成長しても良い。
）法によって膜厚０．２μｍ程度の二酸化シリコン（Ｓ
ｉＯ２）膜１０を成長する。この際、出来る限りカバー
レイジ（被覆性）の良い被覆法を利用することが重要で
、階段部側面をも十分に被覆させる。尚、５ｉ０２膜の
代わりに、窒化シリコン膜や窒化アルミニウム膜などの
絶縁膜を成長しても良い。
次いで、第４図に示すように上面からＣＦ４ガス又はＣ
ａＦ２力；スを用いたドライエツチングを行ない、平坦
面上の５ｉ０２膜１０のみ除去し、階段部側面の５ｉ０
２膜を残存させる。ＣＦ４ガスなどによるドライエッチ
はりアクティブイオンエッチで異方性エツチングされる
ため、上記のように水平面のみエツチングして、垂直面
をエツチングしないようにすることができる。
ａＦ２力；スを用いたドライエツチングを行ない、平坦
面上の５ｉ０２膜１０のみ除去し、階段部側面の５ｉ０
２膜を残存させる。ＣＦ４ガスなどによるドライエッチ
はりアクティブイオンエッチで異方性エツチングされる
ため、上記のように水平面のみエツチングして、垂直面
をエツチングしないようにすることができる。
次いで、第５図に示すように半絶縁性ＧａＡｓ基板１面
を膜厚１〜２μｍのレジスト膜１１でマスクした後、そ
の上面に膜厚０．２〜０．３μｍ程度の銀マンガン（Ａ
ｇ−Ｍｎ ）膜１２を蒸着する。銀マンガン膜はｐ型お
よびｎ型の両ＧａＡｓ＠域にオーミック接触する金属で
あり、このような金属は他にインジウム（Ｉｎ）がある
。
を膜厚１〜２μｍのレジスト膜１１でマスクした後、そ
の上面に膜厚０．２〜０．３μｍ程度の銀マンガン（Ａ
ｇ−Ｍｎ ）膜１２を蒸着する。銀マンガン膜はｐ型お
よびｎ型の両ＧａＡｓ＠域にオーミック接触する金属で
あり、このような金属は他にインジウム（Ｉｎ）がある
。
次いで、第６図に示すように有機溶剤によってレジスト
膜１１を熔解して除去し、レジスト膜１１の上面の銀マ
ンガン膜を同時にリフトオフして除去する。次いで、第
７図に示すようにシアン化アルカリによって銀マンガン
膜を等方的にエツチングして、上記階段部側面の５ｉ０
２膜１０を露出させ、平坦な電極領域上の銀マンガン膜
を分割する。このエツチングはコントロールエッチで、
ＳｉＯ２膜が露出した時点でエツチングを中止する。そ
うすると、お互いに分離されたコレクタ電極１２Ｃ，ベ
ース電極１２Ｂ、エミ’７タ電極１２Ｅが形成される。
膜１１を熔解して除去し、レジスト膜１１の上面の銀マ
ンガン膜を同時にリフトオフして除去する。次いで、第
７図に示すようにシアン化アルカリによって銀マンガン
膜を等方的にエツチングして、上記階段部側面の５ｉ０
２膜１０を露出させ、平坦な電極領域上の銀マンガン膜
を分割する。このエツチングはコントロールエッチで、
ＳｉＯ２膜が露出した時点でエツチングを中止する。そ
うすると、お互いに分離されたコレクタ電極１２Ｃ，ベ
ース電極１２Ｂ、エミ’７タ電極１２Ｅが形成される。
上記のように、セルファライン（自己整合）による電極
形成を行なうと、電極形成領域である階段平坦部の面積
を小さくして、トランジスタを−層高密度に形成するこ
とができる。
形成を行なうと、電極形成領域である階段平坦部の面積
を小さくして、トランジスタを−層高密度に形成するこ
とができる。
（ｆｌ 発明の効果
以上の説明から明らかなように、本発明は縦型へテロ接
合バイポーラトランジスタを高密度化できる電極のセル
ファライン形成方法であるから、素子が高集積化されて
、スイッチング速度など動作特性の改善に極めて効果が
ある。
合バイポーラトランジスタを高密度化できる電極のセル
ファライン形成方法であるから、素子が高集積化されて
、スイッチング速度など動作特性の改善に極めて効果が
ある。
第１図はへテロ接合バイポーラトランジスタの断面図、
第２図〜第７図はその形成工程順断面図である。 図中、１は半絶縁性ＧａＡｓ基板、２はコレクタコンタ
クト層、３はｎ型ＧａＡｓコレクタ層、４はｐ＋型Ｇａ
Ａｓベース層（領域）、５はｎ型ＡｌＧａＡｓエミッタ
層、６はエミッタコンタクト層１７は素子分離帯、 ２
Ｃ，１２（：はコレクタ電極、 ４Ｂ、 １２Ｂはベー
ス電極、 ６Ｅ、 １２Ｅはエミッタ電極、１０は５ｉ
０２膜。 １１はレジスト膜、１２は銀マンガン膜を示している。 第１図 ｇＪ２図 第３図 １１４図 第７図
第２図〜第７図はその形成工程順断面図である。 図中、１は半絶縁性ＧａＡｓ基板、２はコレクタコンタ
クト層、３はｎ型ＧａＡｓコレクタ層、４はｐ＋型Ｇａ
Ａｓベース層（領域）、５はｎ型ＡｌＧａＡｓエミッタ
層、６はエミッタコンタクト層１７は素子分離帯、 ２
Ｃ，１２（：はコレクタ電極、 ４Ｂ、 １２Ｂはベー
ス電極、 ６Ｅ、 １２Ｅはエミッタ電極、１０は５ｉ
０２膜。 １１はレジスト膜、１２は銀マンガン膜を示している。 第１図 ｇＪ２図 第３図 １１４図 第７図
Claims (1)
- 半絶縁性基板上に縦方向にコレクタ領域、へ−ス領域、
エミッタ領域を積層し、周囲に階段状にコレクタ、ベー
ス、およびエミッタの各電極形成領域を形成したる後、
気相成長法によって全面に絶縁膜を被覆する工程、次い
で異方性エツチングによって前記電極形成領域上の該絶
縁膜を除去し、階段側面部のみに該絶縁膜を残存させる
工程、次いで該絶縁膜上に電極膜を被着し、更に該電極
膜を前記階段側面部の絶縁膜が露出するまで除去する工
程が含まれてなることを特徴とするヘテロ接合バイポー
ラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8490384A JPS60226177A (ja) | 1984-04-25 | 1984-04-25 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8490384A JPS60226177A (ja) | 1984-04-25 | 1984-04-25 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60226177A true JPS60226177A (ja) | 1985-11-11 |
Family
ID=13843691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8490384A Pending JPS60226177A (ja) | 1984-04-25 | 1984-04-25 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60226177A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63188970A (ja) * | 1987-01-30 | 1988-08-04 | Nippon Telegr & Teleph Corp <Ntt> | バイポ−ラ型トランジスタ |
-
1984
- 1984-04-25 JP JP8490384A patent/JPS60226177A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63188970A (ja) * | 1987-01-30 | 1988-08-04 | Nippon Telegr & Teleph Corp <Ntt> | バイポ−ラ型トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294411B2 (ja) | 半導体装置の製造方法 | |
| US5739062A (en) | Method of making bipolar transistor | |
| EP0424100B1 (en) | Method of fabricating a heterojunction bipolar transistor | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPS60226177A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| US5252500A (en) | Method of fabricating a semiconductor device | |
| JPH0260222B2 (ja) | ||
| JPH0360178B2 (ja) | ||
| JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0654779B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0571171B2 (ja) | ||
| JP2661235B2 (ja) | 半導体装置の製造方法 | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| JPH04212428A (ja) | 半導体装置の製造方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0380543A (ja) | 半導体装置 | |
| JPH02142143A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02192731A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0812869B2 (ja) | 半導体装置の製造方法 | |
| JPS6279676A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0653246A (ja) | 電界効果トランジスタの製法 | |
| JP2000138226A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH11135516A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPS6348863A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0828372B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |