JPS61244064A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS61244064A
JPS61244064A JP8441885A JP8441885A JPS61244064A JP S61244064 A JPS61244064 A JP S61244064A JP 8441885 A JP8441885 A JP 8441885A JP 8441885 A JP8441885 A JP 8441885A JP S61244064 A JPS61244064 A JP S61244064A
Authority
JP
Japan
Prior art keywords
layer
base
electrode
thickness
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8441885A
Other languages
English (en)
Inventor
Torakichi Kobayashi
小林 虎吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8441885A priority Critical patent/JPS61244064A/ja
Publication of JPS61244064A publication Critical patent/JPS61244064A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ガリウム砒素化合物半導体基板上に、1以
上の導電性活性層を結晶成長させる化合物半導体装置の
製造方法に関する。
〔発明の技術的背景とその問題点3 分子線結晶成長技術および有機金属熱分解結晶成長技術
を駆使してガリウム砒素化合物半導体基板上に幾層にも
導電性の異なる活性層や%A1等を混’t タAA?x
Ga 1−3CA1層等の結晶を重さねて成長すること
が、容易に行い得るようになり、これらの混晶同士の接
合を用いた半導体の開発が活発に行なわれている。しか
し1重ねられたそれぞれの導電性活性層の加工の点で、
各層毎の選択エツチングが正確に行い得ないとか、所望
の層へのオーム性電極の形成が難しい等の問題がある。
第2図は、化合物半導体の従来例の1つであるバイポー
ラトランジスタの断面図で、1はエミツ/一層、2はベ
ース層、3はコレクタ層、4はエミッタ■と=レクタ(
C)のオーム性電極で、5はベースの)のオーム性電極
、6は化合物半導体基板である。しかし、重ねられた導
電性活性層の所望の層の表面をエツチングで出すため、
その上に重ねられている不要の層を除去し、エツチング
によって表われた活性層の上にオーム性電極の金属層を
蒸着等によって被着する等の方法で、半導体をメサ形に
形成していたために、配線の難しさや、オーム性電極形
成層の下の層への金属の突抜は等の問題があった。更に
薄い活性層を残すエツチングが難しいという重大な問題
がある。
〔発明の目的〕
この発明は上記した従来の欠点を改良するもので、半導
体基体の表面を平担化した化合物半導体装置の製造方法
を提供することを目的とする。
〔発明の概要〕
本発明は、前記目的を達成するもので、以下に概要を述
べる。
GaAs化合物半導体に使われる基板は、通常特性が一
様なものが用いられる。したがって、エツチング速度も
一定であるので、選択エツチングのような難しさはない
。そこで、予め構成しようとする半導体基体の厚さおよ
び形状に応じて、基板側をエツチングし、その後、順次
導電性活性層の成長を行うが、このままでは、ペース電
極はエツタ層の下のベース層から、そして、コレクタ電
極は更にベース層の下のコレクタ層から取り出さなけれ
ばならず、しかも、オーム性電極の引出しの難しさは解
消されない。そのため、本発明では、ベース電極引出し
部分の下をベース層の厚さくxl)の2乃至3倍の深さ
基板をエツチングし、コレクタ電極引出し部分の下の基
板を、コレクタ層の厚g(x2)よりや\浅くエツチン
グしておく。次に、表面を前記所望の形状および深さに
エツチングされている基板面上に、導電性活性層を順次
成長するが1表面は基板に従って起伏がおり、ベース層
もコレクタ層も表面には出ていない。そこで、表面の凸
部を研磨なめし、エツチングで除去し、表面を平担化す
る。すると、コレクタ電極引出し部分のコレクタ層が表
面に出、ベース電極引出し部分の上には、薄いベース層
の2乃至3倍の厚さのエミツタ層が洩るだけとなる。こ
のベース電極引出部分の上の残ったエミツタ層にイオン
注入を行い、ベース層と同じ導電形とすることは容易で
あり、ベース電極引出し部分を表面に出したと同一効果
を持たせることが出来る。しかも、ベース電極引出し部
分のベース層は、元の薄いベース層より2乃至3倍は厚
くなっているので1ベース電極形成金属のコレクタ層へ
の突抜けによるベースとコレクタの短絡も一気に解消さ
れる。
このようにして、表面が平担で、しかも半導体装置の各
電極形成部分が、適当な形状で表面に露出した。
そこで、表面を保護膜で覆い、それぞれの・電極を形成
して、本発明による半導体装置を完成する。
〔発明の効果〕
本発明によりて、GaAs化合物半導体装置の表面が平
担化出来、半導体装置内および半導体装置間の配線の断
線事故は皆無にまで減少し、製造工程においては、マス
ク合せ精度が向上し、半導体装置を従来に比して小面積
にして微細化も達成出来る。
又、バイポーラトランジスタのベース層は、トランジス
タの伝達速度を速くするために、低抵抗で薄い程望まし
いが、極めて薄い層の上からオーム性電極を引出すこと
は、ベース層の下の異なる導電性の活性層との間で電極
金属がベース層を突抜けて短絡しやすいなど困難な問題
があるが5本発明によれば、薄いベース電極形成部分の
ベース層は表面に出ているので、ベース電極形成部分の
ベース層の下の異なる導電性の活性層を、イオン注入法
により深さおよび濃度を精度良く、ベース層と同一導電
性活性層に変えることが出来、トランジスタ特性には何
ら悪影響を与えないので、ベース電極引出しが容易にな
る。
一方、エツチングで薄い層の表面を正確に出すことも相
当に困難を伴う作業で、−寸過剰にエツチングすると薄
い活性層が無くなってしまったb1不足すると当然表面
に異なる導電性活性層が残り、ベースのオーム性電極が
引出せなくなってしまうが1本発明によれば、活性層の
結晶成長前にベース電極形成部分の基板を、ベース層と
ベース層の下の活性層の厚さよりエツチングの制御範囲
で深く堀りておくことによって、常にベース層の上に他
の活性層を薄く残しておくようにすることは容易である
ので、ベース電極引出しには、前記イオン注入技術を用
いて、ベース層上に残った他の活性層も、ベース層の下
の他の活性層と同時にベース層と同一導電性活性層に変
えることが出来るので、ベース電極引出しが非常に容易
になった。
〔発明の実施例〕
第1図は、本発明の製法による半導体装置の実施例の1
つの断面図を表わす、先づ基板6をあらかじめ成長する
に必要な厚さ分だけ堀り込んでおくが、ベース(B)電
極引出し部のみは、ベース層の2乃至3倍深く堀り、そ
の後、コレクタ層3−ペース層2−エミッタ一層1の順
に結晶成長を行う。
第2に研磨あるいは写真蝕刻技術等を用いて、エミッタ
ー電極形成面に合せて全面の平担化を行う。
第3に、半導体基体の絶縁分離領域16に、イオン注入
法によって、ボロン乃至プロトンをイオン注入し、アニ
ーリングをして絶縁分離領域16の絶縁化を行う。第4
に、ペース電極引出し部12に、イオン注入法によって
、ベリリウムe亜鉛あるいはマグネシウムをイオン注入
し、アニーリングを行って、イオン注入層12をベース
層2と同じ導電形の導電層とする。第5に、同一導電形
でおるエミッター■)とコレクタ(Oの成極4を、写真
蝕刻法等により形成する。最後に、ベース(8)の電極
5を、写真蝕刻法等により形成して、本発明によるNP
N形半導体装置を完成する。
本発明によれば、電極形成前の表面は平担でおるので、
電極形成後に適当な絶縁被膜を覆せても、電極の厚さ以
上の段差にはならないので、2層乃至3層に配線するこ
とが容易であり、集積化が容である。又、なによりも電
極形成前の表面が平担であることは、製造工程における
前記写真蝕刻法を非常に容易にし、精度を大幅に向上し
、よってパターンの微細化に寄与する。
また、本発明によれば、集積化した半導体装置の最外側
の表面に基板が出るようにすることも出来る。このよう
にすると、半導体装置は、恰も海洋んだ島のようになる
ので、隣りに全く別に独立の機能0種類の半導体装置を
形成することが出来、それらを接続することによって、
大規模集積半導体装置とすることも可能である。
〔発明の他の実施例〕
本発明による実施例では、基板をGaA s半導体とし
ているが、半導体に限らず、絶縁性でもいかなる導電性
半導体でも基板に用いることが出来1本実施例と同等の
効果を挙げることが出来る。
また、本発明の実施例では、半導体装置をNPNトラン
ジスタとして、結晶成長した層の表面をN形エミッタ層
としているが、半導体装置をPNPトランジスタとして
も電界効果トランジスタとしても本発明は実施出来、又
、表面層をコレクタ層としても何等支障なく、本発明は
実施出来るものである。
更に、基板を堀り込んだだけで、各層毎の段差を設けな
くても、同等の効果を挙げ得ることが期待出来る。
【図面の簡単な説明】
第1図は、本発明の製法による実施例の1つの半導体装
置の断面図、第2図は従来のメサ形半導体装置の例の断
面図である。 1・・・N形エミッタ層、2・・・P形ペース層、3・
・・N形コレクタ層、4・・・N形層シ極、5・・・P
形層電極、  6・・・基板、12・・・イオン注入P
形廣、 16・・・イオン注入絶縁層。 代理人 弁理士 則 近 憲 佑 (ほか1名)

Claims (1)

    【特許請求の範囲】
  1.  化合物半導体の基板表面に、活性領域の厚さおよび形
    状に応じて予め基板に穴を形成し、この後一以上の導電
    性活性層を成長し、しかる後に不要な活性層凸部を除去
    して、表面を平担化し、表面に表われた各活性領域に電
    極を形成してなる化合物半導体基体と、該化合物半導体
    基体で、最薄い部分となる導電性活性層の露出する部分
    を、該導電性活性層の厚さの2乃至3倍深く堀った化合
    物半導体基板、および最も深い導電性活性層の露出する
    部分を、該導電性活性層の厚さより浅く堀ったことを特
    徴とする化合物半導体装置の製造方法。
JP8441885A 1985-04-22 1985-04-22 化合物半導体装置の製造方法 Pending JPS61244064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8441885A JPS61244064A (ja) 1985-04-22 1985-04-22 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8441885A JPS61244064A (ja) 1985-04-22 1985-04-22 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61244064A true JPS61244064A (ja) 1986-10-30

Family

ID=13830038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8441885A Pending JPS61244064A (ja) 1985-04-22 1985-04-22 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61244064A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188970A (ja) * 1987-01-30 1988-08-04 Nippon Telegr & Teleph Corp <Ntt> バイポ−ラ型トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188970A (ja) * 1987-01-30 1988-08-04 Nippon Telegr & Teleph Corp <Ntt> バイポ−ラ型トランジスタ

Similar Documents

Publication Publication Date Title
US3775192A (en) Method of manufacturing semi-conductor devices
EP0083816B1 (en) Semiconductor device having an interconnection pattern
JPS6080276A (ja) 半導体素子の形成方法
EP0310087B1 (en) Semiconductor device having bipolar transistor with trench
US4443933A (en) Utilizing multi-layer mask to define isolation and device zones in a semiconductor substrate
US20230282713A1 (en) Trench type power device and manufacturing method thereof
JPS6318673A (ja) 半導体装置の製法
EP0160255A2 (en) Field effect transistor device and method of making same
JPS58127368A (ja) 高集積度ram用のイオン注入したメモリセル
CA1204223A (en) Method for forming submicron bipolar transistor without epitaxial growth and the resulting structure
JPH0348656B2 (ja)
US4866000A (en) Fabrication method for semiconductor integrated circuits
JPS5992548A (ja) 半導体装置及びその製造方法
JPS61244064A (ja) 化合物半導体装置の製造方法
JP3142336B2 (ja) 半導体装置及びその製造方法
JPS5984435A (ja) 半導体集積回路及びその製造方法
JPH0715912B2 (ja) 相補的垂直バイポーラトランジスタ及びその製造方法
JPS62298130A (ja) 素子分離方法
JPS62120040A (ja) 半導体装置の製造方法
JPH0245331B2 (ja) Handotaisochinoseizohoho
KR950000139B1 (ko) 바이폴라(Bipolar) 트랜지스터 및 그 제조방법
JPS6185864A (ja) バイポ−ラ型トランジスタ
KR930010674B1 (ko) 바이폴라 트랜지스터 제조방법
JPS62281367A (ja) 半導体装置の製造方法
JPH03198362A (ja) 半導体装置の製造方法