JPS63178584A - プロ−ビングを必要とするパツケ−ジ実装方法 - Google Patents

プロ−ビングを必要とするパツケ−ジ実装方法

Info

Publication number
JPS63178584A
JPS63178584A JP1039187A JP1039187A JPS63178584A JP S63178584 A JPS63178584 A JP S63178584A JP 1039187 A JP1039187 A JP 1039187A JP 1039187 A JP1039187 A JP 1039187A JP S63178584 A JPS63178584 A JP S63178584A
Authority
JP
Japan
Prior art keywords
probing
package
lead
lead portion
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1039187A
Other languages
English (en)
Inventor
雅文 鈴木
後藤 正伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1039187A priority Critical patent/JPS63178584A/ja
Publication of JPS63178584A publication Critical patent/JPS63178584A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プロービングを必要とするパンケージ実装方法であって
、プロービングによる素子特性や測定等を必要とするパ
フケージを、そのリード部の表面に半田が被らないよう
に、プリント基板に実装するように構成し、このリード
部とプローブとの接触抵抗を低減してプローブの加圧力
を低減し、信軌性向上とリード部の変形の防止を計る。
(産業上の利用分野〕 本発明はプロービングを必要とするパッケージをプリン
ト基板に実装する方法に関するもので、さらに詳しく言
えば、リード部の表面の金めつきにプローブを直接接触
させた状態でプロービングをなし得るようにパッケージ
を実装する方法に関するものである。
第4図はプリント基板1に実装されたフラットタイプの
パッケージ3を示す斜視図であり、バソケージ3の2辺
または4辺から多数のリード部4が延長している。
各リード部4は、パッケージ3の実装の前に予めその周
囲に金めつきが施しであるとともに、プリント基板1の
パッド2に電気的及び機械的に接合される。
本発明はこの接合方法について以下に述べる事情から改
良を図るものである。
フラットパッケージ等は近年径々高密度実装されるよう
になったから、プリント基板に実装した後の当該パッケ
ージについて素子特性や測定を行って、不良品を判別し
除去することが、信頼性の向上のために重要となってい
る。
素子特性や測定のためにプロービングする際には、プロ
ーブをパッケージのリード部の表面に接触させる。
従って、プローブとリード部との間の電気的導通が容易
であることが、プロービングの信頼性を向上する上で必
要である。
上記のようにプロービングはパッケージをプリント基板
に実装した後に行われるから、このようなプロービング
の信頼性は、パッケージの実装方法に大きく依存してい
る。
しかも、フラットパッケージは上記のように高密度実装
となっているから、その実装作業は、多数のリード部を
簡単な手順でプリント基板に接合し得るものであること
が必要である。
以上を要するに、パッケージの実装方法としては、プロ
ービングの信頼性を向上しながら実装作業自体の作業性
も優れているものが望まれている。
〔従来の技術〕
フラットパッケージをプリント基板に実装するには、従
来は例えば第5図及び第6図に示すようにこのパッケー
ジの予め金めっき5 (第6図)を施しである各リード
部4の先端部を、プリント基板のバッド2上に、リフロ
ーボンディングにてリード部4の全体に渡り半田付けす
る実装方法をとっている。
尚、図面では、金めっき5は図示の便宜のために厚さを
増して示しである。
この従来の実装方法により実装されたパッケージについ
て素子特性や測定を行うには、リード部4の表面6にプ
ローブ10を当接するが、リード部4は、その立上がり
部から表面6の全面に渡って半田11で覆われているか
ら、プローブ10は、リード部4の金めっき5に直接接
触することなく、半田11に接触することとなる。
従って、リード部4の表面6に半田11ガ覆っている状
態では、フラックス等の酸化物により、プロービングの
接触抵抗が大きいから、精度の高い素子特性ないし測定
を行うことができない。
この接触抵抗を可及的に小さくするために、プローブ1
0のリード部4に対する加圧力を増加すると、その結果
リード部4には過大な応力が生じ、リード部4が変形を
したり破損を生じるという欠点があった。
〔発明が解決しようとする問題点〕
この従来方式ではプロービング時にプローブがリード部
の金めつきに直接接触しないために接触抵抗が大きく、
プロービングの信頼性が劣るとともに、リード部の変形
等を招くという問題点がある。
本発明は、このような点に鑑みて創作されたもので、パ
ッケージの実装時にリード部の表面に半田が懸かるのを
防止して、プロービングにおけるプローブがリード部の
金めつきに直接接触し得るようにするとともに、パッケ
ージ実装の作業自体の作業性も優れているプロービング
を必要とするパッケージ実装方法提供することを目的と
している。
〔問題点を解決するための手段〕
本発明のパッケージ実装方法は、次の3手順を包含して
いる。
1の手順は、プロービング時にプローブを受けるべきパ
ッケージのリード部の表面に、半田付けされない材料に
よるコーティングを施す手順である。
2の手順は、リード部の立上がり部に半田のフィレット
を形成することにより、リード部をプリント基板のパッ
ドに半田付けする手順である。
3の手順は、リード部の表面からコーティングを除去す
る手順である。
〔作用〕
本発明の実装方法は、リード部の表面に半田付けされな
い材料によるコーティングを施し、リード部の立上がり
部に半田のフィレットを形成してリード部をパッドに半
田付けするから、リード部はパッドに接合されながら、
リード部の表面には半田が付かない。
そこで、次の手順にリード部の表面からコーティングを
除去することにより、リード部の表面が露出したままリ
ード部の接合が完了する。
従って、このようにしてパッケージをプリント基板に実
装した状態で、プロービングするときには、プローブは
リード部の表面の金めつきに直接接触するから、接触抵
抗が小さい。
従って、素子特性や測定の精度が高くなり、信頼性が向
上する。また、プローブは小さい加圧力でリード部に接
触させればよいから、゛当該加圧力によるリード部の変
形等を生じる恐れがなく、この点においても信頼性の向
上が可能である。
本発明の実装方法は、半田付けの手順を行う前に行う手
順としては、プロービング時にプローブを受けるリード
部の表面にコーティングを施すだけであるから、作業が
簡単である。
また、リード部の表面を半田付けされない材料によりコ
ーティングした状態でリード部の半田付けをするから、
コーティングはリード部に接着されず、従って、その後
にこのコーティングを除去する作業が極めて容易である
このように、作業性よく接合を行いながらリード部の表
面を露出した状態となし、プロービング時におけるプロ
ーブとリード部との接触抵抗の低減及び信頼性の向上が
可能である。
〔実施例〕
第1図から第3図までは本発明の実施例であって、第1
図は実施例の実装方法による作業手順を示す断面図、第
2図は第1図の手順により実装した部分を示す斜視図、
第3図は第2図のm−m線断面図である。
第1図(A)において、パフケージのリード部4には、
予め金めっき5が施しである。
第1図(B)において、リード部4のプローブの当たる
べき部分、即ちリード部4の上の表面6を残し且つリー
ド部4の両側面を覆うように、リード部4に治具7を取
り付ける。
第1図(C)において、リード部4の表面6に、半田付
けされない材料、例えばテフロンによってコーティング
8を施し、治具7を取り除く。
この状態では、リード部4は、その表面6の金めっき5
だけがコーティング8により覆われており、リード部4
の両側面及び下面の金めっき5は露出している。
パッケージ3の各リード部4に以上のようにしてコーテ
ィング8を施した後、第1図(D)において、リード部
4がプリント基板1の各パッド2に載るように、パッケ
ージ3をプリント基手反1上に位置決めし、リード部4
の立上がり部に半田9にてフィレットを形成することに
より、半田付けを行う。
第1図(E)において、プロービング時にプローブを受
けるべきリード部4の表面6に施しであるコーティング
8を剥離除去する。
以上によりパッケージの実装が完了する。
この状態では、第1図(E)、第2図、第3図に示すよ
うにリード部4の表面6の金めっき5は露出している。
このように実装されたパッケージについて素子特性や測
定のためにプロービングを行う際には、第2図及び第3
図の想像線で示すようにプローブ10をリード部4の表
面6の金めっき5に直接接触させる。
プローブ10とリード部4との接触面は金めっき5であ
るから、接触抵抗は少なく、良好なプロービングが可能
である。
このように接触抵抗が少ないから、プローブ10のリー
ド部4に対する加圧力は従来技術に比較して小さくする
ことができ、その加圧力によりリード部4の変形等が発
生する恐れがない。
リード部4の表面6は金めっき5が施されているから、
酸化・腐食等が発生する恐れがない。
以上説明をしたようにこの実装方法によればプロービン
グ時の接触抵抗の低減及び信頼性の向上が図られる。
〔発明の効果〕
以上述べてきたように、本発明によれば、簡易な構成で
、リード部の表面に半田が乗らないようにパッケージの
実装作業を行い、プロービング時の接触抵抗を低減し且
つ信鯨性を向上し得るとともに、該パッケージの実装作
業自体も簡単であり、実用的には極めて有用である。
【図面の簡単な説明】
第1図は本発明の実施例の手順を示す断面図、第2図は
第1図の実装方法により実装されたリード部の近傍を示
す斜視図、 第3図は第2図のm−m線断面図、 第4図はプリント基板に実装されたパッケージを示す斜
視図、 第5図は従来の実装方法により実装されたリード部の近
傍を示す斜視図、 第6図は第5図のVl−■線断面図である。 第1図から第3図までにおいて、 1はプリント基板、 2はパッド、 3はパッケージ、 4はリード部、 6はリード部の表面、 8はコーティング、 9はリード部をパッドに接合している半田、10はプロ
ーブである。 本発明の爽施伊1の千項晴11!1曲回第1図 70−プ 第2図 漆21!Iの皿−■線断面図 第3図

Claims (1)

  1. 【特許請求の範囲】  プロービングを必要とするパッケージ(3)をプリン
    ト基板(1)に実装する方法において、プロービング時
    にプローブ(10)を受けるべき該パッケージ(3)の
    リード部(4)の表面(6)に、半田付けされない材料
    によるコーティング(8)を施す手順と、 該リード部(4)の立上がり部に半田(9)のフィレッ
    トを形成することにより、該リード部(4)をプリント
    基板(1)のパッド(2)に半田付けする手順と、 該リード部(4)の表面(6)から該コーティング(8
    )を除去する手順とからなることを特徴とするプロービ
    ングを必要とするパッケージ実装方法。
JP1039187A 1987-01-20 1987-01-20 プロ−ビングを必要とするパツケ−ジ実装方法 Pending JPS63178584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1039187A JPS63178584A (ja) 1987-01-20 1987-01-20 プロ−ビングを必要とするパツケ−ジ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1039187A JPS63178584A (ja) 1987-01-20 1987-01-20 プロ−ビングを必要とするパツケ−ジ実装方法

Publications (1)

Publication Number Publication Date
JPS63178584A true JPS63178584A (ja) 1988-07-22

Family

ID=11748824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1039187A Pending JPS63178584A (ja) 1987-01-20 1987-01-20 プロ−ビングを必要とするパツケ−ジ実装方法

Country Status (1)

Country Link
JP (1) JPS63178584A (ja)

Similar Documents

Publication Publication Date Title
JP2664873B2 (ja) 電子パッケージおよびその作製方法
JPS597225B2 (ja) 電気回路デバイスと端子リ−ド部片の固定接続法
JPH07191089A (ja) 電極集合体
JPH0394460A (ja) 半導体装置およびその製造方法
JPS63178584A (ja) プロ−ビングを必要とするパツケ−ジ実装方法
JPH0150108B2 (ja)
JP3761479B2 (ja) 半導体装置およびその製造方法
JPS60201696A (ja) フラツトパツケ−ジの半田付方法
JP3067364B2 (ja) 金属突起電極付き半導体装置
JP2639342B2 (ja) 電子部品搭載用パッド並びにパッド及び電子部品の検査方法
JPH09135060A (ja) 半導体装置
JPH0195589A (ja) リードレス部品の取付構造
JPH0511019A (ja) 回路部品の試験法及びその為の可撓性回路基板
JPH033972Y2 (ja)
JP2919387B2 (ja) 高周波特性測定治具
JPH0421257Y2 (ja)
JP2778602B2 (ja) 半田ブリッジの検出方法及び装置
JPS609360B2 (ja) 配線基板の接続方法
JPH10111314A (ja) プローブ
JPS6021551A (ja) 半導体パッケ−ジのリ−ド付方法
JPS5824447Y2 (ja) 薄形混成集積回路
JPH0855946A (ja) 半導体装置並びに外部接続用リード及び配線パターン
JP2616571B2 (ja) 半導体装置の製造方法
JPH04214646A (ja) 放射線検出器の実装方法
JPS61107791A (ja) 印刷配線板