JPS63161713A - デジタル回路 - Google Patents

デジタル回路

Info

Publication number
JPS63161713A
JPS63161713A JP62311120A JP31112087A JPS63161713A JP S63161713 A JPS63161713 A JP S63161713A JP 62311120 A JP62311120 A JP 62311120A JP 31112087 A JP31112087 A JP 31112087A JP S63161713 A JPS63161713 A JP S63161713A
Authority
JP
Japan
Prior art keywords
output
input
output signal
coupled
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62311120A
Other languages
English (en)
Other versions
JP2613900B2 (ja
Inventor
ベルネル・ブラディナル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS63161713A publication Critical patent/JPS63161713A/ja
Application granted granted Critical
Publication of JP2613900B2 publication Critical patent/JP2613900B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Communication Control (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、特定のサンプリング速度で個々の振幅サンプ
ルの列として現れるデジタル入力信号をオーバーサンプ
リングする補間フィルタと、雑音整形器であって、この
雑音整形器は加算段を有し、この加算段の出力端が量子
化器に結合され、この加算段の第１入力端が前記の補間
フィルタに結合され、この加算段の第２入力端が前記の
量子化器の量子化誤差信号を濾波する二次フィルタ回路
に結合されている当該雑音整形器と、前記の量子化器の
出力端に結合されたデジタル−アナログ変換器とを具え
ているデジタル回路に関するものである。
このようなデジタル回路はドイツ連邦共和国特許第３０
２１０１２号明細書に記載されており既知である。この
既知のデジタル回路では、特定のサンプリング速度を有
するデジタル入力信号のサンプルが、レジスタを有する
補間フィルタに供給される。
レジスタの出力端は雑音整形器に接続されており、この
雑音整形器は量子化器と２つの加算段と１つのフィルタ
回路とを有している。この１つのフィルタ回路の出力信
号は第１加算段において前記のレジスタの出力信号から
減算される。第１加算段の出力信号は線形量子化器であ
る前記の量子化器に供給される。線形量子化器では量子
化ステップと個々の量子化ステップ間の間隔とは同じ大
きさをしている。第２加算段は量子化器の出力信号と第
１加算段の出力信号との間の量子化誤差信号を形成し、
この誤差信号をフィルタ回路に供給する。
量子化誤差信号のサンプルをフィルタ回路に供給する周
波数は入力信号のサンプルがレジスタ内にローディング
される周波数よりも高い。雑音整形器にはデジタル−ア
ナログ変換器が後続されており、この変換器のアナログ
出力信号が低域通過フィルタに供給され、これにより有
効信号の周期的なスペクトルを抑圧して時間的な平均化
を行っている。
読出された最後のサンプルはドイツ連邦共和国特許第３
０２１０１２号に記載されているデジタル回路に用いら
れている補間フィルタの出力端に現れ、この補間フィル
タに続く雑音整形器で高周波で更に処理される。この場
合、この補間フィルタはオーバーサンプリングを行う。
１９８３年７月１５日発行のドイツ連邦共和国の雑誌“
Ｅｌｅｃｔｒｏｎｉｋ″Ｎａ１４の第６１〜６４頁に記
載されている既知のデジタル回路は、入力信号のサンプ
ルが４４、１ＫＨｚの速度で書込まれ、１７６、４にＨ
ｚの速度で読出される補間フィルタを具えている。この
補間フィルタは４０倍率のオーバーサンプリングを行う
とともに有効信号の周期的なスペクトルを抑圧する低域
通過フィルタ作用を行う。補間フィルタの後には雑音整
形器が設けられ、この雑音整形器の出力信号がデジタル
−アナログ変換器に供給される。雑音整形器は一次フィ
ルタを有している。
量子化されたデジタル信号のデジタル−アナログ変換に
より得られるアナログ信号はこの量子化により生ぜしめ
られた量子化雑音を含んでいる。
補間フィルタおよび雑音整形器に供給されるデジタル信
号は更にこれらの２つの回路中でワード長の減少により
量子化され、これにより追加の量子化雑音を生せしめる
。雑音整形器で生ぜしめられるこの追加の量子化雑音は
、オーバーサンプリングを行わない通常の量子化回路で
量子化により生ぜしめられる量子化雑音より小さい。量
子化雑音が減少せしめられる度合はこの補間フィルタの
選択に依存する。量子化雑音のエネルギーは信号周波数
範囲から高周波範囲に部分的に移される。この場合、信
号周波数範囲における量子化雑音の減少はフィルタの次
数に依存する。フィルタは、量子化雑音のパワー密度（
振動数）スペクトルが最小となる特定の次数に対し最適
なフィルタとする必要がある。一方、フィルタの次数が
増大すると、複雑度が増大する。二次フィルタは、複雑
度とフィルタの量子化雑音を減少させる程度との間を満
足に折衷させる。
二次の雑音整形器を用いた実際の試験により、入力信号
の値が高くなるとデジタル回路が不安定となり、これに
より所望の雑音整形に悪影響を及ぼす。
本発明の目的は、デジタル回路の上述した不安定性が生
じない前述した種類のデジタル回路を提供せんとするに
ある。
本発明は、特定のサンプリング速度で個々の振幅サンプ
ルの列として現れるデジタル入力信号をオーバーサンプ
リングする補間フィルタと、雑音整形器であって、この
雑音整形器は加算段を有し、この加算段の出力端が量子
化器に結合され、この加算段の第１入力端が前記の補間
フィルタに結合され、この加算段の第２入力端が前記の
量子化器の量子化誤差信号を濾波する二次フィルタ回路
に結合されている当該雑音整形器と、前記の量子化器の
出力端に結合されたデジタル−アナログ変換器とを具え
ているデジタル回路において、前記の加算段の第２入力
端の前にリミッタが配置されていることを特徴とする。
本発明のデジタル回路では、加算段の第２入力端の前に
リミッタが配置されている為、このデジタル回路は入力
信号値が下側のおよび上側の量子化極値付近にある場合
でも安定に維持される。リミッタによる制限は、加算段
の出力信号と量子化ステップの半分との和が量子化器の
最大出力信号よりも大きくなるまで行わない。ここに量
子化ステップとは量子化器の２つの可能な出力値間の間
隔である。このリミッタによる制限は、前記の和が丁度
量子化器の最大出力信号よりも大きくなる際には必ずし
も行われない。リミッタの上側および下側しきい値は大
きな入力信号に対して不安定性が生じないようにする必
要がある。すなわち、リミッタの正確なしきい値は実際
的な実験により決定する必要がある。
雑音整形器中のフィルタ回路は、まず最初に加算段の出
力信号と量子化器の出力信号との間の差を形成し、次に
量子化誤差信号をフィルタ回路に供給するか、或いはま
ず最初に加算段の出力信号と量子化器の出力信号とをこ
のフィルタ回路で濾波し、次に加算段および量子化器の
出力信号間の差を形成するように構成することができる
。
リミッタは加算段の出力端と量子化器との間に配置する
ことができる。或いはリミッタを加算段の直後に配置す
ることができる。更に、リミッタは加算段の第２入力端
の直前に配置することができる。或いはまた、リミッタ
をフィルタ回路の前に配置し、量子化誤差信号をリミッ
タに供給するようにすることもできる。量子化誤差信号
は、この量子化誤差信号の特定の値を加算段の出力信号
の値に割当てる回路（ＦＲＯＭ）によって形成すること
もできる。
本発明によるデジタル回路をリミッタがフィルタ回路の
前に配置されるように構成する場合には、このデジタル
回路が量子化誤差信号を生せしめる減算器を具え、この
減算器の第１入力端が前記の加算段の出力端に結合され
、この減算器の第２入力端が前記の量子化器の出力端に
結合され、この減算器の出力端が前記のＩＪリミッタ入
力端に結合され、このリミッタの出力端が前記のフィル
タ回路の入力端に結合され、このフィルタ回路の出力端
が前記の加算段の第２入力端に結合されているようにす
る。
本発明の他の実施例では、前記のフィルタ回路が第１レ
ジスタを具え、この第１レジスタの入力端が前記のリミ
ッタに結合され、この第１レジスタの出力端が増幅器お
よび第２レジスタに結合され、前記のフィルタ回路が他
の減算器を具え、この他の減算器の第１入力端が第２レ
ジスタに結合され、この他の減算器の第２入力端が前記
の増幅器に結合され、この他の減算器の出力端が前記の
フィルタ回路の出力端に結合されているようにする。二
次フィルタ回路は例えば以下の伝達関数を呈する。
Ｈ（Ｚ）　＝２２−’−Ｚ−” このフィルタ回路では、信号周波数範囲内での量子化雑
音のパワー密度スペクトルが最小となる。
デジタル−アナログ変換器の構成を簡単化する為には、
前記の加算段の出力信号が正の場合に第１状態となり前
記の加算段の出力信号が負の場合に第２状態となる１ビ
ット信号を前記の量子化器が発生するようにする。デジ
タル−アナログ変換後、アナログ信号は時間平均をとる
為に積分器に供給される。量子化器が１ビット出力値号
を発生する場合には、信号周波数範囲内で童子化雑音の
パワー密度スペクトルを比較的同じにする為にオーバー
サンプリング倍率を、量子化器が多ビツト出力信号を生
じる場合よりも大きくする必要がある。
上記の最後に記載した実施例では、量子化器の出力信号
が２つの値をとりうる。補間フィルタの出力信号はその
分解能に依存してこれら２つの可能な量子化値間の種々
の値をとることができる。
実際の試験により、補間フィルタの出力値と量子化器の
出力値との間の差が量子化器の出力値の半分よりも小さ
くなるまではリミッタによる制限は行ってはならないと
いうことを確かめた。
図面につき本発明を説明する。
第１図に示す本発明によるデジタル回路の一例において
、クロック信号により決定されるサンプリング速度Ｆ１
で個々の振幅サンプルの列として現れるデジタル入力信
号は補間フィルタ１に供給される。この補間フィルタは
デジタル入力信号のオーバーサンプリングを行う。すな
わち、この補間フィルタ１はそのデジタル出力信号が入
力信号のサンプリング速度Ｆ１＝Ｆ２．／ＮのＮ倍に等
しい速度Ｆ２で現れる個々の振幅サンプルの列を有する
ようにする。このオーバーサンプリングの場合に生じる
追加のサンプルは補間フィルタ１における補間により形
成される。補間フィルタ１の入力信号および出力信号の
ワード長はＬビットである。
補間フィルタ１の出力信号は雑音整形器２に供給される
。この雑音整形器２における加算段３は補間フィルタ１
の出力信号を二次フィルタ回路４の出力信号に加える。
フィルタ回路４のデジタル出力信号のワード長はＭビッ
トである。ここにＭ〉Ｌとする。従って、加算段３の出
力信号ＡはＭビットのワード長を有する。加算段３のこ
の出力信号Ａは減算器６の第１入力端５と線形量子化器
７とに供給される。この量子化器７はにビットのワード
長を有する出力信号Ｂを生じる。ここにＫ〈Ｍであるも
とする。線形量子化器は、その量子化ステップ、すなわ
ちデジタル出力信号Ｂの２つの順次の値開の間隔と個々
の量子化ステップ間の間隔とが等しい特性を有している
。第２ａ図は、２ビツトのワード長を有する出力信号Ｂ
を発生する線形量子化器の伝達特性を示す。
量子化器７の出力信号Ｂは雑音整形器２の出力信号を構
成し、デジタル−アナログ変換器８に供給される。また
量子化器７の出力信号Ｂは減算器６の第２入力端９に供
給される。減算器６は加算段３の出力信号Ａから量子化
器８の出力信号Ｂを減じることにより出力信号Ｃを形成
する。この減算器６では、出力信号Ｂの最大値が補間フ
ィルタ１の出力信号の最大値よりも大きくなるか或いは
この後者の最大値に等しくなり、出力信号Ｂの最小値が
補間フィルタｌの出力信号の最小値よりも小さくなるが
この後者の最小値に等しくなるように量子化器の出力信
号Ｂが加算器３の出力信号Ａと合成される。減算器６の
デジタル出力信号Ｃ（量子化誤差信号）はＭビットのワ
ード長を有している。第２ｂ図は減算器６の出力信号Ｃ
が加算段３の出力信号Ａにいかに依存しているかを表し
ている伝達特性を示す。
減算器６の出力信号Ｃは雑音整形器２の一部分を形成す
るリミッタ１０に供給される。リミッタＩＯの入力信号
Ｃに対するその出力信号りの依存性を表す伝達特性を第
２ｃ図に示す。第２ｄ図は、加算段３の出力信号Ａに対
するリミッタ１０の出力信号りの依存性を表す伝達特性
を示す。
リミッタ１０の出力端はフィルタ回路４中のレジスタ１
２に接続されている。このレジスタ１２の出力端は増幅
器１３および他のレジスタ１４に接続されている。利得
（増幅度）が２であるこの増幅器１３の出力端は減算器
１６の第１入力端１５に接続されている。更に、レジス
タ１４の出力端は減算器１６の第２入力端１８に結合さ
れている。フィルタ回路４の出力信号をも構成する減算
器１６の出力信号は、増幅器１３の出力信号からレジス
タ１４の出力信号を減算することにより形成される。２
つのレジスタ１２および１４とデジタル−アナログ変換
器８とは周波数１２のクロック信号を受ける。
アナログ信号のデジタル化の結果、信号の瞬時値とは異
なる個々の振幅値が伝達される。この個々の振幅値は最
大で量子化ステップの半分だけアナログ値と相違するお
それがある。原理的に抑圧できないこの誤差が雑音とし
て現れ、量子化雑音と称される。雑音整形器におけるワ
ード長減少中に生じる追加の量子化雑音は第１図に示す
回路によって減少せしめられる。補間フィルタ１のオー
バーサンプリングにより、他の量子化雑音のパワー密度
（振動数）スペクトルが所望周波数範囲において比Ｆ２
／Ｆｌ　＝　Ｎの逆数倍に減少せしめられる。
この量子化雑音のパワー密度スペクトルは全動作周波数
範囲に亘って均一に分布される。その理由は、人力値と
量子化された出力値との間の順次の誤差が相関されてい
ない為、すなわち量子化雑音が白色雑音となる為である
。
雑音整形器２においては、パワー密度スペクトルを再構
成することにより、すなわち低周波数範囲におけるパワ
ー密度スペクトルを減少させ、高周波数範囲におけるパ
ワー密度スペクトルを増大させること１こよっても、動
作周波数範囲における他の量子化雑音が減少せしめられ
る。量子化器７の出力信号Ｂの量子化誤差は減算器６で
計算される。この量子化誤差はリミッタ１０およびフィ
ルタ回路４を経て雑音整形器２の信号に補正値として重
畳される。フィルタを適切に選択することによりパワー
密度スペクトルが低周波数で減少し、高周波数で増大す
る。
第１図に示すようなデジタル回路の実際例においては、
リミッタ１０がないと、雑音整形器２の入力信号が大き
い場合に不安定性が生じ、これにより所望の雑音整形に
妨害を及ぼすおそれがあるということを確かめた。下側
および上側のリミッタしきい値は不安定性が生じないよ
うに選択する必要がある。加算段の出力信号と量子化ス
テップの半分との加算値が量子化器７の最大出力信号よ
りも大きくなるまでリミッタによる制限を開始してはな
らない。リミッタ１０の正確な開始点はフィルタ４にも
依存する。従って、リミッタしきい値は実際のデジタル
回路において正確に決定しうるにすぎない。
フィルタ回路４は動作周波数範囲における量子化雑音の
パワー密度スペクトルを最小にするように構成した二次
の遅延線フィルタとする。
オーバーサンプリングおよびその後の雑音整形を行う上
述した回路の利点は、ビット数を少数としたデジタル−
アナログ変換器を用いうるということである。
第３図は雑音整形器２を簡単化した実施例を示す。加算
段３においては、２５６倍のオーバーサンプリングが行
われ１６ビツトのワード長を有する補間フィルタ１の出
力信号が、２１ビツトのワード長を有するフィルタ回路
４の出力信号に加算される。
（フィルタ回路４の出力信号の最下位ビットと補間フィ
ルタ１の出力信号の最下位ビットとは同じ桁に位置する
。）２１ビツトのワード長を有する加算段３の出力信号
Ａは量子化器７および減算器６に供給される。量子化器
７は２種類の可能な値を有する出力信号Ｂを生じる。こ
の出力信号Ｂは加算段３の出力信号が正である場合に第
１状態となり、加算段３の出力信号が負である場合に第
２状態となる。第３図では図示されていないデジタル−
アナログ変換器８に供給される出力信号Ｂは１ビツトの
ワード長を有し、一方減算器６に供給される量子化器７
の出力信号Ｅは２１ビツトのワード長を有する。量子化
器７の伝達特性を第４ａ図に示す。雑音整形器２で生じ
る最大信号値は１６であり、最小信号値は−１６である
。出力信号ＢおよびＥは正のデジタル信号Ａの場合に値
＋１となり、負のデジタル信号Ａの場合に値−１となる
。減算器６においては、量子化器７の出力信号Ｅが加算
段３の出力信号Ａから減算される。この減算器６の出力
端における差信号Ｃはリミッタ１０に供給される。
第４ｂ図は加算段３の出力信号Ａに対する差信号Ｃの依
存性を表す伝達特性を示す。リミッタ１０の伝達特性を
第４Ｃ図に示す。この実施例の雑音整形器２では、リミ
ッタの上側しきい値を＋１２とし、下側しきい値を−１
２とする。第４ｄ図は、加算段３の出力信号Ａに対する
リミッタ１０の出力信号りを表す伝達特性を示す。リミ
ッタｌＯの出力端はフィルタ回路４に接続されている。
量子化器７の出力信号Ｂは詳細に図示していないデジタ
ル−アナログ変換器８に供給され、この変換器が１ビッ
ト信号をアナログ信号に変換し、このアナログ信号を積
分器（図示せず）に供給し、この積分器がデジタル−ア
ナログ変換器の出力信号の時間平均値に相当するアナロ
グ信号を生じる。
【図面の簡単な説明】
第１図は、本発明によるデジタル回路の一実施例を示す
回路図、 第２図は、第１図の種々の回路素子の伝達特性を示す線
図、 第３図は、第１図に用いた雑音整形器の簡単化した例を
示すブロック線図、 第４図は、第３図における種々の回路素子の伝達特性を
示す線図である。 １・・・補間フィルタ　　２・・・雑音整形器３・・・
加算段　　　　　４・・・二次フィルタ回路６．１６・
・・減算器　　　７・・・線形潰子止器訃・・デジタル
−アナログ変換器 １０・・・リミッタ　　　　１２．１４・・・レジスタ
１３・・・増幅器 手　　続　　補　　正　　書 昭和６３年　２月　１日 特許庁長官　　　小　　　川　　　邦　　　夫　　殿１
、事件の表示 昭和６２年特許願第３１１１２０号 ２、発明の名称 デジタル回路 ３、補正をする者 事件との関係　　特許出願人 名　称　　エヌ・ベー・フィリップス・フルーイランペ
ンファプリケン ４、代理人 ５、補正の対象 １、明細書第１２頁第４行の「小さくなるまでは」を「
小さいと」に訂正する。

Claims (1)

  1. 【特許請求の範囲】 １、特定のサンプリング速度で個々の振幅サンプルの列
    として現れるデジタル入力信号をオーバーサンプリング
    する補間フィルタ（１）と、 雑音整形器（２）であって、この雑音整形 器は加算段（３）を有し、この加算段の出力端が量子化
    器（７）に結合され、この加算段の第１入力端が前記の
    補間フィルタ（１）に結合され、この加算段の第２入力
    端が前記の量子化器の量子化誤差信号を濾波する二次フ
    ィルタ回路（４）に結合されている当該雑音整形器と、 前記の量子化器（７）の出力端に結合され たデジタル−アナログ変換器（８）と を具えているデジタル回路において、前記の加算段（３
    ）の第２入力端の前にリミッタ （１０）が配置されていることを特徴とするデジタル回
    路。 ２、特許請求の範囲第１項に記載のデジタル回路におい
    て、このデジタル回路が量子化誤差信号を生ぜしめる減
    算器（６）を具え、この減算器の第１入力端が前記の加
    算段（３）の出力端に結合され、この減算器の第２入力
    端が前記の量子化器（７）の出力端に結合され、この減
    算器の出力端が前記のリミッタ（１０）の入力端に結合
    され、このリミッタの出力端が前記のフィルタ回路（４
    ）の入力端に結合され、このフィルタ回路の出力端が前
    記の加算段の第２入力端に結合されていることを特徴と
    するデジタル回路。 ３、特許請求の範囲第２項に記載のデジタル回路におい
    て、前記のフィルタ回路（４）が第１レジスタ（１２）
    を具え、この第１レジスタの入力端が前記のリミッタ（
    １０）に結合され、この第１レジスタの出力端が増幅器
    （１３）および第２レジスタ（１４）に結合され、前記
    のフィルタ回路（４）が他の減算器（１６）を具え、こ
    の他の減算器の第１入力端が第２レジスタ（１４）に結
    合され、この他の減算器の第２入力端が前記の増幅器（
    １３）に結合され、この他の減算器の出力端が前記のフ
    ィルタ回路の出力端に結合されていることを特徴とする
    デジタル回路。 ４、特許請求の範囲第１〜３項のいずれか１項に記載の
    デジタル回路において、前記の加算段（３）の出力信号
    が正の場合に第１状態となり前記の加算段（３）の出力
    信号が負の場合に第２状態となる１ビット信号を前記の
    量子化器（７）が発生するようになっていることを特徴
    とするデジタル回路。
JP62311120A 1986-12-10 1987-12-10 デジタル回路 Expired - Lifetime JP2613900B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863642168 DE3642168A1 (de) 1986-12-10 1986-12-10 Digitale schaltungsanordnung zur verringerung des quantisierungsrauschens
DE3642168.5 1986-12-10

Publications (2)

Publication Number Publication Date
JPS63161713A true JPS63161713A (ja) 1988-07-05
JP2613900B2 JP2613900B2 (ja) 1997-05-28

Family

ID=6315880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62311120A Expired - Lifetime JP2613900B2 (ja) 1986-12-10 1987-12-10 デジタル回路

Country Status (7)

Country Link
US (1) US4859883A (ja)
EP (1) EP0271166B1 (ja)
JP (1) JP2613900B2 (ja)
KR (1) KR960006644B1 (ja)
AT (1) ATE103435T1 (ja)
BR (1) BR8706707A (ja)
DE (2) DE3642168A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3744132A1 (de) * 1987-12-24 1989-07-06 Asea Brown Boveri Verfahren und schaltung zur unterdrueckung des quantisierungsrauschens
GB8829063D0 (en) * 1988-12-13 1989-01-25 British Telecomm Predictive coding and decoding
NL8901142A (nl) * 1989-05-08 1990-12-03 Philips Nv Inrichting voor het uitlezen van een op een registratiedrager aangebracht informatiepatroon, alsmede een signaalverwerkingsschakeling voor toepassing in een dergelijke inrichting.
US5057785A (en) * 1990-01-23 1991-10-15 International Business Machines Corporation Method and circuitry to suppress additive disturbances in data channels
GB9103777D0 (en) * 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
CA2126810C (en) * 1993-06-29 2004-10-19 Gen Ichimura Audio signal transmitting apparatus and the method thereof
US5602874A (en) * 1994-12-29 1997-02-11 Motorola, Inc. Method and apparatus for reducing quantization noise
DE19509117C2 (de) * 1995-03-17 1997-02-27 Bosch Gmbh Robert Verfahren zur Überwachung der Übertragungsqualität digitalisierter Signale
US5708389A (en) * 1996-03-15 1998-01-13 Lucent Technologies Inc. Integrated circuit employing quantized feedback
DE19912447C2 (de) * 1999-03-19 2002-02-28 Micronas Gmbh Anordnung zum Erzeugen eines in seiner Bitbreite begrenzten digitalen Signals und Digital/Analog-Umsetzer mit vergrößertem Wertebereich
JPWO2003096542A1 (ja) * 2002-05-09 2005-09-15 有限会社ニューロソリューション デジタル−アナログ変換器
CN1914806A (zh) * 2004-01-28 2007-02-14 皇家飞利浦电子股份有限公司 用于将多位数字信号转换成模拟信号的da转换器系统和方法
US6956513B1 (en) * 2004-10-22 2005-10-18 Broadcom Corporation Error feedback structure for delta-sigma modulators with improved stability
KR102096294B1 (ko) * 2017-06-15 2020-04-03 선전 구딕스 테크놀로지 컴퍼니, 리미티드 노이즈 셰이핑 회로 및 시그마-델타 디지털-아날로그 컨버터

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109110A (en) * 1975-02-20 1978-08-22 International Standard Electric Corporation Digital-to-analog converter
NL173339C (nl) * 1978-11-30 1984-01-02 Philips Nv Digitaal-analoog omzetter.
DE3021012C2 (de) * 1980-06-03 1985-08-22 ANT Nachrichtentechnik GmbH, 7150 Backnang Verallgemeinertes interpolativers Verfahren zur Digital-Analog-Umsetzung von PCM Signalen
GB8427325D0 (en) * 1984-10-29 1984-12-05 Plessey Co Plc Digital to analogue conversion
NL8600862A (nl) * 1986-04-04 1987-11-02 Philips Nv Kodeerinrichting.

Also Published As

Publication number Publication date
DE3789426D1 (de) 1994-04-28
DE3642168A1 (de) 1988-06-16
KR960006644B1 (en) 1996-05-22
KR880008521A (ko) 1988-08-31
EP0271166A2 (de) 1988-06-15
JP2613900B2 (ja) 1997-05-28
BR8706707A (pt) 1988-07-19
EP0271166B1 (de) 1994-03-23
ATE103435T1 (de) 1994-04-15
EP0271166A3 (de) 1991-06-26
US4859883A (en) 1989-08-22

Similar Documents

Publication Publication Date Title
KR0185999B1 (ko) 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기
CA1218157A (en) Analog and digital signal apparatus
US4772871A (en) Delta sigma modulator circuit for an analog-to-digital converter
US5727023A (en) Apparatus for and method of speech digitizing
US4862169A (en) Oversampled A/D converter using filtered, cascaded noise shaping modulators
US6373417B1 (en) Digital to analog converter using level and timing control signals to cancel noise
US6861968B2 (en) Signal processing system with baseband noise modulation and noise filtering
JPS63161713A (ja) デジタル回路
US4862168A (en) Audio digital/analog encoding and decoding
US4933675A (en) Audio digital/analog encoding and decoding
JP3290314B2 (ja) ３つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム
JP2744006B2 (ja) 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法
US4924223A (en) Digital code converter formed of a decreased number of circuit elements
US5990818A (en) Method and apparatus for processing sigma-delta modulated signals
JP2002528989A (ja) シグマ・デルタ変調器内のアナログ・デジタル変換器のための遅延補償
JP3158712B2 (ja) 量子化装置
JPS6217900B2 (ja)
JPH0653836A (ja) アナログデイジタル変換回路
US5177699A (en) Analogue-to-digital converter having two decimate filter circuits receiving output of a front end which is bit shifted down in being applied to one of the filter circuits
JP2874218B2 (ja) Ａ−ｄコンバータ
JP2610399B2 (ja) Ａ／ｄ変換器
JPH0548463A (ja) ノイズシエーピングａ−ｄ変換器
JPH01101027A (ja) 量子化器
Finck High performance stereo bit-stream DAC with digital filter
JPH082021B2 (ja) Ａ／ｄ変換器