JP2610399B2 - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JP2610399B2 JP2610399B2 JP25707894A JP25707894A JP2610399B2 JP 2610399 B2 JP2610399 B2 JP 2610399B2 JP 25707894 A JP25707894 A JP 25707894A JP 25707894 A JP25707894 A JP 25707894A JP 2610399 B2 JP2610399 B2 JP 2610399B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- converter
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アナログ・ディジタル
変換器（以下、Ａ／Ｄ変換器という）に関し、特に、パ
ルス幅変調動作を行うことによって集積化を容易にし、
小形で、且つ高精度なアナログ・ディジタル変換を実現
するオーバーサンプリング形Ａ／Ｄ変換器に関する。
変換器（以下、Ａ／Ｄ変換器という）に関し、特に、パ
ルス幅変調動作を行うことによって集積化を容易にし、
小形で、且つ高精度なアナログ・ディジタル変換を実現
するオーバーサンプリング形Ａ／Ｄ変換器に関する。
【０００２】
【従来の技術】アナログ信号波形をディジタル信号に変
換する場合、サンプリングの定理により、信号周波数帯
域の２倍の周波数でサンプリングすることによって、原
信号が忠実に再現されることが知られている。ところ
が、現実の逐次比較形Ａ／Ｄ変換器においては、使用す
る素子のバラツキ精度に限界があるため、十分な変換精
度が得られないことが多い。そこで、△−Σ変調回路を
用いたオーバーサンプリング形Ａ／Ｄ変換器において
は、サンプリング周波数を一般に信号周波数帯域の数十
〜数千倍の周波数に設定することにより、変換精度の向
上を図ろうとしている。
換する場合、サンプリングの定理により、信号周波数帯
域の２倍の周波数でサンプリングすることによって、原
信号が忠実に再現されることが知られている。ところ
が、現実の逐次比較形Ａ／Ｄ変換器においては、使用す
る素子のバラツキ精度に限界があるため、十分な変換精
度が得られないことが多い。そこで、△−Σ変調回路を
用いたオーバーサンプリング形Ａ／Ｄ変換器において
は、サンプリング周波数を一般に信号周波数帯域の数十
〜数千倍の周波数に設定することにより、変換精度の向
上を図ろうとしている。
【０００３】この△−Σ形オーバーサンプリングＡ／Ｄ
変換器の従来例としては、特許公報（Ｂ２）平３−９２
７に掲載されている特許第１６３９７４６号記載のもの
が代表的である。図６は、そのブロック図であり、積分
回路、量子化器、Ｄ／Ａ変換回路から成るループを２個
で構成した場合のものである。図６において、６１はア
ナログ信号入力端子、６３はディジタル信号出力端子、
６４、６５は積分回路、６７、７３は量子化器、６８、
７４はディジタル・アナログ変換回路、６９、７０、７
１、７２は演算回路、７５〜７８は遅延回路である。
変換器の従来例としては、特許公報（Ｂ２）平３−９２
７に掲載されている特許第１６３９７４６号記載のもの
が代表的である。図６は、そのブロック図であり、積分
回路、量子化器、Ｄ／Ａ変換回路から成るループを２個
で構成した場合のものである。図６において、６１はア
ナログ信号入力端子、６３はディジタル信号出力端子、
６４、６５は積分回路、６７、７３は量子化器、６８、
７４はディジタル・アナログ変換回路、６９、７０、７
１、７２は演算回路、７５〜７８は遅延回路である。
【０００４】以上の構成によるＡ／Ｄ変換器において、
信号出力端子６３に現れる雑音電圧ＶTNは、量子化器の
発生する量子化雑音電圧をＶQN、また、積分回路の伝達
関数をＨ（ｚ) とした場合、Ｚ変換を用いて数１で表さ
れる。
信号出力端子６３に現れる雑音電圧ＶTNは、量子化器の
発生する量子化雑音電圧をＶQN、また、積分回路の伝達
関数をＨ（ｚ) とした場合、Ｚ変換を用いて数１で表さ
れる。
【数１】 ＶTN＝ＶQN／（Ｈ（ｚ) ）2 ＝ＶQN・（１−ｚ-1）2
ただし、
ただし、
【数２】 ｆs はサンプリング周波数である。
【０００５】また、（１−ｚ-1）の周波数特性は数３で
求められる。
求められる。
【数３】
【０００６】量子化雑音電圧ＶQNは、ｆs ／２の帯域内
に一様のレベルで分布する白色雑音であることから、数
２の周波数特性から明らかなように、雑音電圧ＶTNは低
い周波数ほど雑音電圧レベルが低くなることが分かる。
また、サンプリング周波数ｆ s を高めることによって、
量子化雑音電圧ＶQNが広帯域に分散して雑音レベルが低
下することが分かる。このように、雑音の周波数分布特
性を変えてＳ／Ｎ特性を改善する手法は、ノイズシェイ
ピングと呼ばれている。
に一様のレベルで分布する白色雑音であることから、数
２の周波数特性から明らかなように、雑音電圧ＶTNは低
い周波数ほど雑音電圧レベルが低くなることが分かる。
また、サンプリング周波数ｆ s を高めることによって、
量子化雑音電圧ＶQNが広帯域に分散して雑音レベルが低
下することが分かる。このように、雑音の周波数分布特
性を変えてＳ／Ｎ特性を改善する手法は、ノイズシェイ
ピングと呼ばれている。
【０００７】図６に示すＡ／Ｄ変換器において、帰還用
のＤ／Ａ変換回路６８、７４や、アナログ回路である積
分回路６４、６５及び演算回路６９、７０、７１の直線
性が悪いと波形歪を発生し、変換精度を劣化させる。こ
こで、まず最初に、帰還用のＤ／Ａ変換回路の直線性を
確保することが考えられる。一般に、Ｄ／Ａ変換回路
は、抵抗素子、容量素子によって電圧を分割して所定の
電圧を得ようとするものであり、Ｄ／Ａ変換における直
線性は抵抗素子あるいは容量素子の比精度で決定され
る。重み抵抗形やはしご形のＤ／Ａ変換回路を集積回路
上で構成する場合、製造後無調整で、実現可能な比精度
は０．１％程度であり、Ｓ／Ｎ特性として６０ｄＢ程度
が限界である。この比精度の限界によるＳ／Ｎ特性の劣
化を回避するために、帰還用のＤ／Ａ変換回路は、２値
出力（１ビット分解能）の１ビットタイプのもので構成
されるようになった。２値出力の場合は、どのような２
つの電圧も直線上に乗るので、素子の比精度には無関係
となり直線性は問題とならない。このようなＤ／Ａ変換
回路は、従来のＡ／Ｄ変換器において帰還用として使用
するには十分な精度を有していると言える。
のＤ／Ａ変換回路６８、７４や、アナログ回路である積
分回路６４、６５及び演算回路６９、７０、７１の直線
性が悪いと波形歪を発生し、変換精度を劣化させる。こ
こで、まず最初に、帰還用のＤ／Ａ変換回路の直線性を
確保することが考えられる。一般に、Ｄ／Ａ変換回路
は、抵抗素子、容量素子によって電圧を分割して所定の
電圧を得ようとするものであり、Ｄ／Ａ変換における直
線性は抵抗素子あるいは容量素子の比精度で決定され
る。重み抵抗形やはしご形のＤ／Ａ変換回路を集積回路
上で構成する場合、製造後無調整で、実現可能な比精度
は０．１％程度であり、Ｓ／Ｎ特性として６０ｄＢ程度
が限界である。この比精度の限界によるＳ／Ｎ特性の劣
化を回避するために、帰還用のＤ／Ａ変換回路は、２値
出力（１ビット分解能）の１ビットタイプのもので構成
されるようになった。２値出力の場合は、どのような２
つの電圧も直線上に乗るので、素子の比精度には無関係
となり直線性は問題とならない。このようなＤ／Ａ変換
回路は、従来のＡ／Ｄ変換器において帰還用として使用
するには十分な精度を有していると言える。
【０００８】
【発明が解決しようとする課題】しかし、Ａ／Ｄ変換器
には、さらに高いＳ／Ｎ特性が要求される様になってき
た。そこで、次に問題となるのが積分回路と演算回路で
あるが、従来のＡ／Ｄ変換器においては、スイッチドキ
ャパシタ（以下ＳＣという）と演算増幅器を使用して積
分回路と演算回路を構成することが多く、２０ビット以
上のＡ／Ｄ変換器を実現しようとした場合には、これら
の回路の雑音が支配的となる。このようにＳＣを主体と
した回路構成では、積分回路の次数を増やしても１２０
ｄＢ以上のＳ／Ｎ特性を得ることは困難であった。一
方、積分回路の次数を増やせば、帰還ループが不安定に
なるという問題もあった。
には、さらに高いＳ／Ｎ特性が要求される様になってき
た。そこで、次に問題となるのが積分回路と演算回路で
あるが、従来のＡ／Ｄ変換器においては、スイッチドキ
ャパシタ（以下ＳＣという）と演算増幅器を使用して積
分回路と演算回路を構成することが多く、２０ビット以
上のＡ／Ｄ変換器を実現しようとした場合には、これら
の回路の雑音が支配的となる。このようにＳＣを主体と
した回路構成では、積分回路の次数を増やしても１２０
ｄＢ以上のＳ／Ｎ特性を得ることは困難であった。一
方、積分回路の次数を増やせば、帰還ループが不安定に
なるという問題もあった。
【０００９】
【課題を解決するための手段】以上の課題を解決するた
め、本発明に係る第１のＡ／Ｄ変換器は、入力信号と帰
還信号が入力され、これらの差信号を求める演算回路
と、前記演算回路から出力される差信号を積分するＲＣ
形の積分回路と、前記積分回路の出力信号をディジタル
信号に変換し、前記Ａ／Ｄ変換器の出力信号として出力
する量子化器と、前記量子化器から出力されるディジタ
ル信号をパルス幅変調によりアナログ信号に変換して前
記帰還信号とするパルス幅変調回路とを含む。
め、本発明に係る第１のＡ／Ｄ変換器は、入力信号と帰
還信号が入力され、これらの差信号を求める演算回路
と、前記演算回路から出力される差信号を積分するＲＣ
形の積分回路と、前記積分回路の出力信号をディジタル
信号に変換し、前記Ａ／Ｄ変換器の出力信号として出力
する量子化器と、前記量子化器から出力されるディジタ
ル信号をパルス幅変調によりアナログ信号に変換して前
記帰還信号とするパルス幅変調回路とを含む。
【００１０】また、本発明に係る第２のＡ／Ｄ変換器
は、入力信号と帰還信号が入力され、これらの差信号を
求める第１の演算回路と、前記第１の演算回路から出力
される差信号を積分するＲＣ形の第１の積分回路と、前
記第１の積分回路の出力信号と前記帰還信号との差信号
を求める第２の演算回路と、前記第２の演算回路から出
力される差信号を積分するＲＣ形の第２の積分回路と、
前記第２の積分回路の出力信号をディジタル信号に変換
し、前記Ａ／Ｄ変換器の出力信号として出力する量子化
器と、前記量子化器から出力されるディジタル信号をパ
ルス幅変調によりアナログ信号に変換して前記帰還信号
とするパルス幅変調回路とを含む。
は、入力信号と帰還信号が入力され、これらの差信号を
求める第１の演算回路と、前記第１の演算回路から出力
される差信号を積分するＲＣ形の第１の積分回路と、前
記第１の積分回路の出力信号と前記帰還信号との差信号
を求める第２の演算回路と、前記第２の演算回路から出
力される差信号を積分するＲＣ形の第２の積分回路と、
前記第２の積分回路の出力信号をディジタル信号に変換
し、前記Ａ／Ｄ変換器の出力信号として出力する量子化
器と、前記量子化器から出力されるディジタル信号をパ
ルス幅変調によりアナログ信号に変換して前記帰還信号
とするパルス幅変調回路とを含む。
【００１１】さらに、本発明に係る第３のＡ／Ｄ変換器
は、正相入力信号と帰還信号が入力され、これらの差信
号を求める第１の演算回路と、逆相入力信号と前記帰還
信号が入力され、これらの差信号を求める第２の演算回
路と、前記第１の演算回路から出力される差信号を積分
するＲＣ形の第１の積分回路と、前記第２の演算回路か
ら出力される差信号を積分するＲＣ形の第２の積分回路
と、前記第１の積分回路の出力信号と前記第２の積分回
路の出力信号との差を求める第３の演算回路と、前記第
３の演算回路の出力信号と前記帰還信号との差信号を求
める第４の演算回路と、前記第４の演算回路から出力さ
れる差信号を積分するＲＣ形の第３の積分回路と、前記
第３の積分回路の出力信号をディジタル信号に変換し、
前記Ａ／Ｄ変換器の出力信号として出力する量子化器
と、前記量子化器から出力されるディジタル信号をパル
ス幅変調によりアナログ信号に変換して前記帰還信号と
するパルス幅変調回路とを含む。
は、正相入力信号と帰還信号が入力され、これらの差信
号を求める第１の演算回路と、逆相入力信号と前記帰還
信号が入力され、これらの差信号を求める第２の演算回
路と、前記第１の演算回路から出力される差信号を積分
するＲＣ形の第１の積分回路と、前記第２の演算回路か
ら出力される差信号を積分するＲＣ形の第２の積分回路
と、前記第１の積分回路の出力信号と前記第２の積分回
路の出力信号との差を求める第３の演算回路と、前記第
３の演算回路の出力信号と前記帰還信号との差信号を求
める第４の演算回路と、前記第４の演算回路から出力さ
れる差信号を積分するＲＣ形の第３の積分回路と、前記
第３の積分回路の出力信号をディジタル信号に変換し、
前記Ａ／Ｄ変換器の出力信号として出力する量子化器
と、前記量子化器から出力されるディジタル信号をパル
ス幅変調によりアナログ信号に変換して前記帰還信号と
するパルス幅変調回路とを含む。
【００１２】上記のＡ／Ｄ変換器において、前記量子化
器は、オーバーサンプリングによって所定の周期ごとに
入力アナログ信号をディジタル信号に変換するとともに
振幅方向に２ビット以上の所定ビット数の分解能を有
し、前記パルス幅変調回路は、前記量子化器から出力さ
れる前記ディジタル信号を前記所定の周期ごとに時間軸
方向に前記所定ビット数の分解能を有するパルス幅変調
信号に変調するものであっても良い。
器は、オーバーサンプリングによって所定の周期ごとに
入力アナログ信号をディジタル信号に変換するとともに
振幅方向に２ビット以上の所定ビット数の分解能を有
し、前記パルス幅変調回路は、前記量子化器から出力さ
れる前記ディジタル信号を前記所定の周期ごとに時間軸
方向に前記所定ビット数の分解能を有するパルス幅変調
信号に変調するものであっても良い。
【００１３】
【作用】以上の様に構成した本発明に係るＡ／Ｄ変換器
によれば、帰還用のＤ／Ａ変換回路にパルス幅変調回路
を用いてＡ／Ｄ変換器としての量子化雑音を低減すると
ともに、積分回路を時間連続形（ＲＣ形）とすることに
よってスイッチング雑音等を低減し、高いＳ／Ｎ特性が
得られる。
によれば、帰還用のＤ／Ａ変換回路にパルス幅変調回路
を用いてＡ／Ｄ変換器としての量子化雑音を低減すると
ともに、積分回路を時間連続形（ＲＣ形）とすることに
よってスイッチング雑音等を低減し、高いＳ／Ｎ特性が
得られる。
【００１４】また、本発明に係る第３のＡ／Ｄ変換器に
よれば、正相および逆相の入力信号に含まれる同相雑音
を排除することが可能である。
よれば、正相および逆相の入力信号に含まれる同相雑音
を排除することが可能である。
【００１５】さらに、量子化器に振幅方向に２ビット以
上の分解能をもたせ、それを帰還用のパルス幅変調回路
において時間軸方向の分解能に変換することにより、直
線性確保と多ビット化を両立させて、より高いＳ／Ｎ特
性が得られる。
上の分解能をもたせ、それを帰還用のパルス幅変調回路
において時間軸方向の分解能に変換することにより、直
線性確保と多ビット化を両立させて、より高いＳ／Ｎ特
性が得られる。
【００１６】
【実施例】以下、図面に基いて本発明の実施例について
説明する。
説明する。
【００１７】図１は、本発明に係るＡ／Ｄ変換器の第１
の実施例を示すブロック図である。図１において、１は
信号入力端子、２は信号出力端子、６は入力信号と帰還
信号との差信号を求める演算回路、３は演算回路６から
出力される差信号を積分するＲＣ積分回路、４はＲＣ積
分回路３の出力信号を量子化してディジタル信号に変換
する量子化器、５は量子化器４から出力されるディジタ
ル信号をパルス幅変調によりアナログ信号に変換して帰
還信号を作成するパルス幅変調回路である。量子化器４
から出力されるディジタル信号は信号出力端子２に供給
され、パルス幅変調回路５から出力される帰還信号は演
算回路６に供給される。
の実施例を示すブロック図である。図１において、１は
信号入力端子、２は信号出力端子、６は入力信号と帰還
信号との差信号を求める演算回路、３は演算回路６から
出力される差信号を積分するＲＣ積分回路、４はＲＣ積
分回路３の出力信号を量子化してディジタル信号に変換
する量子化器、５は量子化器４から出力されるディジタ
ル信号をパルス幅変調によりアナログ信号に変換して帰
還信号を作成するパルス幅変調回路である。量子化器４
から出力されるディジタル信号は信号出力端子２に供給
され、パルス幅変調回路５から出力される帰還信号は演
算回路６に供給される。
【００１８】このような構成の△−Σ変調方式を用いた
Ａ／Ｄ変換器のＳ／Ｎ特性（以下ＳＮＲという）は、量
子化雑音のみについては以下の数４で表される。
Ａ／Ｄ変換器のＳ／Ｎ特性（以下ＳＮＲという）は、量
子化雑音のみについては以下の数４で表される。
【数４】 ＳＮＲ＝（６ｋ＋３）ｌｏｇ2 （ｍ）−（８ｋ−４） ＋２０ｌｏｇ10（２n −１） 但し、ｋは積分回路の次数、ｍはオーバーサンプリング
比、ｎは帰還用のＤ／Ａ変換回路（ここではパルス幅変
調回路）の分解能（変換ビット数）である。
比、ｎは帰還用のＤ／Ａ変換回路（ここではパルス幅変
調回路）の分解能（変換ビット数）である。
【００１９】ここで、積分回路の次数ｋをあまり大きく
すると発振が生じてしまい、オーバーサンプリング比ｍ
をあまり大きくすると回路が複雑になったり消費電力が
増加してしまうので、これらの値にはおのずから限界が
ある。また、数３の特性は帰還用Ｄ／Ａ変換回路が十分
な直線性を確保した場合のものであり、帰還用Ｄ／Ａ変
換回路の歪みが直接ＳＮＲを劣化させてしまうと理論値
通りのＳＮＲが得られない。本発明では、まず、ＲＣ積
分回路を使用することにより、ＳＣによって発生する量
子化雑音を回避してＳＮＲを理論値に近づけた。この様
に積分回路を改善すると、帰還用Ｄ／Ａ変換回路をさら
に改善することも有効であり、本発明においては、帰還
用Ｄ／Ａ変換回路として直線性に優れたパルス幅変調
（ＰＷＭ）回路を採用するとともに、量子化器の振幅方
向の分解能ｎを２ビット以上（本実施例においては３ビ
ット、即ち、５〜８値）にして、それをパルス幅変調回
路において時間軸方向の分解能に変換することにより、
さらにＳＮＲを改善している。これらのことにより、２
段の積分回路で高いＳＮＲを実現した。例えば、数３に
おいて、信号周波数帯域を１ｋＨｚ、サンプリング周波
数を１．０２４ＭＨｚ、帰還用Ｄ／Ａ変換回路の分解能
を３ビット、積分回路の次数を図１の実施例に示す様に
１とすると、理論的には１０３ｄＢ程度の高いＳＮＲが
得られることが分かる。
すると発振が生じてしまい、オーバーサンプリング比ｍ
をあまり大きくすると回路が複雑になったり消費電力が
増加してしまうので、これらの値にはおのずから限界が
ある。また、数３の特性は帰還用Ｄ／Ａ変換回路が十分
な直線性を確保した場合のものであり、帰還用Ｄ／Ａ変
換回路の歪みが直接ＳＮＲを劣化させてしまうと理論値
通りのＳＮＲが得られない。本発明では、まず、ＲＣ積
分回路を使用することにより、ＳＣによって発生する量
子化雑音を回避してＳＮＲを理論値に近づけた。この様
に積分回路を改善すると、帰還用Ｄ／Ａ変換回路をさら
に改善することも有効であり、本発明においては、帰還
用Ｄ／Ａ変換回路として直線性に優れたパルス幅変調
（ＰＷＭ）回路を採用するとともに、量子化器の振幅方
向の分解能ｎを２ビット以上（本実施例においては３ビ
ット、即ち、５〜８値）にして、それをパルス幅変調回
路において時間軸方向の分解能に変換することにより、
さらにＳＮＲを改善している。これらのことにより、２
段の積分回路で高いＳＮＲを実現した。例えば、数３に
おいて、信号周波数帯域を１ｋＨｚ、サンプリング周波
数を１．０２４ＭＨｚ、帰還用Ｄ／Ａ変換回路の分解能
を３ビット、積分回路の次数を図１の実施例に示す様に
１とすると、理論的には１０３ｄＢ程度の高いＳＮＲが
得られることが分かる。
【００２０】図４は、回路雑音を極力低減するために本
発明で用いたＲＣ形積分回路の具体的構成例を示す回路
図であって、抵抗３２、３３と容量３４は積分回路の伝
達特性を決めるものであり、３５は演算増幅器である。
ここでは演算増幅器の反転入力を使用しているので、Ｒ
Ｃ形積分回路の２つの入力端子３０、３１に入力信号と
逆相帰還信号をそれぞれ供給することにより演算回路と
しての動作も兼ねている。なお、位相の反転は量子化器
４やパルス幅変調回路において行っても良い。
発明で用いたＲＣ形積分回路の具体的構成例を示す回路
図であって、抵抗３２、３３と容量３４は積分回路の伝
達特性を決めるものであり、３５は演算増幅器である。
ここでは演算増幅器の反転入力を使用しているので、Ｒ
Ｃ形積分回路の２つの入力端子３０、３１に入力信号と
逆相帰還信号をそれぞれ供給することにより演算回路と
しての動作も兼ねている。なお、位相の反転は量子化器
４やパルス幅変調回路において行っても良い。
【００２１】図５は、３ビット量子化器の具体的回路例
であり、４４〜４９は量子化電圧を生成するための抵抗
器、５０〜５４は電圧比較器である。ここでは、４個の
電圧比較器を用いて量子化器の分解能を５値としており
（点線で示される抵抗器４８と電圧比較器５３を含めた
場合には６値となる）、所定の周期ごとに入力アナログ
信号のオーバーサンプリングを行う。この量子化器に対
応して、帰還用Ｄ／Ａ変換回路においては、前記所定の
周期ごとに時間軸方向に３ビットの分解能（ここでは、
量子化器の分解能である５値の振幅に対応させるため
に、前記所定の周期を４分割したものが最小のパルス幅
となる）でもってパルス幅変調信号を作成する。これに
よって、オーバーサンプリングに加えて多ビットによる
高精度なサンプリングを可能にするとともに、量子化器
で使用する抵抗器のバラツキによる歪みは帰還用Ｄ／Ａ
変換回路を含む帰還ループによってほぼ吸収される。
であり、４４〜４９は量子化電圧を生成するための抵抗
器、５０〜５４は電圧比較器である。ここでは、４個の
電圧比較器を用いて量子化器の分解能を５値としており
（点線で示される抵抗器４８と電圧比較器５３を含めた
場合には６値となる）、所定の周期ごとに入力アナログ
信号のオーバーサンプリングを行う。この量子化器に対
応して、帰還用Ｄ／Ａ変換回路においては、前記所定の
周期ごとに時間軸方向に３ビットの分解能（ここでは、
量子化器の分解能である５値の振幅に対応させるため
に、前記所定の周期を４分割したものが最小のパルス幅
となる）でもってパルス幅変調信号を作成する。これに
よって、オーバーサンプリングに加えて多ビットによる
高精度なサンプリングを可能にするとともに、量子化器
で使用する抵抗器のバラツキによる歪みは帰還用Ｄ／Ａ
変換回路を含む帰還ループによってほぼ吸収される。
【００２２】図２は、本発明に係るＡ／Ｄ変換器の第２
の実施例を示すブロック図であり、第１の実施例に対し
て、第２の演算回路８と第２のＲＣ積分回路９を追加し
て特性の向上を図ったものである。本実施例において
は、積分回路の次数が２となるので、数３によってＳＮ
Ｒを求めると１５５ｄＢ程度の非常に高い値となる。
の実施例を示すブロック図であり、第１の実施例に対し
て、第２の演算回路８と第２のＲＣ積分回路９を追加し
て特性の向上を図ったものである。本実施例において
は、積分回路の次数が２となるので、数３によってＳＮ
Ｒを求めると１５５ｄＢ程度の非常に高い値となる。
【００２３】図３は、本発明に係るＡ／Ｄ変換器の第３
の実施例を示すブロック図であり、入力部を差動化し、
積分回路を２次としたものである。図３において、１１
と１２は正相および逆相の信号入力端子、１３は信号出
力端子、１９と２０は正相および逆相の入力信号と帰還
信号との差信号をそれぞれ求める第１と第２の演算回
路、１４と１５は演算回路１９、２０から出力される差
信号をそれぞれ積分する第１と第２のＲＣ積分回路、２
１は第１の積分回路１４の出力信号と第２の積分回路１
５の出力信号との差を求める第３の演算回路、２２は第
３の演算回路２１の出力信号と帰還信号との差信号を求
める第４の演算回路、１６は第４の演算回路２２から出
力される差信号を積分する第３のＲＣ積分回路、１７は
第３のＲＣ積分回路１６の出力信号を量子化してディジ
タル信号に変換する量子化器、１８は量子化器１７から
出力されるディジタル信号をパルス幅変調によりアナロ
グ信号に変換して帰還信号を作成するパルス幅変調回路
である。量子化器１７から出力されるディジタル信号は
信号出力端子１３に供給され、パルス幅変調回路１８か
ら出力される帰還信号は演算回路１９、２０、２２に供
給される。
の実施例を示すブロック図であり、入力部を差動化し、
積分回路を２次としたものである。図３において、１１
と１２は正相および逆相の信号入力端子、１３は信号出
力端子、１９と２０は正相および逆相の入力信号と帰還
信号との差信号をそれぞれ求める第１と第２の演算回
路、１４と１５は演算回路１９、２０から出力される差
信号をそれぞれ積分する第１と第２のＲＣ積分回路、２
１は第１の積分回路１４の出力信号と第２の積分回路１
５の出力信号との差を求める第３の演算回路、２２は第
３の演算回路２１の出力信号と帰還信号との差信号を求
める第４の演算回路、１６は第４の演算回路２２から出
力される差信号を積分する第３のＲＣ積分回路、１７は
第３のＲＣ積分回路１６の出力信号を量子化してディジ
タル信号に変換する量子化器、１８は量子化器１７から
出力されるディジタル信号をパルス幅変調によりアナロ
グ信号に変換して帰還信号を作成するパルス幅変調回路
である。量子化器１７から出力されるディジタル信号は
信号出力端子１３に供給され、パルス幅変調回路１８か
ら出力される帰還信号は演算回路１９、２０、２２に供
給される。
【００２４】本実施例によれば、数３によるＳＮＲは第
２の実施例と同様に１５５ｄＢ程度となり、さらに、正
相および逆相の入力信号に含まれる同相雑音を排除する
ことが可能である。本実施例では、以上の様な構成によ
り、１３０ｄＢ以上のＳＮＲの実現を可能にした。
２の実施例と同様に１５５ｄＢ程度となり、さらに、正
相および逆相の入力信号に含まれる同相雑音を排除する
ことが可能である。本実施例では、以上の様な構成によ
り、１３０ｄＢ以上のＳＮＲの実現を可能にした。
【００２５】
【発明の効果】以上説明した様に、本発明に係るＡ／Ｄ
変換器によれば、従来よりも高いＳＮＲを得ることが可
能である。あるいは、従来と同等のＳＮＲを確保しなが
ら積分回路の次数を減らすことも可能であり、回路規模
を縮小することにより、集積化時の歩留まり向上、さら
には消費電力の低減が可能である。また、積分回路の次
数（演算増幅器の個数）の低減は、回路の安定化につな
がる。
変換器によれば、従来よりも高いＳＮＲを得ることが可
能である。あるいは、従来と同等のＳＮＲを確保しなが
ら積分回路の次数を減らすことも可能であり、回路規模
を縮小することにより、集積化時の歩留まり向上、さら
には消費電力の低減が可能である。また、積分回路の次
数（演算増幅器の個数）の低減は、回路の安定化につな
がる。
【図１】本発明に係るＡ／Ｄ変換器の第１の実施例を示
すブロック図である。
すブロック図である。
【図２】本発明に係るＡ／Ｄ変換器の第２の実施例を示
すブロック図である。
すブロック図である。
【図３】本発明に係るＡ／Ｄ変換器の第３の実施例を示
すブロック図である。
すブロック図である。
【図４】本発明に係るＡ／Ｄ変換器の実施例に用いられ
る、ＲＣ形積分回路の具体的回路例を示す図である。
る、ＲＣ形積分回路の具体的回路例を示す図である。
【図５】本発明に係るＡ／Ｄ変換器の実施例に用いられ
る、比較器を使用した量子化回路の具体的回路例を示す
図である。
る、比較器を使用した量子化回路の具体的回路例を示す
図である。
【図６】従来のＡ／Ｄ変換器の構成例を示すブロック図
である。
である。
１、１１、１２、６１ アナログ信号入力端子 ２、１３、６３ ディジタル信号出力端子 ３、７、９、１４、１５、１６ ＲＣ積分回路 ４、１７、６７、７３ 量子化器 ５、１８ パルス幅変調回路 ６、８、１９、２０、２１、２２、６９、７０、７１、
７２ 演算回路 ３０、３１ 積分回路入力端子 ３２、３３、４４〜４９ 抵抗器 ３４ 容量 ３５ 積分回路出力端子 ３６ 演算増幅器 ４０ 量子化器入力端子 ４１、４２ 基準電圧端子 ４３ 量子化器出力端子 ５０〜５４ 比較器 ５５ デコーダ ６４、６５ ＳＣ積分回路 ６８、７４ Ｄ／Ａ変換回路 ７５〜７８ 遅延回路 ７９ 微分回路
７２ 演算回路 ３０、３１ 積分回路入力端子 ３２、３３、４４〜４９ 抵抗器 ３４ 容量 ３５ 積分回路出力端子 ３６ 演算増幅器 ４０ 量子化器入力端子 ４１、４２ 基準電圧端子 ４３ 量子化器出力端子 ５０〜５４ 比較器 ５５ デコーダ ６４、６５ ＳＣ積分回路 ６８、７４ Ｄ／Ａ変換回路 ７５〜７８ 遅延回路 ７９ 微分回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−252022（ＪＰ，Ａ) 特公 平３−927（ＪＰ，Ｂ２)
Claims (4)
- 【請求項１】 Ａ／Ｄ変換器であって、 入力信号と帰還信号が入力され、これらの差信号を求め
る演算回路と、 前記演算回路から出力される差信号を積分するＲＣ形の
積分回路と、 前記積分回路の出力信号をディジタル信号に変換し、前
記Ａ／Ｄ変換器の出力信号として出力する量子化器と、 前記量子化器から出力されるディジタル信号をパルス幅
変調によりアナログ信号に変換して前記帰還信号とする
パルス幅変調回路と、を含むＡ／Ｄ変換器。 - 【請求項２】 Ａ／Ｄ変換器であって、 入力信号と帰還信号が入力され、これらの差信号を求め
る第１の演算回路と、 前記第１の演算回路から出力される差信号を積分するＲ
Ｃ形の第１の積分回路と、 前記第１の積分回路の出力信号と前記帰還信号との差信
号を求める第２の演算回路と、 前記第２の演算回路から出力される差信号を積分するＲ
Ｃ形の第２の積分回路と、 前記第２の積分回路の出力信号をディジタル信号に変換
し、前記Ａ／Ｄ変換器の出力信号として出力する量子化
器と、 前記量子化器から出力されるディジタル信号をパルス幅
変調によりアナログ信号に変換して前記帰還信号とする
パルス幅変調回路と、を含むＡ／Ｄ変換器。 - 【請求項３】 Ａ／Ｄ変換器であって、 正相入力信号と帰還信号が入力され、これらの差信号を
求める第１の演算回路と、 逆相入力信号と前記帰還信号が入力され、これらの差信
号を求める第２の演算回路と、 前記第１の演算回路から出力される差信号を積分するＲ
Ｃ形の第１の積分回路と、 前記第２の演算回路から出力される差信号を積分するＲ
Ｃ形の第２の積分回路と、 前記第１の積分回路の出力信号と前記第２の積分回路の
出力信号との差を求める第３の演算回路と、 前記第３の演算回路の出力信号と前記帰還信号との差を
求める第４の演算回路と、 前記第４の演算回路から出力される差信号を積分するＲ
Ｃ形の第３の積分回路と、 前記第３の積分回路の出力信号をディジタル信号に変換
し、前記Ａ／Ｄ変換器の出力信号として出力する量子化
器と、 前記量子化器から出力されるディジタル信号をパルス幅
変調によりアナログ信号に変換して前記帰還信号とする
パルス幅変調回路と、を含むＡ／Ｄ変換器。 - 【請求項４】 請求項１又は２又は３に記載のＡ／Ｄ変
換器であって、前記量子化器は、オーバーサンプリング
によって所定の周期ごとに入力アナログ信号をディジタ
ル信号に変換するとともに振幅方向に２ビット以上の所
定ビット数の分解能を有し、前記パルス幅変調回路は、
前記量子化器から出力される前記ディジタル信号を前記
所定の周期ごとに時間軸方向に前記所定ビット数の分解
能を有するパルス幅変調信号に変調することを特徴とす
るＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25707894A JP2610399B2 (ja) | 1994-10-21 | 1994-10-21 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25707894A JP2610399B2 (ja) | 1994-10-21 | 1994-10-21 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125540A JPH08125540A (ja) | 1996-05-17 |
| JP2610399B2 true JP2610399B2 (ja) | 1997-05-14 |
Family
ID=17301444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25707894A Expired - Lifetime JP2610399B2 (ja) | 1994-10-21 | 1994-10-21 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2610399B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5451317B2 (ja) * | 2009-10-29 | 2014-03-26 | 新日本無線株式会社 | 連続時間型多ビットδσａｄｃ回路 |
-
1994
- 1994-10-21 JP JP25707894A patent/JP2610399B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125540A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704600A (en) | Oversampling converter | |
| US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
| US5068661A (en) | Multi-stage noise shaping over-sampling d/a converter | |
| US6795002B2 (en) | Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators | |
| JP3375967B2 (ja) | ディジタル論理ゲートコアを有するシグマ−デルタ変換器 | |
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| JP4708159B2 (ja) | デジタルアンプ | |
| US5896101A (en) | Wide dynamic range delta sigma A/D converter | |
| JP2010526496A (ja) | 積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム | |
| KR100508746B1 (ko) | 아날로그 프론트 엔드 회로 및 그 직류오프셋 조정방법 | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| US5134402A (en) | Tri-level digital-analog converter and analog-digital converter having tri-level digital-analog converter | |
| JP2006507743A (ja) | パルス幅変調型ノイズシェーパ | |
| US4843390A (en) | Oversampled A/D converter having digital error correction | |
| JP3371681B2 (ja) | 信号処理装置 | |
| US6067036A (en) | Device for digital-analog conversion with high linearity | |
| US5225835A (en) | Sigma delta type digital/analog converter system | |
| US20010030621A1 (en) | delta sigma Type A/D converter | |
| EP0546920A1 (en) | Method and circuit for noise shaping | |
| JP2610399B2 (ja) | Ａ／ｄ変換器 | |
| JP2744006B2 (ja) | 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法 | |
| EP0190694B1 (en) | Oversampling converter | |
| US20030112163A1 (en) | SD-ADC with digital dither signal processing | |
| JP2004533187A (ja) | パイプラインａｄコンバータ | |
| JPH03927B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |