DE19912447C2

DE19912447C2 - Anordnung zum Erzeugen eines in seiner Bitbreite begrenzten digitalen Signals und Digital/Analog-Umsetzer mit vergrößertem Wertebereich

Info

Publication number: DE19912447C2
Application number: DE1999112447
Authority: DE
Inventors: Martin Winterer
Original assignee: TDK Micronas GmbH
Current assignee: Entropic Communications LLC
Priority date: 1999-03-19
Filing date: 1999-03-19
Publication date: 2002-02-28
Anticipated expiration: 2019-03-20
Also published as: DE19912447A1

Description

Die Erfindung betrifft eine Anordnung zum Erzeugen eines in seiner Bitbreite be grenzten digitalen Signals. Ferner betrifft die Erfindung einen Digital/Analog-Um setzer mit vergrößertem Wertebereich.

Zur Umwandlung eines digitalen Datenstromes konstanter Bitbreite in einen digi talen Datenstrom geringerer Bitbreite werden in der digitalen Signalverarbeitung Quantisierer eingesetzt. Der Quantisierer unterteilt den Wertebereich der Daten des umzuwandelnden Datenstromes in Intervalle, wobei die Anzahl der Intervalle kleiner oder gleich 2^M ist. M ist die Bitbreite des zu erzeugenden Datenstromes. Ein Quantisierungsfehler, d. h. die Differenz zwischen einem quantisierten Wert und einem ursprünglichen Wert, führt zum Quantisierungsrauschen. Für Sprach wiedergabe z. B. bedeutet dies eine verschlechterte Wiedergabequalität. Um das Quantisierungsrauschen zu verringern, werden im Stand der Technik Regelkreise verwendet, bei denen der Quantisierungsfehler zunächst gefiltert und anschlie ßend dem umzuwandelnden Datenstrom hinzugefügt wird.

Bei dieser Vorgehensweise entsteht das Problem, daß in Abhängigkeit vom ver wendeten Filter und/oder Quantisierungsverfahren ein Datenstrom erzeugt wird, dessen Bitbreite größer ist als M. Zur Lösung dieses Problems wird im Stand der Technik der Wertebereich der Daten des umzuwandelnden Datenstromes so ver kleinert, daß der erzeugte Datenstrom die Bitbreite M hat. Nachteil dieser Lösung sind Aussteuerungsverluste. Um beispielsweise für einen Digital/Analog-Umsetzer einen 5 Bit breiten Datenstrom, dessen Daten einen Wertebereich von "-8" bis "+8" haben sollen, zu erzeugen, werden die Daten des umzuwandelnden Daten stromes auf einen Wertebereich von "-6" bis "+6" beschränkt. Dies bedeutet einen Aussteuerungsverlust von 6/8 = 0.75, d. h. -2.5 dB.

In der DE 36 42 168 A1 ist eine digitale Schaltungsanordnung zum Verringern des Quantisierungsrauschens beschrieben. Ein digitales Eingangssignal wird einem Interpolarisationsfilter zuführt, der die Bitbreite des Eingangssignals verbreitert. Das in seiner Bitbreite verbreiterte Signal wird einem Störgeräuschtransformer und anschließend einem Digital-Analog-Umsetzer zugeführt. Der Störgeräuschtransformer hat einen Quantisierer, dem das verbreiterte Signal zugeführt wird. Der Quantisierer beschränkt dieses Signal auf eine geringere Bitbreite und gibt dieses in der Bitbreite verringerte Signal als Ausgangssignal des Störgeräuschtransformers aus. Dieses Ausgangssignal wird über eine Begrenzer- und eine Filteranordnung rückgeführt und dem in seiner Bitbreite verbreiterten Signal überlagert.

In der Druckschrift EP 0 428 764 ist ein Verfahren zum Begrenzen und ein Begrenzer beschrieben, durch die ein digitaler Datenstrom in seiner Amplitude begrenzt wird. Das zu begrenzende Signal, das Begrenzungsstufen- Eingangssignal, wird einer Begrenzungsstufe zugeführt, die ein begrenztes Signal ausgibt. Ein Begrenzungsstufen-Ausgangssignal wird von dem Begrenzungsstufen-Eingangssignal subtrahiert. Das Differenzsignal wird zeitlich akkumuliert. Das akkumulierte Differenzsignal wird mit einem ersten Koeffizienten multipliziert und dem zu begrenzenden Signal hinzuaddiert. Das akkumulierte Signal wird weiterhin mit einem zweiten Koeffizienten multipliziert und von dem akkumulierten Signal subtrahiert, um nach dem Ende eines Begrenzereinsatzes das akkumulierte Signal kontinuierlich auf Null zurückzuführen. Nachteilig ist jedoch, daß dieser Begrenzer das digitale Eingangssignal nur in der Amplitude begrenzt, nicht jedoch in der Bitbreite. Vor allem beim Zuführen des Ausgangssignals dieser Begrenzeranordnung zu einem Digital-Analog- Umsetzer ist es oft notwendig, das Ausgangssignal der Begrenzeranordnung gegenüber dem Eingangssignal in der Bitbreite zu begrenzen, da üblicherweise Digital-Analog-Umsetzer eingesetzt werden, die eine geringere Bitbreite haben als vorhergehende Signalverarbeitungsanordnungen.

Aufgabe der Erfindung ist es, eine Anordnung zur Erzeugung eines in seiner Bit breite begrenzten Datenstromes zur Verfügung zu stellen, bei der das Rauschen verringert ist.

Die Aufgabe wird durch eine Anordnung mit den Merkmalen des Anspruchs 1 ge löst. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen angege ben.

Bei der Erfindung werden N Bit breite Datenwörter eines digitalen Datenstromes, z. B. digitalisierte Sprache, zunächst einem Quantisierer zugeführt. Der Quantisie rer unterteilt den Wertebereich der Datenwörter in eine Anzahl Intervalle die klei ner oder gleich 2^M ist, wobei M die Breite der quantisierten Datenwörter ist.

Die quantisierten Datenwörter bilden einen M Bit breiten Datenstrom, der einem digitalen Begrenzerbaustein zugeführt wird, der die digitalen Datenwörter bei Überschreiten eines vorgegebenen Wertes auf einen Grenzwert begrenzt und den den Grenzwert überschreitenden Anteil einem Speicherbaustein zuführt. Die ser überschreitende Anteil wird nachfolgenden Datenwörtern des M Bit breiten Datenstromes hinzugefügt. Das Begrenzen führt zu einem Anstieg des Klirrfaktors im Bereich maximaler Amplituden eines Signals, das die begrenzten Datenwörter repräsentiert. Mit Hilfe des Speicherbausteins und das Hinzufügen des über schreitenden Anteils zu den nachfolgenden Datenwörtern wird ein Regelkreis ge bildet, der wie ein Tiefpaß wirkt. Hohe Frequenzen werden ausgefiltert, so daß der Klirrfaktor des durch die begrenzten Datenwörter repräsentierten Signals ge senkt wird. Bei Sprachdaten wird dadurch die Wiedergabe verbessert.

Die Wiedergabe wird weiter verbessert, wenn dem Quantisierer ein Eingangsda tenwort zugeführt wird, das aus der Summe des N Bit breiten Datenwortes und ei nem gefilterten Quantisierungsfehlerdatenwort gebildet wird. Das Quantisie rungsfehlerdatenwort ist die Differenz zwischen einem vorangehenden Eingangs datenwort und dem M Bit breiten Datenwort, das der Quantisierer aus dem voran gehenden Eingangsdatenwort erzeugt. Das digitale Filter hat eine Filterfunktion, durch die ein zur Rauschverminderung geeigneter Regelkreis aufgebaut wird.

Insbesondere sind Filterfunktionen geeignet, die beim bekannten Delta-Sigma- Modulationsverfahren zur Übertragung von Sprachdaten verwendet werden. Bei diesem Verfahren wird die Differenz zwischen einem Signalwert und einem Vor hersagewert übertragen. Als Vorhersagewert kann z. B. der einem Signalwert vor angehende Signalwert verwendet werden. In einem besonders einfachen Fall wird nur das Vorzeichen der Differenz übertragen, wofür ein Bit genügt.

Für die Übertragung von Sprachdaten ist besonders ein Filter mit der Filterfunk tion

eh(T) = 2e(T - 1) - e(T - 2)

geeignet. Dieses Filter vermindert das Rauschen im Frequenzbereich der Spra che von typischerweise 0 bis 20 kHz. In dieser Filterfunktion ist eh(T) das gefil terte Quantisierungsfehlerdatenwort in einem aktuellen Takt, e(T - 1) das Quanti sierungsfehlerdatenwort im vorherigen Takt T - 1 und e(T - 2) das Quantisierungs fehlerdatenwort im Takt T - 2. Ein Quantisierer, bei dem das Quantisierungsfehler datenwort, wie gerade beschrieben, auf Datenwörter eines Eingangsdatenstro mes, hier der aus den N Bit breiten Datenwörtern bestehende Datenstrom, addiert wird, wird auch als Noise Shaper bezeichnet.

Das Quantisieren kann z. B. mit Hilfe einer Tabelle erfolgen, anhand derer einem Wert der Eingangsdatenwörter ein Intervall zugeordnet wird. Mit einer solchen Tabelle lassen sich beliebige Zuordnungsvorschriften beschreiben. Als Zuord nungsvorschrift sind auch Funktionen, z. B. Abrunden auf die nächst kleinere Ganzzahl, geeignet. Durch die Verwendung solcher Funktionen, wird das Quanti sieren beschleunigt, weil das Durchsuchen der Tabelle vermieden wird.

Eine Weiterbildung sieht vor, daß der digitale Begrenzerbaustein die Datenwörter durch einen oberen Grenzwert und einen unteren Grenzwert begrenzt. Diese Weiterbildung ist insbesondere dann vorteilhaft, wenn der Wertebereich der Ein gangsdatenwörter durch Rückkopplung gegenüber dem Wertebereich der Daten wörter des N Bit breiten Datenstromes vergrößert wird. Dies ist z. B. bei dem oben beschriebenen Noise Shaper der Fall. Dort werden das gefilterte Quantisie rungsfehlerdatenwort und das Datenwort des N Bit breiten Datenstroms addiert.

Der obere und der untere Grenzwert werden durch die jeweilige Anwendung fest gelegt. Für Datenströme, denen sinusförmige Signale mit symmetrischen Amplitu den zugrunde liegen, eignen sich besonders Begrenzerbausteine, deren oberer und deren unterer Grenzwert bei gleichem Betrag unterschiedliche Vorzeichen haben.

In einer Weiterbildung wird der vom Begrenzerbaustein erzeugte digitale Daten strom einem D/A-Umsetzer (Digital/Analog-Umsetzer) zugeführt. Die erfindungs gemäße Anordnung und der D/A-Umsetzer sind z. B. in einem Wiedergabegerät für optische Speicherplatten oder in einem Fernsehgerät eingebaut. Bei Wieder gabe von auf optischen Speicherplatten gespeicherten Sprach- bzw. Musik-Daten erzeugt die erfindungsgemäße Anordnung aus einem 16 Bit breiten Datenstrom einen 4 Bit breiten Datenstrom für einen 4-Bit D/A-Umsetzer eines Wiedergabe gerätes, d. h. N = 16 und M = 4.

Die Erfindung betrifft gemäß einem weiteren Aspekt einen D/A-Umsetzer, der den Wert eines digitalen M Bit breiten Eingangsdatenwortes in ein analoges elektri sches Signal umwandelt. Der D/A-Umsetzer enthält 2^M gleiche, schaltbare elektri sche Quellen und eine Steuereinheit, die aufgrund des binären Wertes der M Bitstellen des Eingangsdatenwortes eine Anzahl von Quellen einschaltet, um das analoge elektrische Signal zu erzeugen. Die Steuereinheit vorstehend genannter Art wird auch als Thermometerdecoder bezeichnet.

In der Druckschrift DE 40 07 660 C2 ist ein hochgenauer Digital-Analog-Umsetzer mit Decoder und Stromschaltern beschrieben, bei dem einzelne Stromquellen mit gleichen Strömen von dem Decoder abhängig von einem dem Decoder zuge führten digitalen Signal aktiviert werden. Durch das Zusammenschalten der Stromquellen wird je nach Schaltungsanordnung ein analoges Strom- oder Spannungssignal ausgegeben. Das höchstwertige Bit des an den Digital-Analog- Umsetzer übertragenen digitalen Signals wird dabei nicht dem Decoder zugeführt, sondern einer MSB-Auswerteeinheit (Most Significant Bit - Auswerteeinheit). Die MSB-Auswerteeinheit untersucht dieses Bit auf seine Wertigkeit und schaltet entsprechend des Prüfergebnisses die Stromschalter für die Stromquellen so, daß die Stromquellen bei Aktivierung durch das Decodersignal einen positiven bzw. einen negativen Strom abgeben. Somit legt das 7 Bit (Bit 6) die Polarität aller Stromquellen fest. Ein Decoder wertet die übrigen 6 Bit (Bit 0 bis Bit 5) aus und steuert die einzelnen Stromquellen mit Hilfe von Ausgangssignalen an. Je nach Auswerteergebnis werden die einzelnen Stromquellen aktiviert. Die Amplitude des Ausgangssignals des Digital-Analog-Umsetzers ist von der Summe der einzelnen Stromquellen abhängig.

Ein 4-Bit D/A-Umsetzer, d. h. M = 4, hat 2⁴ = 16 schaltbare elektrische Quellen. Das digitale Eingangsdatenwort hat üblicherweise eine Breite von vier Bit und ei nen Wertebereich von 0 bis 15. Der Wert des 4-Bit Eingangsdatenwortes legt die Anzahl einzuschaltender elektrischer Quellen fest. Berücksichtigt man, daß ein definierter Wert, z. B. "0", des Eingangsdatenwortes benötigt wird, um alle elektri schen Quellen auszuschalten, erkennt man, daß sich mit einem 4-Bit Eingangsdatenwort maximal 15 elektrische Quellen einschalten lassen. Aus schaltungs technischen Gründen ist es jedoch üblich, D/A-Umsetzer mit einer geraden An zahl schaltbarer elektrischer Quellen herzustellen. Das heißt, beim Stand der Technik wird eine der elektrischen Quellen des D/A-Umsetzers nicht genutzt.

Diese Vorgehensweise bedeutet, daß der oben beschriebene 4-Bit D/A-Umsetzer beispielsweise von einem sinusförmigen Eingangssignal mit der Amplitude "8" nur Werte von "-7" bis "+7" verarbeitet. Diese Beschränkung des Wertebereiches hat z. B. bei Audiosignalen eine verschlechterte Wiedergabequalität zur Folge.

Demgemäß ist es Aufgabe der Erfindung, einen D/A-Umsetzer vorstehend ge nannter Art zur Verfügung zu stellen, bei dem der Wertebereich vergrößert ist.

Die Aufgabe wird durch einen D/A-Umsetzer mit den im Anspruch 10 angegebe nen Merkmalen gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen An sprüchen 11 bis 16 angegeben.

Bei einem erfindungsgemäßen D/A-Umsetzer weist ein Eingangsdatenwort eine Breite von R Bit auf, wobei R < M ist. Der Erfindung liegt die Erkenntnis zu Grunde, daß ein Ein- und Ausschalten aller 2^M elektrischer Quellen nur möglich ist, wenn das Eingangsdatenwort eine Breite größer M hat. Eine Steuereinheit des D/A-Umsetzers schaltet alle elektrischen Quellen ein, falls das R Bit breite Ein gangsdatenwort im Bereich der höherwertigen Bitstellen R-M einen Binärwert größer "0" hat. Das bedeutet, daß mindestens ein Bit der höherwertigen Bitstellen R-M auf einen Wert "1" gesetzt ist.

Die M niedrigerwertigen Bitstellen des Eingangsdatenwortes werden genutzt, um von den 2^M schaltbaren elektrischen Quellen 2^M - 1 elektrische Quellen ein- und auszuschalten. Lediglich die Anweisung an die Steuereinheit, alle elektrischen Quellen einzuschalten, erfordert eine Erweiterung des Eingangsdatenwortes um zusätzliche Bitstellen.

Die Erfindung ermöglicht dem D/A-Umsetzer das Verarbeiten von Werten eines Eingangssignals, die das Einschalten aller elektrischer Quellen erfordern. Bei spielsweise verarbeitet ein erfindungsgemäßer D/A-Umsetzer von dem oben be schriebenen sinusförmigen Eingangssignal mit der Amplitude "8" den gesamten Wertebereich von "-8" bis "+8", so daß die Erfindung z. B. die Wiedergabequalität von Audiosignalen verbessert.

Eine vorteilhafte Weiterbildung der Erfindung sieht vor, das Eingangsdatenwort um ein Bit zu erweitern, d. h. R = M + 1. Für den oben beschriebenen 4-Bit D/A- Umsetzer bedeutet dies, daß das Eingangsdatenwort eine Breite von fünf Bit hat. Die Steuereinheit schaltet alle elektrischen Quellen ein, falls dieses zusätzliche Bit gesetzt ist.

Die elektrischen Quellen sind Spannungsquellen oder Stromquellen. Vorteilhaft ist die Verwendung von Stromquellen, weil diese besonders einfach aus Tran sistorschaltungen aufzubauen sind. Solche Transistorschaltungen lassen sich als integrierte Schaltungen realisieren. Dies ermöglicht eine besonders kompakte Bauweise des erfindungsgemäßen D/A-Umsetzers.

Günstig ist es, wenn der D/A-Umsetzer eine weitere Stromquelle enthält, deren Strom dem Stromsignal der eingeschalteten Stromquellen hinzugefügt wird. Ein Ausgangsstrom, der beispielsweise einen Wertebereich von -8 mA bis +8 mA hat, läßt sich mit einem D/A-Umsetzer realisieren, bei dem jede schaltbare Strom quelle einen Strom von 1 mA liefert und die weitere Stromquelle einen Strom von - 8 mA liefert.

Ferner kann der D/A-Umsetzer dahingehend erweitert werden, daß durch die M Bitstellen des Eingangsdatenwortes gemäß dem bekannten 2er-Kompliment ne gative und positive Werte dargestellt werden. Diese Weiterbildung ist insbeson dere für die Umsetzung von digitalisierten Meßwerten in analoge elektrische Si gnale geeignet. Darüber hinaus läßt sich aus einer gemäß dem 2er-Kompliment dargestellten Zahl besonders einfach die Anzahl einzuschaltender Quellen ermit teln. Dies wird bei der Beschreibung des Ausführungsbeispieles noch dargelegt.

Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Darin zeigen:

Fig. 1 eine erfindungsgemäße Anordnung zum Erzeugen eines in seiner Bitbreite begrenzten digitalen Signals mit einem Digital/Analog-Um setzer,

Fig. 2 Kurvenverläufe nach verschiedenen Bearbeitungsstufen einer An ordnung ohne Rückkopplung eines einen Grenzwert überschreiten den Anteils,

Fig. 3 Kurvenverläufe nach verschiedenen Bearbeitungsstufen der erfin dungsgemäßen Anordnung, d. h. mit Rückkopplung des einen Grenzwert überschreitenden Anteils,

Fig. 4 ein 5-Bit Eingangsdatenwort,

Fig. 5 schematisch den Aufbau eines erfindungsgemäßen Digital/Analog- Umsetzers mit Thermometerdecoder für M = 4 und N = 5, und

Fig. 6 eine Funktionstabelle für den in Fig. 5 gezeigten Digital/Ananlog- Umsetzer.

Fig. 1 zeigt eine erfindungsgemäße Anordnung 10, die eine Quantisierstufe 20, eine Begrenzerstufe 30 und einen D/A-Umsetzer U (Digital/Analog-Umsetzer) umfaßt. Die Anordnung 10 erzeugt aus einem Datenstrom IN, der aus 16 Bit breiten Datenworten besteht, die auf einer nicht dargestellten optischen Spei cherplatte gespeichert sind, einen Datenstrom OUT. Der Datenstrom OUT besteht aus 5 Bit breiten Datenwörtern, die vom D/A-Umsetzer U, der 16 Stromquellen hat, in einen analogen elektrischen Strom oder eine analoge elektrische Span nung umgesetzt werden. Die Datenworte des Datenstromes IN sind Fließkomma zahlen, für deren Werte gilt

-8,0 ≦ IN < +8,0.

Die Werte der Datenworte des Datenstromes OUT stellen Ganzzahlen dar, für deren gilt:

-8 ≦ OUT ≦ +8.

Im folgenden werden der Aufbau und die Funktion der Quantisierstufe 20 be schrieben. Zur Quantisierstufe 20 gehören ein Quantisierer Q mit einem Quanti sierereingang QI und mit einem Quantisiererausgang QO sowie ein erster Filterbaustein F1 mit einem Filtereingang FI1 und mit einem Filterausgang FO1. Dem Quantisierereingang QI ist eine erste Addierstufe A1 mit einem ersten Eingang A11 und einem zweiten Eingang A12 vorgeschaltet. Ein Ausgang A13 der ersten Addierstufe A1 ist mit dem Quantisierereingang QI und einem addierenden Ein gang S11 einer ersten Subtrahierstufe S1 verbunden. Ein subtrahierender Ein gang S12, an dem ein zu subtrahierendes Datenwort anliegt, ist mit dem Quanti siererausgang QO verbunden. An einem Ausgang S13 der ersten Subtrahierstufe S1 liegt ein Quantisierungsfehlerdatenwort EQ an, das vom ersten Subtrahierer S1 gebildet wird. Ein vom ersten Filterbaustein F1 gebildetes gefiltertes Quanti sierungsfehlerdatenwort E1 liegt am zweiten Eingang A12 der ersten Addierstufe A1 an.

Die erste Addierstufe A1 bildet aus einem 16 Bit breiten Datenwort des Daten stroms IN und dem gefilterten Quantisierungsfehlerdatenwort E1 ein Eingangs datenwort A für den Quantisierbaustein Q. Der Quantisierbaustein Q bildet den Wert eines quantisierten Datenwortes B durch Abrunden des Wertes des Ein gangsdatenwortes A auf die nächst kleinere Ganzzahl. Durch diese Vorgehens weise gilt für den Wert des Quantisierungsfehlerdatenwortes EQ

0 ≦ EQ < 1.

Der erste Filterbaustein F1 bildet aus dem Quantisierungsfehlerdatenwort EQ das gefilterte Quantisierungsfehlerdatenwort E1 gemäß der bereits erwähnten Funk tion

E1(T) = 2EQ(T - 1) - EQ(T - 2).

Darin ist E1(T) ein gefiltertes Quantisierungsfehlerdatenwort in einem Takt T, EQ(T - 1) das Quantisierungsfehlerdatenwort des vorherigen Taktes T - 1 und EQ(T - 2) das Quantisierungsfehlerdatenwort des Taktes T - 2. Für den Wert des gefilterten Quantisierungsfehlerdatenwortes E1 gilt somit

-1 < E1 < 2.

Für die Werte der Eingangsdatenwörter A gilt daher

-9,0 ≦ A < 10,0

und damit für die Werte der quantisierten Datenwörter B

-9 ≦ B ≦ 9.

Für die Darstellung der Werte der quantisierten Datenwörter B genügen 5 Bit breite Datenwörter. Aufgabe eines Begrenzerbausteines L ist es nun, die Werte der quantisierten Datenwörter B auf Werte von "-8" bis "+8" zu begrenzen, so daß durch Übermittlung der Datenwörter D des Datenstromes OUT an den D/A- Umsetzer genau 16 Stromquellen angesprochen werden.

Wie bereits erläutert wird durch den ersten Filterbaustein F1 ein Regelkreis mit Tiefpassverhalten realisiert. Dieser erste Filterbaustein F1 vermindert das Quan tisierungsrauschen in dem für Sprache wichtigen Frequenzbereich von 0 bis 20 kHz.

Im weiteren Verlauf werden nun der Aufbau und die Funktion der Begrenzerstufe 30 beschrieben. Sie umfaßt den Begrenzerbaustein L mit einem Begrenzerein gang LI und mit einem Begrenzerausgang LO sowie einen zweiten Filterbaustein F2 mit einem Filtereingang FI2 und mit einem Filterausgang FO2.

Eine dem Begrenzerbaustein L vorgeschaltete zweite Addierstufe A2 hat einen ersten Eingang A21, an dem das quantisierte Datenwort B anliegt, und einen zweiten Eingang A22. Ein Ausgang A23 der zweiten Addierstufe A2 ist mit dem Begrenzereingang LI und einem addierenden Eingang S21 einer zweiten Subtra hierstufe S2 verbunden. Ein subtrahierender Eingang S22 ist mit dem Begrenzer ausgang LO verbunden. An einem Ausgang S23 des Subtrahierers S2 liegt ein Abschneidedatenwort EL an, das den Wert des den oberen oder den unteren Grenzwert überschreitenden Anteil eines Begrenzereingangsdatenwortes C hat.

Die zweite Addierstufe A2 bildet aus dem quantisierten Datenwort B und einem gefilterten Abschneidedatenwort E2, das am Filterausgang FO2 des zweiten Fil terbausteins F2 anliegt, das am Begrenzereingang LI anliegende Begrenzerein gangsdatenwort C. Überschreitet das Begrenzereingangsdatenwort C den oberen Grenzwert "8", wird ein Begrenzerausgangsdatenwort D auf den Wert "8" gesetzt. Ist das Begrenzereingangsdatenwort C kleiner als ein unterer Grenzwert "-8", setzt der Begrenzer das Begrenzerausgangsdatenwort D auf den Wert "-8". Für alle übrigen Werte des Begrenzereingangsdatenwortes C hat das Begrenzeraus gangsdatenwort D den Wert des Begrenzereingangsdatenwortes C. Damit erge ben sich für das Begrenzerausgangsdatenwort D 17 mögliche Werte, die mit ei nem fünf Bit breiten Datenwort an den D/A-Umsetzer U zu übertragen sind.

Die zweite Subtrahierstufe S2 bildet aus der Differenz zwischen dem Begren zereingangsdatenwort C und dem Begrenzerausgangsdatenwort D das Abschnei dedatenwort EL, das am Filtereingang F12 des zweiten Filterbausteins F2 anliegt. Der zweite Filterbaustein F2 ist in diesem Beispiel ein Speicher, in dem das Ab schneidedatenwort EL gespeichert und als gefiltertes Abschneidedatenwort E2 dem nächsten quantisierten Datenwort B an der zweiten Addierstufe A2 hinzuge fügt wird.

Das Eingreifen des Begrenzers L führt zu einem Anstieg des Klirrfaktors im Be reich des oberen und im Bereich des unteren Grenzwertes. Das Ansteigen des Klirrfaktors wird durch die Rückführung des Abschneideanteils auf den Daten strom der quantisierten Datenwörter B weitgehend vermieden. Durch den zweiten Filterbaustein F2 wird, analog zur Quantisierstufe 20, ein Regelkreis mit Tiefpass verhalten realisiert. Dieser Regelkreis mit Tiefpassverhalten filtert die für den An stieg des Klirrfaktors verantwortlichen Oberschwingungen.

Die begrenzten Datenwörter D bilden den Datenstrom OUT und haben folgende Eigenschaften: Alle Datenwörter D haben einen ganzzahligen Wert von "-8" bis "+8" und eine Datenbreite von fünf Bit.

Die Datenwörter D des Datenstromes OUT werden an einen Eingang UI des D/A- Umsetzers U weitergeleitet. Der D/A-Umsetzer U erzeugt einen analogen elektri schen Strom, dessen Wert dem Wert des am Eingang UI anliegenden Datenwor tes D entspricht.

Anhand der in den Fig. 2 und 3 dargestellten Meßkurven K1-K4 bzw. K5-K8 (Fig. 3) wird die Wirkung des zweiten Filterbausteins F2 beschrieben. Die in den Kurven K1-K4 gezeigten Werte wurden mit einer ersten Anordnung zur Erzeu gung eines 5-Bit-Datenstromes erzeugt, wobei die erste Anordnung eine her kömmliche Begrenzerstufe ohne Rückkopplung hat. Das bedeutet, der den obe ren oder den unteren Grenzwert überschreitende Anteil wird den quantisierten Datenwörtern nicht hinzugefügt. Die Kurven K5-K8 wurden an einer zweiten, erfindungsgemäßen Anordnung aufgenommen, die eine Begrenzerstufe mit Rück kopplung hat.

Eine erste Kurve K1 und eine zweite Kurve K5 (Fig. 3) zeigen jeweils eine aus Datenwörtern des Datenstromes IN bestehende digitalisierte Sinusschwingung mit der Amplitude "8". Eine dritte Kurve K2 und eine vierte Kurve K6 zeigen jeweils einen Datenstrom quantisierter Datenwörter B, der am Quantisiererausgang QO gemessen worden ist. Die quantisierten Datenwörter B haben ganzzahlige Werte von "-9" bis "9". Man erkennt 19 Quantisierungsstufen. Ferner ist der durch die Rückkopplung vergrößerte Wertebereich zu beachten.

Werte einer fünften Kurve K3 sind von einer Begrenzerstufe ohne Rückkopplung erzeugt worden; die Werte einer sechsten Kurve K7 dagegen wurden von einer Begrenzerstufe mit Rückkopplung erzeugt. Die Werte der fünften und der sech sten Kurve K3 bzw. K7 liegen in einem Bereich von "-8" bis "+8". Im Vergleich zu einem Kurvenabschnitt 40 der fünften Kurve K3 zeigt ein Kurvenabschnitt 50 der sechsten Kurve K3 einen annähernd konstanten Verlauf. Entsprechend zeigt ein Kurvenabschnitt 60 einer siebten Kurve K4, die ein von einem D/A-Umsetzer er zeugtes Analogsignal darstellt, einen sehr zackigen Verlauf. Eine achte Kurve K8, die ebenfalls ein von einem D/A-Umsetzer erzeugtes Analogsignal zeigt, hat in einem entsprechenden Kurvenabschnitt 70 einen gleichmäßigen, annähernd si nusförmigen Verlauf.

Das Beispiel zeigt, daß die Rückkopplung des den Grenzwert überschreitenden Anteils zu einer deutlichen Verringerung des Klirrfaktors im Bereich maximaler Amplitude führt. Ohne die Erfindung wäre ein der Quantisierstufe zugeführtes Si gnal so zu begrenzen, daß eine Wertebereichsüberschreitung vermieden wird. Insbesondere für die Wiedergabe von Audiosignalen bedeutet diese Begrenzung des Signals eine verschlechterte Wiedergabe. Durch die Erfindung ist diese Be grenzung des Signals nicht notwendig.

Die Fig. 4 bis 6 beschreiben ein Ausführungsbeispiel eines Digital/Analog- Umsetzers mit vergrößertem Wertebereich.

Fig. 4 zeigt ein 5-Bit Eingangsdatenwort DW, das ein Zusatzbit Z, dessen Wert festlegt, ob alle Stromquellen eines erfindungsgemäßen D/A-Umsetzers eingegeschaltet werden, enthält. Hat das Zusatzbit Z einen ersten Binärwert "1", sind alle elektrischen Quellen einzuschalten.

Bei einem zweiten Binärwert "0" des Zusatzbits Z, legt ein durch Bits B1 bis B4 gebildeter 4-Bit Bereich die Anzahl einzuschaltender Quellen fest. Die vier Bits B1 bis B4 stellen gemäß dem bekannten 2er-Kompliment eine Zahl im Wertebereich von "-8" bis "+7" dar. Dabei wird das Bit B1 als Vorzeichenbit verwendet. Für po sitive Zahlen hat das Vorzeichenbit B1 einen ersten Wert "0" und für negative Zahlen einen zweiten Wert "1 ". Der in der Fig. 4 dargestellte 4-Bit Bereich hat einen Wert "-3".

Fig. 5 zeigt einen erfindungsgemäßen D/A-Umsetzer (Digital/Analog-Umsetzer) 110, der das 5 Bit breite Eingangsdatenwort DW in einen analogen Ausgangs strom IS umwandelt. Ein Thermometerdecoder TD des D/A-Umsetzers 110 steuert 16 Schalter SW1 bis SW16, von denen aus Gründen der Übersichtlichkeit nur die Schalter SW1, SW15 und SW16 dargestellt sind. Mit Hilfe der Schalter SW1 bis SW16 werden 16 gleiche Stromquellen P1 bis P16 ein- und ausgeschaltet, von denen nur die Stromquellen P1, P15 und P16 eingezeichnet sind. Jede Strom quelle P1 bis P16 liefert einen Strom von 1 mA. Eine weitere Stromquelle P17 lie fert einen Strom IP, der einen Wert von -8 mA hat. Ein Stromsummator K bildet den Ausgangsstrom IS, indem er die Ströme derjenigen Stromquellen P1 bis P16, die eingeschaltet sind, und den Strom IP addiert.

Der Thermometerdecoder TD liest von einer Eingangsleitung 120 das 5 Bit breite Eingangsdatenwort DW ein und wertet zunächst das Zusatzbit Z aus. Hat das Zu satzbit Z den ersten Wert "1", schließt der Thermometerdecoder TD die Schalter SW1 bis SW16, so daß alle Stromquellen P1 bis P16 eingeschaltet werden. Der Ausgangsstrom DW hat in diesem Fall den Wert +8 mA.

Hat das Zusatzbit Z den zweiten Wert "0", ermittelt der Thermometerdecoder TD die Anzahl einzuschaltender Stromquellen P1 bis P15 anhand des durch den 4- Bit Bereich des Eingangsdatenwortes DW dargestellten Wertes. Hierzu invertiert der Thermometerdecoder TD das Vorzeichenbit B1. Der Binärwert des so verän derten 4-Bit Bereiches ist gleich der Anzahl der einzuschaltenden Stromquellen P1 bis P15. Für einen Binärwert "0101" des 4-Bit Bereiches ergibt sich nach der Invertierung des Vorzeichenbits B1, das ist das am weitest links stehende Bit, ein Binärwert "1101". Dieser ist gleich dem Dezimalwert "13". Der Thermometerdecoder TD schließt die Schalter SW1 bis SW13, um die Stromquellen P1 bis P13 einzuschalten. Der Ausgangsstrom IS hat damit den Wert 5 mA.

Die Tabelle in Fig. 6 hat für jedes mögliche 5-Bit Eingangsdatenwort DW eine Zeile zi, mit i = 1 bis 17. Für jede Zeile z1-z17 enthält eine erste Spalte SP1 den Binärwert des Zusatzbits Z und eine zweite Spalte SP2 den Binärwert des 4-Bit Bereiches des Eingangsdatenwortes DW. Eine dritte Spalte SP3 enthält für jede Zeile z1 bis z17 die Anzahl einzuschaltender Stromquellen P1 bis P16, und eine vierte Spalte SP4 enthält den Wert des Ausgangsstromes IS.

Man erkennt, daß der Ausgangsstrom IS Werte von -8 mA bis +8 mA annimmt. Die Erfindung vermeidet die oben beschriebene Beschränkung des Wertebereiches des Eingangsdatenwortes auf Werte von "-7" bis "+7". Der Wertebereich des D/A- Umsetzers wurde demgemäß vergrößert.

Claims

1. Anordnung zum Erzeugen eines in seiner Bitbreite begrenzten digitalen Datenstroms,
bei der ein digitaler Datenstrom (IN) mit N Bit breiten Datenwörtern einem Quantisierbaustein (Q) zugeführt ist, der aus dem N Bit breiten Datenstrom (IN) einen digitalen Datenstrom (B) mit M Bit breiten Datenwörtern erzeugt, wobei M < N ist,
der M Bit breite Datenstrom (B) einem digitalen Begrenzerbaustein (L) zu geführt ist, der an seinem Ausgang (LO) den begrenzten digitalen Daten strom (OUT) ausgibt,
und bei der der Begrenzerbaustein (L) die digitalen Datenwörter bei Über schreiten eines vorgegebenen Wertes auf einen Grenzwert begrenzt und den den Grenzwert überschreitenden Anteil (EL) einem Speicherbaustein (FI2) zuführt, der diesen Anteil nachfolgenden Datenwörtern des M Bit brei ten Datenstroms (B) hinzufügt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein dem Quan tisierbaustein zugeführtes Eingangsdatenwort (A) aus der Summe des N Bit breiten Datenwortes und einem aus der Differenz zwischen einem vorherge henden Eingangsdatenwort (A) und dem M Bit breiten Datenwort (B) gebil detes Quantisierungsfehlerdatenwort (EQ) besteht.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß ein gefiltertes Quantisierungsfehlerdatenwort (E1) gemäß der Filterfunktion
eh(T) = 2e(T - 1) - e(T2)
gebildet wird, wobei eh(T) das gefilterte Quantisierungsfehlerdatenwort (E1) in einem aktuellen Takt T, e(T - 1) das Quantisierungsfehlerdatenwort des Taktes T - 1 und e(T - 2) das Quantisierungsfehlerdatenwort des Taktes T - 2 ist.

4. Anordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Quantisierbaustein (Q) den Wert des M Bit breiten Datenwortes (B) durch Runden des Wertes des Eingangsdatenwortes (A) bildet.

5. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekenn zeichnet, daß der digitale Begrenzerbaustein (L) die zugeführten digitalen Datenwörter (C) durch einen oberen Grenzwert und einen unteren Grenz wert begrenzt.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß der obere und der untere Grenzwert bei gleichem Betrag unterschiedliche Vorzeichen ha ben.

7. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekenn zeichnet, daß N = 16 und M = 4 ist.

8. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekenn zeichnet, daß der vom Begrenzerbaustein (L) erzeugte digitale Datenstrom (OUT) einem D/A-Umsetzer (Digital/Analog-Umsetzer) zugeführt ist, der die begrenzten Datenwörter (D) in eine analoge elektrische Größe wandelt.

9. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekenn zeichnet, daß sie zur Verarbeitung von Audiosignalen und Fernsehsignalen verwendet wird.

10. Digital/Analog-Umsetzer (110), der den Wert eines digitalen, mindestens M Bit breiten Eingangsdatenwortes (DW) in ein analoges elektrisches Signal (IS) umwandelt,
mit 2^M gleichen, schaltbaren elektrischen Quellen (P1-P16)
und mit einer Steuereinheit (TD), die abhängig vom binären Wert der M Bitstellen (B1-B4) des Eingangsdatenwortes (DW) eine Anzahl von Quellen (P1-P15) einschaltet, um das analoge elektrische Signal (IS) zu erzeugen,
dadurch gekennzeichnet, daß das Eingangsdatenwort (DW) eine Breite von R Bit hat, wobei R < M ist,
und daß die Steuereinheit (TD) alle elektrischen Quellen (P1-P16) ein schaltet, falls das R Bit breite Eingangsdatenwort (DW) im Bereich der hö herwertigen Bitstellen R - M (Bit Z) einen binären Wert größer "0" hat.

11. Digital/Analog-Umsetzer nach Anspruch 10, dadurch gekennzeichnet, daß R = M + 1 ist.

12. Digital/Analog-Umsetzer nach Anspruch 10 oder 11, dadurch gekennzeich net, daß die elektrischen Quellen Stromquellen (P1-P16) sind.

13. Digital/Analog-Umsetzer nach Anspruch 10 oder 11, dadurch gekennzeich net, daß die elektrischen Quellen (P1-P16) Spannungsquellen sind.

14. Digital/Analog-Umsetzer nach Anspruch 12, dadurch gekennzeichnet, daß der Digital/Analog-Umsetzer (110) eine weitere Stromquelle (P17) enthält, deren Strom (IP) dem erzeugten Analogsignal (IS) hinzugefügt wird.

15. Digital/Analog-Umsetzer nach einem der Ansprüche 10 bis 14, dadurch ge kennzeichnet, daß durch die M Bits (B1-B4) des Eingangsdatenwortes (DW) gemäß dem 2er-Kompliment negative und positive Werte dargestellt werden.

16. Digital/Analog-Umsetzer nach einem der Ansprüche 10 bis 15, dadurch ge kennzeichnet, daß die Steuereinheit (TD) ein Thermometerdecoder ist.