KR102096294B1 - 노이즈 셰이핑 회로 및 시그마-델타 디지털-아날로그 컨버터 - Google Patents

노이즈 셰이핑 회로 및 시그마-델타 디지털-아날로그 컨버터 Download PDF

Info

Publication number
KR102096294B1
KR102096294B1 KR1020177036107A KR20177036107A KR102096294B1 KR 102096294 B1 KR102096294 B1 KR 102096294B1 KR 1020177036107 A KR1020177036107 A KR 1020177036107A KR 20177036107 A KR20177036107 A KR 20177036107A KR 102096294 B1 KR102096294 B1 KR 102096294B1
Authority
KR
South Korea
Prior art keywords
filter
output signal
digital
modulation unit
noise
Prior art date
Application number
KR1020177036107A
Other languages
English (en)
Other versions
KR20190010397A (ko
Inventor
원-지 왕
Original Assignee
선전 구딕스 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 구딕스 테크놀로지 컴퍼니, 리미티드 filed Critical 선전 구딕스 테크놀로지 컴퍼니, 리미티드
Publication of KR20190010397A publication Critical patent/KR20190010397A/ko
Application granted granted Critical
Publication of KR102096294B1 publication Critical patent/KR102096294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 출원은 노이즈 셰이핑 회로를 제공하며, 노이즈 셰이핑 회로는 제1 디지털 입력 신호에 따라 제1 디지털 출력 신호를 생성하도록 구성된 제1 변조 유닛- 상기 제1 변조 유닛은 제1 양자화기를 포함함-; 상기 제1 양자화기의 입력 단자 및 출력 단자에 연결되고 제1 양자화 노이즈를 생성하도록 구성된 제1 감산기; 및 제2 디지털 입력 신호에 따라 제2 디지털 출력 신호를 생성하도록 구성된 제2 변조 유닛을 포함하며, 상기 제2 디지털 입력 신호는 상기 제1 양자화 노이즈와 관련되며, 상기 노이즈 셰이핑 회로는 상기 제1 디지털 출력 신호 및 상기 제2 디지털 출력 신호에 따라 전체 아날로그 출력 신호를 생성한다.

Description

노이즈 셰이핑 회로 및 시그마-델타 디지털-아날로그 컨버터
본 발명은 노이즈 셰이핑 회로 및 시그마-델타 디지털-아날로그 컨버터(digital-to-analog convertor, DAC)에 관한 것으로, 특히 노이즈 에너지를 낮출 수 있는 노이즈 셰이핑 회로 및 시그마-델타 DAC에 관한 것이다.
오버샘플링 시그마-델타(ΣΔ) 변조기는 고분해능(high resolution) 아날로그-디지털 컨버터(analog-to-digital convertor, ADC) 또는 디지털-아날로그 컨버터(digital-to-analog convertor, DAC)에 적합하다. 예를 들어, 시그마-델타 DAC는 업샘플링 회로, 필터, 양자화기(quantizer), 디지털-아날로그 컨버터 및 로우 패스 필터(low pass filter, LPF)를 포함한다.
시그마-델타 DAC의 분해능을 증가시키기 위해, 이는 오버샘플링 속도(rate)를 증가시키거나 필터의 차수(order)를 증가시키거나 심지어 양자화기내에서 비트 수를 증가시키는 것에 의해 달성될 수 있다. 높은 오버샘플링 속도는 더 많은 전력을 소비하는 단점이 있다. 필터 차수가 높을수록 대역외 노이즈(out-of-band noise)의 에너지가 커지고 백엔드(backend) 아날로그 로우 패스 필터의 코스트(cost)를 증가시킨다. 또한, 양자화기내의 더 많은 비트 수가 대역외 노이즈를 감소시킬지라도, 한정된 수의 양자화 비트의 조건하에서, 대역외 노이즈의 에너지는 여전히 높다. 따라서 특정 코너(corner) 주파수를 갖는 LPF는 대역외 노이즈를 걸러 내는 것이 요구된다.
LPF는 연산 증폭기, 저항기(resistor) 및 커패시터로 구성된다. 노이즈는 LPF의 저항에 비례하기 때문에, 높은 신호 대 노이즈비(signal-to-noise ratio, SNR)를 달성하기 위해서, 저항기의 저항(resistance)이 작아야 한다. 그러나 LPF의 코너 주파수를 유지하기 위해, LPF는 커패시턴스가 큰 커패시터를 필요로 하는데, 이는 너무 큰 회로 면적을 요구한다.
따라서, 종래 기술을 개선할 필요가 있다.
그러므로 종래 기술의 단점을 개선하기 위해, 노이즈 에너지를 낮출 수 있는 노이즈 셰이핑 회로 및 시그마-델타 DAC를 제공하는 것이 본 출원의 주요 목적이다.
위에 기술된 문제를 해결하기 위하여, 본 출원은 노이즈 셰이핑 회로를 제공하며, 상기 노이즈 셰이핑 회로는, 제1 디지털 입력 신호에 따라 제1 디지털 출력 신호를 생성하도록 구성된 제1 변조 유닛 - 상기 제1 변조 유닛은, 제1 전달 함수를 갖는 제1 필터 및 상기 제1 필터에 연결된(coupled) 제1 양자화기(quantizer)를 포함함 -; 상기 제1 양자화기의 입력 단자 및 출력 단자에 연결되고 제1 양자화 노이즈를 생성하도록 구성된 제1 감산기(subtractor); 및 제2 디지털 입력 신호에 따라 제2 디지털 출력 신호를 생성하도록 구성된 제2 변조 유닛을 포함하며, 상기 제2 디지털 입력 신호는 상기 제1 양자화 노이즈와 관련되며, 상기 제2 변조 유닛은, 제2 전달 함수를 갖는 제2 필터; 및 상기 제2 필터에 연결된 제2 양자화기를 포함하고, 상기 노이즈 셰이핑 회로는 상기 제1 디지털 출력 신호 및 상기 제2 디지털 출력 신호에 따라 전체(overall) 아날로그 출력 신호를 생성한다.
바람직하게(Preferably), 상기 노이즈 셰이핑 회로는, 제3 전달 함수를 가지고, 상기 제2 변조 유닛에 연결되고 필터 결과를 생성하도록 구성된 제3 필터를 포함하고, 상기 노이즈 셰이핑 회로는 상기 제1 디지털 출력 신호 및 상기 필터 결과에 따라 상기 전체 아날로그 출력 신호를 생성한다.
바람직하게, 상기 노이즈 셰이핑 회로는 제4 전달 함수를 가지고, 상기 제1 감산기와 상기 제2 변조 유닛 사이에 연결되며, 상기 제1 양자화 노이즈에 따라 상기 제2 디지털 입력 신호를 생성하도록 구성된 제4 필터를 포함한다.
바람직하게, 상기 제4 전달 함수는 상기 제1 전달 함수 및 상기 제3 전달 함수에 관련된다.
바람직하게, 상기 제4 전달 함수는 상기 제3 전달 함수의 역수(reciprocal)와 관련된다.
바람직하게, 상기 제3 필터는 DC 이득을 가지며, 상기 DC 이득은 1보다 작다.
바람직하게, 상기 제3 필터는 하이 패스(high pass) 필터이다.
바람직하게, 상기 제3 필터는, 제1 입력 단자 및 출력 단자를 포함하는 연산 증폭기; 상기 연산 증폭기의 상기 제1 입력 단자와 상기 출력 단자 사이에 연결되어 있으며, 제1 저항(resistance)에 대응하는 제1 저항기(resistor); 커패시터; 및 제2 저항에 대응하는 제2 저항기를 포함하고, 상기 커패시터 및 상기 제2 저항기는 상기 연산 증폭기의 상기 제1 입력 단자와 상기 제2 변조 유닛 사이에 연결되며, 상기 제2 저항은 상기 제1 저항에 수(number)를 곱한 값이고, 상기 수는 상기 제3 필터의 DC 이득의 역수이다.
바람직하게, 상기 노이즈 셰이핑 회로는, 상기 제1 변조 유닛에 연결되고, 상기 제1 디지털 출력 신호를 제1 아날로그 출력 신호로 변환하도록 구성된 제1 디지털-아날로그 변환기(digital-to-analog convertor, DAC); 및 상기 제2 변조 유닛과 상기 제3 필터 사이에 연결되고, 상기 제2 디지털 출력 신호를 제2 아날로그 출력 신호로 변환하도록 구성된 제2 DAC를 포함하고, 상기 제3 필터는 상기 제2 아날로그 출력 신호에 따라 상기 필터 결과를 생성하고, 상기 노이즈 셰이핑 회로는 상기 전체 아날로그 출력 신호를 상기 제1 아날로그 출력 신호와 상기 필터 결과의 합으로서 출력한다.
바람직하게, 상기 제1 필터의 제1 필터 차수(order)는 상기 제2 필터의 제2 필터 차수보다 크거나 같다.
본 출원은 시그마-델타 디지털-아날로그 변환기(sigma-delta digital-to-analog convertor)를 더 제공하며, 상기 시그마-델타 디지털-아날로그 변환기는, 제1 디지털 입력 신호를 생성하도록 구성된 업샘플링(upsampling) 회로; 및 노이즈 셰이핑 회로를 포함하고, 상기 노이즈 셰이핑 회로는 제1 디지털 입력 신호에 따라 제1 디지털 출력 신호를 생성하도록 구성된 제1 변조 유닛 - 상기 제1 변조 유닛은, 제1 전달 함수를 갖는 제1 필터 및 상기 제1 필터에 연결된 제1 양자화기를 포함함 -; 상기 제1 양자화기의 입력 단자 및 출력 단자에 연결되고 제1 양자화 노이즈를 생성하도록 구성된 제1 감산기; 및 제2 디지털 입력 신호에 따라 제2 디지털 출력 신호를 생성하도록 구성된 제2 변조 유닛을 포함하며, 상기 제2 디지털 입력 신호는 상기 제1 양자화 노이즈와 관련되며, 상기 제2 변조 유닛은, 제2 전달 함수를 갖는 제2 필터; 및 상기 제2 필터에 연결된 제2 양자화기를 포함하고, 상기 노이즈 셰이핑 회로는 상기 제1 디지털 출력 신호 및 상기 제2 디지털 출력 신호에 따라 전체 아날로그 출력 신호를 생성한다.
본 출원은 2개의 변조 유닛 및 아날로그 하이 패스 필터를 이용하여 다양한 슬로프(slope)를 갖는 셰이핑된 노이즈 스펙트럼을 형성하고, 노이즈 스펙트럼을 낮추고 SNR을 증가시키며 회로 면적을 감소시킬 수 있는 장점을 갖는다.
본 출원의 상기한 것들 및 다른 목적은 다양한 그림과 도면에 도시된 바람직한 실시 예에 대한 다음의 상세한 설명을 읽은 후에 당업자에게 명백해질 것이다.
도 1은 본 발명의 일 실시 예에 따른 시그마-델타(ΣΔ) 디지털-아날로그 컨버터(DAC)의 개략도이다.
도 2는 본 발명의 일 실시 예에 따른 노이즈 셰이핑 회로의 등가 회로 모델의 개략도이다.
도 3은 셰이핑된 노이즈 스펙트럼의 개략도이다.
도 4는 종래의 오버샘플링 시그마-델타 DAC의 개략도이다.
도 5는 본 발명의 일 실시 예에 따른 시그마-델타 DAC의 개략도이다.
본 출원의 목적, 기술적 해결방안 및 장점을 보다 명확하게 하기 위해, 첨부된 도면 및 실시 예에 의거하여 본 출원을 보다 상세하게 설명한다. 여기에 설명된 특정 실시 예는 본 출원을 설명하기 위한 것일 뿐이며, 본원을 제한하려는 의도는 아니라는 것을 이해해야 한다.
도 1을 참조하면, 도 1은 본 발명의 일 실시 예에 따른 시그마-델타(ΣΔ) 디지털-아날로그 컨버터(DAC)의 개략도이다. 시그마-델타 DAC(10)는 오버샘플링 시그마-델타 DAC이다. 디지털 신호(OD)를 전체 아날로그 출력 신호(OAA)로 변환하도록 구성된 시그마-델타 DAC(10)는 업샘플링(upsampling) 회로(12) 및 노이즈 셰이핑 회로(14)를 포함한다. 업샘플링 회로(12)는 디지털 신호(OD)에 대해 업샘플링 동작을 수행하여 디지털 입력 신호(ID1)를 생성하도록 구성된다. 노이즈 셰이핑 회로(14)는 변조 유닛(NS1, NS2), 디지털-아날로그 컨버터(DAC1, DAC2), 감산기(SUB1) 및 필터(F3, F4)를 포함한다. 업샘플링 회로(12)에 연결된 변조 유닛(NS1)은 디지털 입력 신호(ID1)를 수신하고 디지털 출력 신호(OD1)를 생성하도록 구성된다. 변조 유닛(NS1)은 필터(F1) 및 양자화기(Q1)를 포함한다. 양자화기(Q1)는 필터(F1)에 연결되고(coupled), 필터(F1)는 전달 함수(transfer function)(H1)를 갖는다. 양자화기(Q1)의 입력 단자 및 출력 단자에 연결된 감산기(SUB1)는 양자화기(Q1)에 대응하는 양자화 노이즈(e1)를 생성하도록 구성된다. 감산기(SUB1)에 연결된 변조 유닛(NS2)은 디지털 입력 신호(ID2)에 따라 디지털 출력 신호(OD2)를 생성하도록 구성되며, 디지털 입력 신호(ID2)는 양자화 노이즈(e1)에 관련된다. 또한, 변조 유닛(NS2)은 필터(F2) 및 양자화기(Q2)를 포함한다. 양자화기(Q2)는 필터(F2)에 연결되고, 필터(F2)는 전달 함수(H2)를 갖는다. 노이즈 셰이핑 회로(14)는 디지털 출력 신호(OD1) 및 디지털 출력 신호(OD2)에 따라 전체 아날로그 출력 신호(OAA)를 생성한다. 또한, 필터(F1)의 제1 필터 차수(order)는 필터(F2)의 제2 필터 차수보다 크거나 동일할 수 있다. 일 실시 예에서, 필터(F1)는 2 차(second order) 필터일 수 있다. 필터(F1)의 전달 함수(H1)는 H1(z)= z-1/(1-z- 1)2로 나타낼 수 있다. 바람직하게는, 필터(F2)는 1 차(first order) 필터일 수 있다. 필터(F2)의 전달 함수(H2)는 H2(z)=z-1/(1-z- 1)로 나타낼 수 있다.
필터(F3)는 직류(direct current, DC) 이득(1/G) 및 전달 함수(Ha)를 갖는 아날로그 필터이며, DC 주파수에 대응하는 전달 함수(Ha)의 값은 1이다. 변조 유닛(NS2)에 연결된 필터(F3)는 필터 결과(OA3)를 생성하도록 구성된다. 노이즈 셰이핑 회로(14)는 디지털 출력 신호(OD1) 및 필터 결과(OA3)에 따라 전체 아날로그 출력 신호(OAA)를 생성한다. 필터(F3)의 DC 이득(1/G)은 1보다 작다. 일 실시 예에서, 필터(F3)는 코너(corner) 주파수(Fc)를 갖는 하이 패스 필터(high pass filter, HPF)이다. 즉, 필터(F3)는 어떤 주파수가 코너 주파수(Fc)보다 작은 주파수의 신호를 걸러 내고, 코너 주파수(Fc)보다 큰 주파수의 신호를 전달할 것이다.
필터(F4)는 반전(inverting) DC 이득(-G) 및 전달 함수(Hc)를 갖는 디지털 필터이다. 감산기(SUB1)에 연결된 필터(F4)는 양자화 노이즈(e1)에 대해 필터링 동작을 수행하여 디지털 입력 신호(ID2)를 생성하도록 구성된다. 필터(F4)가 양자화 노이즈(e1)에 대해 수행하는 필터링 동작은 양자화 노이즈(e1)에 반전 이득(-G)과 전달 함수(Hc)를 곱하는 것과 동일하다. 더욱이(Moreover), 전달 함수(Hc)는 필터(F1)의 전달 함수(H1) 및 필터(F3)의 전달 함수(Ha)에 관련된다. 바람직하게, 전달 함수(Hc)는 전달 함수(Ha)의 역수(reciprocal)와 관련된다. 도 1에서, 전달 함수(Hc, H1, Ha)는 사이에(in between) 1/(1+H1)=Hc*Ha의 관계(relationship)를 갖는다. 구체적으로, 전달 함수(Hc)는 Hc(z)=1/(1+H1(z))/Ha(s)|s→z로 나타낼 수 있으며, HC(z)는 z-도메인에서 전달 함수(Hc)의 함수를 나타낸다. H1(z)는 z-도메인에서 전달 함수(H1)의 함수를 나타내고, Ha(s)는 s-도메인에서 전달 함수(Ha)의 함수를 나타내고, Ha(s)|s→z는 z-도메인에서 전달 함수(Ha)의 함수를 나타내며, 즉, Ha(s)|s→z는 s-도메인에서 z-도메인으로 Ha(s)를 변환하는 함수이다. 예시를 위해, 전달 함수(Hc)는 단순히 Hc=1/(1+H1)/Ha=1/[(1+H1)·Ha]로 나타낼 수 있다.
또한, 디지털-아날로그 컨버터(DAC1, DAC2)는 변조 유닛(NS1, NS2)에 연결되고 디지털 출력 신호(OD1, OD2)를 각각 아날로그 출력 신호(OA1, OA2)로 변환하도록 구성된다. 디지털-아날로그 컨버터(DAC2)에 연결된 필터(F3)는 아날로그 출력 신호(OA2)에 대해 필터링 동작을 수행하도록 구성된다. 필터(F3)가 아날로그 출력 신호(OA2)에 대해 수행하는 필터링 동작은 아날로그 출력 신호(OA2)에 DC 이득(1/G) 및 전달 함수(Ha)를 곱하여 필터 결과(OA3)를 생성하는 것과 동일하다. 본 실시 예에서, 노이즈 셰이핑 회로(14)는 전체 아날로그 출력 신호(OAA)를 아날로그 출력 신호(OA1)와 필터 결과(OA3)의 합으로서 출력한다.
또한, 도 2 및 도 3을 참조한다. 도 2는 본 발명의 일 실시 예에 따른 다른 노이즈 셰이핑 회로(24)의 등가 회로 모델의 개략도이다. 도 3은 셰이핑된 노이즈 스펙트럼의 개략도이다. 노이즈 셰이핑 회로(24)는 변조 유닛(NS1", NS2") 및 필터(F3", F4")를 포함한다. 도 2에서, s는 디지털 입력 신호(ID1)를 나타내고, e1은 양자화기(Q1)에 의해 초래된 양자화 노이즈를 나타내며, e2는 양자화기(Q2)에 의해 초래된 양자화 노이즈를 나타낸다. 도 3에서, 파선(dashed line)은 1차 셰이핑(first order shaping) 후의 노이즈 스펙트럼을 나타내고, 점선(dotted line)은 2차 셰이핑 후의 노이즈 스펙트럼을 나타내며, 실선(solid line)은 노이즈 셰이핑 회로(24)에 의해 셰이핑된 노이즈의 노이즈 스펙트럼을 나타낸다. 간결하게 하기 위해, 노이즈 셰이핑 회로(14) 상의 디지털-아날로그 컨버터(DAC1, DAC2)에 의해 발생된 영향(effect)은 다음의 설명에서 무시된다.
변조 유닛(NS1")은 (신호 s에 대응하는) 디지털 입력 신호(ID1)를 수신한 후에 양자화 노이즈(e1)에 대해 노이즈 셰이핑을 수행한다. 변조 유닛(NS1")에 의해 출력되는 신호는 s+e1*(1-H1)으로 나타낼 수 있다. 또한, 필터(F4")는 양자화 노이즈(e1)에 대해 필터링 동작을 수행한다. 따라서 필터(F4'')에 의해 출력되는 신호는 G·Hc·e1로 나타낼 수 있다. 변조 유닛(NS2")은 필터(F4")에 의해 출력된 출력 신호(G·Hc·e1)를 수신하고, 양자화 노이즈(e2)에 대해 노이즈 셰이핑을 수행한다. 변조 유닛(NS2")에 의해 출력된 신호는 -G·Hc·e1+e2·(1-H2)로 나타낼 수 있다. 필터(F3")는 변조 유닛(NS2")에 의해 출력된 신호에 대해 필터링 동작을 수행한다. 필터(F4")의 전달 함수(Hc)와 필터(F3")의 전달 함수(Ha)는 Hc=(1-H1)/Ha의 관계를 가지며, 필터(F3")의 DC 이득은 (1/G)이며, 양자화 노이즈(e1)에 관련된 변조 유닛(NS1")에 의해 출력된 출력 신호내의 성분(component)은, 양자화 노이즈(e1)에 관련된 변조 유닛(NS2")에 의해 출력된 출력 신호내의 성분에 의해 제거(cancel)될 수 있다. 따라서, 노이즈 셰이핑 회로(24)에 의해 출력된 신호(전체 아날로그 출력 신호 OAA에 대응함)는
Figure 112017124703627-pct00001
로 나타낼 수 있다.
특히(Notably), 노이즈 셰이핑 회로(24)에 의해 출력된 신호내에서, 양자화 노이즈에 관련된 신호 성분은 (1/G)e2·Ha·H2이며, 필터(F2")는 1차 필터일 수 있다. 전달 함수(H2)는 H2(z)=z-1로 나타낼 수 있다. 일 실시 예에서, 필터(F3")는 코너 주파수(Fc) 내의 1차 하이 패스 필터일 수 있다. 다시 말하자면, 주파수가 코너 주파수(Fc)보다 작은 경우, 전달 함수(Ha)는 대략 1차 감쇠(first order attenuation)이고; 주파수가 코너 주파수(Fc)보다 큰 경우, 전달 함수(Ha)는 1이다. 이러한 상황에서, 주파수가 코너 주파수(Fc)보다 작은 경우, 필터(F2)는 1차 필터이고, 전달 함수(Ha)는 신호(e2·H2)에 대해 1차 감쇠를 적용할 것이다. 따라서, 노이즈 셰이핑 회로(24)는 양자화 노이즈에 대해 2차 노이즈 셰이핑을 수행할 것이다. 한편, 주파수가 코너 주파수(Fc)보다 큰 경우, 전달 함수(Ha)는 1이고, 필터(F2)는 여전히 1차 필터이다. 따라서, 노이즈 셰이핑 회로(24)는 양자화 노이즈에 대해 1차 노이즈 셰이핑을 수행할 것이다. 즉, 노이즈 셰이핑 회로(24)는 필터(F4)의 반전 DC 이득(-G)을 이용하여 변조 유닛(NS1")에 의해 초래된 양자화 노이즈(e1)(즉, e1·(1-H1))를 변조 유닛(NS2")에 의해 초래된 양자화 노이즈(e2)(즉, (1/G)e2·Ha·(1-H2))로 대체한다. 양자화 노이즈(e2)는 전달 함수(H2, Ha)를 통해 필터(F2", F3")에 의해 처리되기 때문에, 셰이핑된 노이즈 스펙트럼은 도 3에서 실선으로 도시된 스펙트럼이 될 것이다.
비교시(in comparison), 종래의 오버샘플링 시그마-델타 DAC(40)의 개략도인 도 4를 참조한다. 오버샘플링 시그마-델타 DAC(40)는 노이즈 셰이핑 회로(44)를 포함하고, 노이즈 셰이핑 회로(44)는 필터(F)를 포함한다. 필터(F)가 2차 필터인 경우, 노이즈 셰이핑 회로(44)에 의해 셰이핑된 노이즈 스펙트럼은 도 3에서 점선이며, 노이즈 스펙트럼의 기울기가 더 크다. 필터(F)가 2차 필터인 장점은 신호 대역(signal band, SB) 내에서 노이즈 에너지가 낮다는 것이지만, 노이즈 에너지가 고주파수에서 너무 크다는 단점이 있다. 필터(F)가 1차 필터인 경우, 노이즈 셰이핑 회로(44)에 의해 셰이핑된 노이즈 스펙트럼은 도 3의 파선이며, 노이즈 스펙트럼의 기울기는 더 작다. 필터(F)가 1차 필터인 장점은 고주파수에서 노이즈 에너지가 더 낮다는 것이지만, 노이즈 에너지가 신호 대역(SB) 내에서 더 크다는 단점이 있다.
특히, 노이즈 셰이핑 회로(24)에 의해 셰이핑된 노이즈 스펙트럼은 신호 대역(SB) 내에서 2차 노이즈 셰이핑의 속성(property)(즉, 신호 대역(SB) 내의 더 낮은 노이즈 에너지)을 가지며, 또한 신호 대역(SB) 외부 또는 심지어 고주파수에서의 1차 노이즈 셰이핑 속성(즉, 고주파에서의 더 낮은 노이즈 에너지)을 가진다. 다시 말해, 노이즈 셰이핑 회로(24)는 1차 노이즈 셰이핑 및 2차 노이즈 셰이핑 모두의 장점을 가질 수 있는데, 이는 노이즈 셰이핑 회로(24)에 의해 셰이핑된 노이즈 스펙트럼이 신호 대역(SB)내 및 고주파수에서 모두 낮은 노이즈 에너지를 가지는 것을 의미한다. 또한, 필터(F3)는 DC 이득(1/G)을 갖고 DC 이득(1/G)은 1보다 작다. 1차 셰이핑에 의한 노이즈 스펙트럼(도 3의 파선에 해당)과 비교하여, 노이즈 셰이핑 회로(24)에 의해 셰이핑된 노이즈 스펙트럼(도 3의 실선에 해당) 이 팩터(G)에 의해 더 하향(downward) 시프트되며, 노이즈 에너지는 더 감소된다.
또한, 도 1의 노이즈 셰이핑 회로(14)는 특정 회로 구조에 의해 구현되는 것으로 제한되지 않는다. 예를 들어, 본 발명의 실시 예에 따른 시그마-델타 DAC(50)의 개략도인 도 5를 참조한다. 시그마-델타 DAC(50)는 노이즈 셰이핑 회로(54)를 포함하고, 노이즈 셰이핑 회로(54)는 변조 유닛(NS1', NS2') 및 필터(F3', F4')를 포함한다. 변조 유닛(NS1', NS2') 및 필터(F3', F4')는 각각 도 1의 노이즈 셰이핑 회로(14)의 변조 유닛(NS1, NS2) 및 필터(F3, F4)를 구현하도록 구성된다. 노이즈 셰이핑 회로(54)의 동작 원리는 노이즈 셰이핑 회로(14)의 동작 원리와 동일하며, 여기서는 간략화를 위해 설명하지 않는다. 특히, 필터(F3')는 연산 증폭기(OP), 캐패시터(C), 저항기(R) 및 저항기(G*R)를 포함하는 아날로그 하이 패스 1차 필터이며, 저항기(G*R)의 저항은 저항기(R)의 저항에 G를 곱한 값이다. 저항기(R)는 ㅇ연산 증폭기(OP)의 부(negative)의 입력 단자("-"로 표시)와 출력 단자 사이에 연결된다. 저항기(R)와 저항기(G*R)는 연산 증폭기(OP)의 부의 입력 단자와 디지털-아날로그 컨버터(DAC2)의 출력 단자 사이에 연결된다. 또한, 저항기(G*R)의 저항은 저항기(R)의 저항에 G를 곱한 값이기 때문에, 필터(F3')의 DC 이득은 (1/G)이므로써, 노이즈 셰이핑 회로(54)에 의해 셰이핑된 노이즈 스펙트럼은 팩터(G)에 의해 하향 시프트될 수 있다. 또한, 필터(F3')의 코너 주파수(Fc)는
Figure 112017124703627-pct00002
로 나타낼 수 있다. G가 충분히 큰 경우, 커패시터(C)의 커패시턴스는 코너 주파수(Fc)를 특정 값으로 유지하기 위해 커질 필요가 없다. 즉, 노이즈 셰이핑 회로(54)는 커패시턴스가 큰 커패시터(C)를 필요로 하지 않으며, 이는 회로 면적이 감소됨을 의미한다.
알 수 있는 바와 같이, 노이즈 셰이핑 회로(24)는 감산기를 이용하여 양자화기(Q1)에 대응하는 양자화 노이즈(e1)을 포착(capture)하고; 변조 유닛(NS1")에 의해 출력된 신호내의 양자화 노이즈(e1)에 관련된 신호 성분을 제거하기 위하여, 필터(F3", F4")를 이용하여 변조 유닛(NS2")에 의해 출력된 신호 내의 양자화 노이즈(e1)에 관련된 신호 성분을 e1·(1-H1)로서 복원하며; 도 3의 실선으로 도시된 스펙트럼이 되도록 필터(F2", F3")를 이용하여 양자화 노이즈(e2)를 셰이핑하고; 저항기(G*R)를 이용하여 노이즈 스펙트럼을 낮추고, 신호 대 노이즈비(SNR)를 높이며 회로 면적을 감소시킨다.
특히, 위에 언급된 실시 예는 본 출원의 개념을 설명하기 위해 사용된다. 당업자는 이에 따라 수정 및 변형을 가할 수 있으며, 여기에 한정되지는 않는다. 예를 들어, 필터(F1)는 2차 필터로 제한되지 않는다. 필터(F1)는 더 높은 차수를 갖는 필터일 수 있으며, 이는 또한 본 출원의 범위 내에 있다.
요컨대, 본 출원은 2개의 변조 유닛 및 아날로그 하이 패스 필터를 이용하여 다양한 슬로프를 갖는 셰이핑된 노이즈 스펙트럼을 형성하며, 이는 저차수(low order) 노이즈 셰이핑된 스펙트럼 및 고차수(high order) 노이즈 셰이핑된 스펙트럼의 속성을 통합한다. 본 출원은 노이즈 스펙트럼을 낮추고, SNR을 증가시키며 회로 면적을 감소시킬 수 있는 장점을 갖는다.
전술한 내용은 본 출원의 실시 예에 불과하며, 본원을 제한하려는 의도는 아니다. 본 출원의 정신(sprit) 및 원리를 따르는 임의의 변형, 등가의 대체, 개선이 본 발명의 범위 내에 포함되어야 한다.

Claims (12)

  1. 노이즈 셰이핑(shaping) 회로로서,
    제1 디지털 입력 신호에 따라 제1 디지털 출력 신호를 생성하도록 구성된 제1 변조 유닛 - 상기 제1 변조 유닛은, 제1 전달 함수를 갖는 제1 필터 및 상기 제1 필터에 연결된(coupled) 제1 양자화기(quantizer)를 포함함 -;
    상기 제1 양자화기의 입력 단자 및 출력 단자에 연결되고 제1 양자화 노이즈를 생성하도록 구성된 제1 감산기(subtractor);
    제2 디지털 입력 신호에 따라 제2 디지털 출력 신호를 생성하도록 구성된 제2 변조 유닛 - 상기 제2 디지털 입력 신호는 상기 제1 양자화 노이즈와 관련되며, 상기 제2 변조 유닛은, 제2 전달 함수를 갖는 제2 필터; 및 상기 제2 필터에 연결된 제2 양자화기를 포함함 - ;
    제3 전달 함수를 가지고, 상기 제2 변조 유닛에 연결되고, 상기 제2 디지털 출력 신호에 따라 필터 결과를 생성하도록 구성된 제3 필터; 및
    제4 전달 함수를 가지고, 상기 제1 감산기와 상기 제2 변조 유닛 사이에 연결되며, 상기 제1 양자화 노이즈에 따라 상기 제2 디지털 입력 신호를 생성하도록 구성된 제4 필터
    를 포함하며,
    상기 노이즈 셰이핑 회로는 상기 제1 디지털 출력 신호 및 상기 필터 결과에 따라 전체(overall) 아날로그 출력 신호를 생성하는, 노이즈 셰이핑 회로.
  2. 제1항에 있어서,
    상기 제1 디지털 출력 신호 및 상기 필터 결과에 따라 상기 전체 아날로그 출력 신호를 생성하도록 구성된 가산기를 더 포함하는, 노이즈 셰이핑 회로.
  3. 제1항에 있어서,
    상기 제4 전달 함수는 상기 제1 전달 함수 및 상기 제3 전달 함수에 관련되는, 노이즈 셰이핑 회로.
  4. 제1항에 있어서,
    상기 제4 전달 함수는 상기 제3 전달 함수의 역수(reciprocal)와 관련되는, 노이즈 셰이핑 회로.
  5. 제1항에 있어서,
    상기 제4 필터는 반전 직류(inverting direct current)(DC) 이득을 갖는, 노이즈 셰이핑 회로.
  6. 제1항에 있어서,
    상기 제3 필터는 DC 이득을 가지며, 상기 DC 이득은 1보다 작은, 노이즈 셰이핑 회로.
  7. 제1항에 있어서,
    상기 제3 필터는 하이 패스(high pass) 필터인, 노이즈 셰이핑 회로.
  8. 제6항에 있어서,
    상기 제3 필터는,
    제1 입력 단자 및 출력 단자를 포함하는 연산 증폭기;
    상기 연산 증폭기의 상기 제1 입력 단자와 상기 출력 단자 사이에 연결되어 있으며, 제1 저항(resistance)에 대응하는 제1 저항기(resistor);
    커패시터; 및
    제2 저항에 대응하는 제2 저항기
    를 포함하고,
    상기 커패시터 및 상기 제2 저항기는 상기 연산 증폭기의 상기 제1 입력 단자와 상기 제2 변조 유닛 사이에 연결되며,
    상기 제2 저항은 상기 제1 저항에 수(number)를 곱한 값이고, 상기 수는 상기 제3 필터의 DC이득의 역수인, 노이즈 셰이핑 회로.
  9. 제1항에 있어서,
    상기 제1 변조 유닛에 연결되고, 상기 제1 디지털 출력 신호를 제1 아날로그 출력 신호로 변환하도록 구성된 제1 디지털-아날로그 변환기(digital-to-analog convertor, DAC); 및
    상기 제2 변조 유닛과 상기 제3 필터 사이에 연결되고, 상기 제2 디지털 출력 신호를 제2 아날로그 출력 신호로 변환하도록 구성된 제2 DAC
    를 더 포함하고,
    상기 제3 필터는 상기 제2 아날로그 출력 신호에 따라 상기 필터 결과를 생성하고,
    상기 노이즈 셰이핑 회로는 상기 전체 아날로그 출력 신호를 상기 제1 아날로그 출력 신호와 상기 필터 결과의 합으로서 출력하는, 노이즈 셰이핑 회로.
  10. 제1항에 있어서,
    상기 제1 필터의 제1 필터 차수(order)는 상기 제2 필터의 제2 필터 차수보다 크거나 같은, 노이즈 셰이핑 회로.
  11. 시그마-델타 디지털-아날로그 변환기(sigma-delta digital-to-analog convertor)로서,
    제1 디지털 입력 신호를 생성하도록 구성된 업샘플링(upsampling) 회로; 및
    노이즈 셰이핑 회로
    를 포함하고,
    상기 노이즈 셰이핑 회로는
    제1 디지털 입력 신호에 따라 제1 디지털 출력 신호를 생성하도록 구성된 제1 변조 유닛 - 상기 제1 변조 유닛은, 제1 전달 함수를 갖는 제1 필터 및 상기 제1 필터에 연결된(coupled) 제1 양자화기(quantizer)를 포함함 -;
    상기 제1 양자화기의 입력 단자 및 출력 단자에 연결되고 제1 양자화 노이즈를 생성하도록 구성된 제1 감산기(subtractor);
    제2 디지털 입력 신호에 따라 제2 디지털 출력 신호를 생성하도록 구성된 제2 변조 유닛 - 상기 제2 디지털 입력 신호는 상기 제1 양자화 노이즈와 관련되며, 상기 제2 변조 유닛은 제2 전달 함수를 갖는 제2 필터, 및 상기 제2 필터에 연결된 제2 양자화기를 포함함 - ;
    제3 전달 함수를 가지고, 상기 제2 변조 유닛에 연결되고, 상기 제2 디지털 출력 신호에 따라 필터 결과를 생성하도록 구성된 제3 필터; 및
    제4 전달 함수를 가지고, 상기 제1 감산기와 상기 제2 변조 유닛 사이에 연결되며, 상기 제1 양자화 노이즈에 따라 상기 제2 디지털 입력 신호를 생성하도록 구성된 제4 필터
    를 포함하며,
    상기 노이즈 셰이핑 회로는 상기 제1 디지털 출력 신호 및 상기 필터 결과에 따라 전체(overall) 아날로그 출력 신호를 생성하는,
    시그마-델타 디지털-아날로그 변환기.
  12. 삭제
KR1020177036107A 2017-06-15 2017-06-15 노이즈 셰이핑 회로 및 시그마-델타 디지털-아날로그 컨버터 KR102096294B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/088388 WO2018227456A1 (zh) 2017-06-15 2017-06-15 噪声整形电路与三角积分数模转换器

Publications (2)

Publication Number Publication Date
KR20190010397A KR20190010397A (ko) 2019-01-30
KR102096294B1 true KR102096294B1 (ko) 2020-04-03

Family

ID=63556826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177036107A KR102096294B1 (ko) 2017-06-15 2017-06-15 노이즈 셰이핑 회로 및 시그마-델타 디지털-아날로그 컨버터

Country Status (5)

Country Link
US (1) US10084474B1 (ko)
EP (1) EP3447922A1 (ko)
KR (1) KR102096294B1 (ko)
CN (1) CN109690955A (ko)
WO (1) WO2018227456A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10979030B2 (en) * 2017-08-25 2021-04-13 Mediatek Inc. System improving signal handling
US10341148B2 (en) * 2017-08-25 2019-07-02 Mediatek Inc. Sigma-delta modulator and associated system improving spectrum efficiency of wired interconnection
DE102021100771A1 (de) 2021-01-15 2022-07-21 Universität Stuttgart, Körperschaft Des Öffentlichen Rechts Mischsignal-Schaltungsanordnung und Verfahren zur effizienten Pulsformung digitaler Signale
US20240039554A1 (en) * 2022-07-29 2024-02-01 Cisco Technology, Inc. Error cancellation delta-sigma dac with an inverting amplifier-based filter
CN116593764A (zh) * 2023-03-29 2023-08-15 浙江朗德电子科技有限公司 高精度自标定电流传感器模块及其标定方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136450A (ja) 2003-10-28 2005-05-26 Matsushita Electric Ind Co Ltd デルタ・シグマ変調装置
US20120075132A1 (en) 2010-09-28 2012-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for calibrating sigma-delta modulator

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3642168A1 (de) * 1986-12-10 1988-06-16 Philips Patentverwaltung Digitale schaltungsanordnung zur verringerung des quantisierungsrauschens
JPH07118652B2 (ja) * 1990-10-12 1995-12-18 ヤマハ株式会社 Ｄａ変換装置
US5369403A (en) * 1992-09-01 1994-11-29 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Dual quantization oversampling digital-to-analog converter
US5870048A (en) * 1997-08-13 1999-02-09 National Science Council Oversampling sigma-delta modulator
US6373417B1 (en) * 1999-02-23 2002-04-16 Cirrus Logic, Inc. Digital to analog converter using level and timing control signals to cancel noise
JP2002344321A (ja) * 2001-05-16 2002-11-29 Pioneer Electronic Corp デルタシグマ型ａｄ変換器
EP1712004A2 (en) * 2004-01-28 2006-10-18 Koninklijke Philips Electronics N.V. A da-converter system and a method for converting a multi-bit digital signal to an analog signal
GB0611639D0 (en) * 2006-06-12 2006-07-19 Global Silicon Ltd A sigma-delta modulator
US7903015B1 (en) * 2009-08-24 2011-03-08 Texas Instruments Incorporated Cascaded DAC architecture with pulse width modulation
US8031096B2 (en) * 2010-02-18 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. High resolution delta-sigma digital-to-analog converter
US8284085B2 (en) * 2010-10-06 2012-10-09 Texas Instruments Incorporated Pipelined continuous-time sigma delta modulator
US8325074B2 (en) * 2011-03-22 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and circuit for continuous-time delta-sigma DAC with reduced noise
EP2936688B1 (en) * 2012-12-21 2017-05-03 Teledyne Dalsa B.V. Sigma-delta analog-to-digital converter
US8952837B2 (en) * 2013-02-28 2015-02-10 Broadcom Corporation Multi-rate sigma delta digital-to-analog converter
KR101485467B1 (ko) * 2013-05-24 2015-01-22 네오피델리티 주식회사 시그마-델타 변조부를 포함하는 양자화 장치, 이를 포함하는 adc 및 이를 이용한 양자화 방법
US9166615B2 (en) * 2013-12-13 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for cascaded PWM digital-to-analog converter with hybrid DAC interface
CN204559547U (zh) * 2015-06-04 2015-08-12 福州大学 一种高二阶级联结构Sigma-Delta调制器系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136450A (ja) 2003-10-28 2005-05-26 Matsushita Electric Ind Co Ltd デルタ・シグマ変調装置
US20120075132A1 (en) 2010-09-28 2012-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for calibrating sigma-delta modulator

Also Published As

Publication number Publication date
CN109690955A (zh) 2019-04-26
WO2018227456A1 (zh) 2018-12-20
EP3447922A4 (en) 2019-02-27
KR20190010397A (ko) 2019-01-30
US10084474B1 (en) 2018-09-25
EP3447922A1 (en) 2019-02-27

Similar Documents

Publication Publication Date Title
KR102096294B1 (ko) 노이즈 셰이핑 회로 및 시그마-델타 디지털-아날로그 컨버터
US8988260B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
JP4897825B2 (ja) 最適内蔵フィルタ関数を有するフィードフォワードシグマ−デルタａｄ変換器
JP5154659B2 (ja) フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器
US20150171887A1 (en) Delta-sigma modulator
CN107852164B (zh) 抑制前馈δς转换器中的信号传递函数峰化
US20130287136A1 (en) Systems, devices, and methods for continuous time signal processing
US8223051B2 (en) Multi-bit sigma-delta modulator with reduced number of bits in feedback path
JPWO2012032690A1 (ja) デルタシグマ変調器、積分器、および無線通信装置
CN103873064A (zh) Sigma-Delta调变器以及转换方法
JP2011526453A (ja) デルタシグマ型アナログ−デジタル変換器、無線受信機、通信装置、方法、及びコンピュータプログラム
KR101982209B1 (ko) 연속 시간 델타-시그마 변조기
KR101742131B1 (ko) 델타-시그마 변조기
Cenci et al. A 3.2 mW SAR-assisted CTΔ∑ ADC with 77.5 dB SNDR and 40MHz BW in 28nm CMOS
US6707409B1 (en) Sigma-delta analog to digital converter architecture based upon modulator design employing mirrored integrator
Ungethüm et al. Minimizing signal-dependent residue in CT pipelined ADCs
Colodro et al. Continuous-time sigma–delta modulator with a fast tracking quantizer and reduced number of comparators
JP2008530890A (ja) Ａｄ変換装置
TWI395413B (zh) 帶通三角積分調變器
Silva-Martinez et al. Blocker and jitter tolerant wideband ΣΔ modulators
ALSHAREFI et al. HIGH SPEED SIGMA DELTA A/D CONVERTER FOR DIGITAL COMMUNICATION SYSTEMS
Chiang et al. A low-distortion and swing-suppression sigma-delta modulator with extended dynamic range
Sadik et al. Efficient structure for single-bit digital comb filters and resonators
Balagopal et al. A 1 GS/s, 31 MHz BW, 76.3 dB dynamic range, 34 mW CT-ΔΣ ADC with 1.5 cycle quantizer delay and improved STF
Amoroso et al. Efficient architecture for high-speed low-power SC ΣΔ modulators

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right